Universitatea Națională de Știință și Tehnologie POLITEHNICA București
Facultatea de Automatică și Calculatoare
Departamentul Calculatoare și Tehnologia Informației

Computer Architecture
Laborator 7: Verilog Simulare și Sinteză

Ștefan-Dan Ciocîrlan · 2026-2027

Cuprins

1. Simularea circuitelor digitale 1
   1.1. Construcții de limbaj esențiale în procesul de simulare 4
   1.2. Vizualizarea grafică a semnalelor 8
   1.3. Tipuri de simulare 10
2. Sinteza circuitelor digitale 11
   2.1. De ce Verilog? 11
   2.2. Ce este un FPGA? 11
   2.3. Arhitectura FPGA-ului 12
   2.4. Cum se configurează FPGA-ul? 13

1. Simularea circuitelor digitale

În urma `compilării` unui fișier Verilog, se poate confirma doar **corectitudinea sintactică** a codului, fără a se putea garanta și conformitatea funcțională a design-ului. Prin urmare, `simularea` are ca obiectiv **validarea comportamentului** implementării, verificând dacă pentru un set de stimuli bine definiți se obțin rezultatele așteptate.

Etapă	Flux	Importanță
Compilare	Codul este analizat, erorile sunt raportate și sunt create fișierele intermediare.	**Depistarea timpurie a erorilor:** Identifică erorile de sintaxă înainte de a rula simularea.
Elaborare	Modulele sunt instanțiate, se realizează conexiunile și se generează structura design-ului.	**Asigurarea unui model corect:** Garantează ca ierarhia design-ului este corectă.
Simulare	Se aplică semnale de intrare, se obțin semnale de ieșire, iar comportamentul este verificat.	**Depistarea timpurie a erorilor:** Confirmă sau infirmă un comportament conform cu specificațiile.

Pentru a realiza simularea, este necesară crearea unei platforme de test, denumita *testbench*. Aceasta presupune un modul Verilog compus din trei părți:

- **Generatorul de semnale**, cu ajutorul căruia vom aplica stimuli design-ului;
- **O instanță a design-ului**, care poate fi privită ca un `blackbox` prin care vor trece semnalele de intrare;
- **Conexiunea la monitor**, unde se va verifica corectitudinea valorilor de ieșire prin compararea acestora cu valorile așteptate;




Figura 1: Structura testbench-ului

Exemplul următor are rolul de a ne oferi o înțelegere mai clară asupra modului în care putem implementa un astfel de *testbench* utilizând limbajul de descriere hardware **Verilog**.

Pentru început, trebuie să înțelegem care este **scopul design-ului** pe care dorim să îl testăm, astfel reușind să ne conturăm **așteptări** referitoare la ieșirile acestuia.

```
`timescale 1ns/1ps

module incrementer (
           output  [4:0] out,
           input   [3:0] in  );
     assign out = in + 1;
endmodule
```




Figura 2: Structura modulului incrementer

Modulul *incrementer* este un circut combinațional care primește la intrare o valoare reprezentată pe 4 biți și furnizează la ieșire aceeași valoare incrementată cu o unitate.

Pentru a testa daca modulul realizează într-adevar această operație, îi vom furniza 8 stimuli cărora le vom analiza ulterior rezultatul. Astfel, integrând cele trei componente menționate anterior, rezultă următorul testbench:

```
`timescale 1ns/1ps

module testbench ();
	wire  [4:0] get_output;
	reg   [3:0] send_input;

	// Generatorul de semnale
	initial begin
		send_input = 0;
		repeat (7) begin
			#10 send_input = send_input + 1;
		end
		#10 $finish;
	end

	// Instanța modulului de testat
	// (denumit în industrie și "Device Under Test" sau "DUT")
	incrementer dut (
		.out(get_output),
		.in(send_input)
	);

	// Conexiunea la monitor
	initial begin
		$monitor("Time = %0t | input = %b (%0d) | output = %b (%0d)",
				$time, send_input, send_input, get_output, get_output);
	end

	initial begin
		$dumpfile("waves.vcd");
		$dumpvars(0, testbench);
	end
endmodule
```

Astfel, în urma simulării, putem observa următorul rezultat:

```
Time = 0     | input = 0000 (0) | output = 00001 (1)
Time = 10000 | input = 0001 (1) | output = 00010 (2)
Time = 20000 | input = 0010 (2) | output = 00011 (3)
Time = 30000 | input = 0011 (3) | output = 00100 (4)
Time = 40000 | input = 0100 (4) | output = 00101 (5)
Time = 50000 | input = 0101 (5) | output = 00110 (6)
Time = 60000 | input = 0110 (6) | output = 00111 (7)
Time = 70000 | input = 0111 (7) | output = 01000 (8)
./example/testbench.v:13: $finish called at 80000 (1ps)
```

1.1. Construcții de limbaj esențiale în procesul de simulare

În mod conceptual, circuitele descrise de noi în Verilog au un caracter „infinit”, reacționând permanent la intrări. Testbench-ul introduce o **limitare temporală**, definind o perioadă finită de simulare și un set clar de stimuli. Astfel, pentru a realiza simularea în mod corect, este esențială înțelegerea mecanismelor de modelare temporală.

1.1.1. Mecanisme de modelare temporală

1. **Delay**

Descris de notația `#n`, acesta blochează execuția simulării pentru n unități de timp înainte să execute următoarea linie de cod.

```
`timescale 1ns/1ps

module delay_example();
      reg a;

      initial begin
            a = 0;      // la momentul de timp t = 0 ns a are valoarea 0
            #10 a = 1;  // la momentul de timp t = 10 ns a va avea valoarea 1
      end
endmodule
```

Este necesar totuși să îi menționăm simulatorului și la ce ne unitate de măsură ne referim prin n:

- s (secunde)
- ms (milisecunde)
- us (microsecunde)
- ns (nanosecunde)
- ps (picosecunde)

altfel, acesta va utiliza unitatea sa implicită de măsură.

În acest sens devine foarte utilă directiva `` `timescale ``. Reprezentată prin notația `` `timescale <time_unit>/<time_precision> ``, aceasta setează doua proprietăți temporale pentru toate modulele din scope-ul curent.

- **time_unit**: Definește unitatea de măsură pentru delay-uri.

  De exemplu, dacă *time*unit_ este setat la 1ns, atunci #5 vor însemna 5 nanosecunde.

- **time_precision**: Determină cel mai mic interval de timp care poate fi simulat și modul în care vor fi rotunjite delay-urile.

  De exemplu, dacă *time*precision_ este setat la 1ps, atunci simulatorul va lucra cu pași de 1 picosecundă, iar orice delay va fi rotunjit la cea mai apropiata picosecundă.

```
`timescale 10ns/1ns

module timescale_example();
      reg val;

      initial begin
            val <= 0;
            #1 $display("Time = %0t at delay #1", $realtime);
            val <= 1;
            #0.49 $display("Time = %0t at delay #0.49", $realtime);
            val <= 0;
            #0.50 $display("Time = %0t at delay #0.50", $realtime);
            val <= 1;
            #0.51 $display("Time = %0t at delay #0.51", $realtime);
            val <= 0;
            #5 $display("Time = %0t End of simulation.", $realtime);
```

```
    end
endmodule
```

Astfel, în urma simulării, putem observa următorul rezultat:

```
Time = 10000 at delay #1
Time = 15000 at delay #0.49
Time = 20000 at delay #0.50
Time = 25000 at delay #0.51
Time = 75000 End of simulation.
```

2. **Wait**

Descris de notația `wait(condition);`, acesta blochează execuția simulării, până când condiția este îndeplinită, înainte să execute următoarea linie de cod.

```
`timescale 1ns/1ps

module wait_example();
    reg a, b;

    initial begin
        a = 0;
        b = 0;

        wait (a == 1);    // se așteaptă până când a devine 1

        b = 1;
    end
endmodule
```

3. **Event**

Un eveniment este un obiect static folosit pentru **sincronizarea între două sau mai multe procese concurente**. Un proces va declanșa evenimentul, iar un alt proces va aștepta acel eveniment.

Evenimentele sunt declanșate prin intermediul operatorului `->` sau `->>`, iar procesele pot aștepta apariția acestora utilizând `@` sau `.triggered`.

```
`timescale 1ns/1ps

module event_example();
    event a;

    initial begin
        #20 ->a;
    end

    initial begin
        @(a);
        $display("The event has been triggered!");
    end
endmodule
```

1.1.2. Blocul initial

Acum ca am înțeles și implementat mecanismul de modelare a timpului, următorul pas constă în **încapsularea codului** într-o structură care ne oferă control complet asupra momentului în care acesta incepe și se termină.

Cea mai potrivită construcție în acest sens este blocul `initial`. Acesta:

- își începe execuția la **momentul de timp 0**

- rulează **o singură dată**, finalizându-se automat atunci când toate instrucțiunile din interior s-au finalizat sau simularea a fost încheiată dintr-un alt bloc *initial*.

> Rețineți că blocurile *initial* nu sunt sintetizabile, fiind destinate exclusiv simulării.

În cadrul unui modul pot exista mai multe astfel de construcții, acestea executându-se în paralel. Astfel putem executa concomitent **secvențe de stimuli**, **dinamica semnalului de ceas** și/sau **monitorizarea semnalelor**.

```
`timescale 1ns/1ps

module initial_example();
      wire  [3:0] count;
      reg         clk, reset;

      counter dut (
            .count(count),
            .clk(clk),
            .reset(reset)
      );

      initial begin
            clk = 0;    // ceasul este inițializat
      end

      initial begin
            forever begin
                  #10 clk = ~clk;   // ceasul este activat periodic
            end
      end

      initial begin
            reset <= 1'b1;
            #200 reset <= 1'b0;     // este introdus un semnal de reset
            #200 $finish;           // se încheie simularea și implicit toate blocurile initial
      end

      initial begin
            $monitor("Time = %0t | reset = %b | clk = %b | count = %b (%0d)",
                              $time, reset, clk, count, count);   // se afișeaza valorile semnalelor
      end
endmodule
```

1.1.3. Funcții de sistem

Funcțiile de sistem reprezintă un **set de instrumente** menite să faciliteze procesul de simulare. Acestea se identifică prin prefixul `$` și sunt interpretate direct de simulator, oferindu-ne o modalitate simplă de a:

- afișa mesaje și semnale;
- opri sau termina simularea;
- genera valori pseudo-aleatoare;
- obține timpul curent al simulării;
- genera fișiere VCD (Value Change Dump);

Funcție	Descriere	Exemplu
`$time`	Returnează timpul curent al simulării ca număr întreg pe 64 de biți	`current_time = $time;`

Funcție	Descriere	Exemplu
`$realtime`	Returnează timpul curent al simulării ca număr real (floating-point)	`rt = $realtime;`
`$random`	Generează un număr întreg aleator cu semn pe 32 de biți	`rand_val = $random % 100;`
`$urandom`	Generează un număr întreg aleator fără semn pe 32 de biți	`rand_val = $urandom % 256;`
`$display()`	Afișare formatată cu linie nouă la final	`$display("Value: %h", data);`
`$write()`	Afișare formatată fără linie nouă	`$write("Loading...");`
`$monitor()`	Afișare automată când se schimbă valorile monitorizate	`$monitor("Time=%t, Data=%h", $time, data);`
`$strobe()`	Afișare la sfârșitul pasului de timp	`$strobe("Final value: %h", data);`
`$finish`	Încheie definitiv simularea	`$finish;`
`$stop`	Oprește temporar simularea (poate fi reluată)	`$stop;`
`$dumpfile`	Specifică fișierul în care se salvează undele (de obicei `.vcd`)	`$dumpfile("waves.vcd");`
`$dumpvars`	Specifică ce semnale și module să fie salvate în fișierul de undă	`$dumpvars(0, top_module);`

1.2. Vizualizarea grafică a semnalelor

Până în acest moment, rezultatele simulării au fost interpretate exclusiv în format text, prin afișări în consolă. Totuși, pe măsură ce design-ul devine mai complex, iar numărul semnalelor crește, această abordare poate fi completată de o vizualizare grafică.

`Formele de undă` (*waveforms*) reprezintă o **ilustrare grfică a variației semnalelor digitale în timp**, permițând o analiză mai detaliată a evoluției acestora.

Prin această metodă putem:

- urmări simultan mai multe semnale, observând relațiile dintre ele;
- identifica rapid anomalii sau comportamente neașteptate;
- valida sincronizarea între diverse componente ale design-ului;

Există mai multe simulatoare care facilitează generarea formelor de undă. Un ghid util care prezintă câteva dintre cele mai populare simulatoare poate fi găsit aici.

1.2.1. Fișiere VCD

Formele de undă sunt create pe baza unor fișiere `VCD` (Value Change Dump), fie generate **manual** prin comenzi precum `$dumpfile` și `$dumpvars`, fie generate și interpretate **automat** de simulatorul utilizat.

Aceste fișiere VCD nu sunt altceva decât fișiere text în format ASCII ce conțin:

- informații de antet;
- variabile predefinite;
- modificări ale valorilor variabilelor;

fiind echivalente cu înregistrarea întregii informații de simulare.

```
$date
    Sun Sep 28 16:30:19 2025
```

```
$end
$version
    Icarus Verilog
$end
$timescale
    1ps
$end
$scope module vcd_example $end
$var wire 1 ! b $end
$var reg 1 " a $end
$scope module dut $end
$var wire 1 " a $end
$var wire 1 ! b $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
0"
0!
$end
#1000
1!
1"
#2000
```

1.2.2. Forme de undă

Urmărind pașii descrisi în cadrul acestui tutorial, putem vizualiza formele de undă asociate modulului *incrementer*, al carui testbench l-am implementat la începtul acestui laborator.




Figura 3: Waveform-ul modulului incrementer

Analizând waveform-ul, putem observa: **lista de variabile**, **axa timpului de simulare**, **valorile variabilelor la momentul de timp asociat** și **marker-ul de timp**.

Ordinea undelor depinde de `ordinea declarării` variabilelor in modulul de test.

Axa timpului este ilustrată pe baza unității de măsură precizată de noi prin `` `timescale ``.

Putem vizualiza valorile în ce bază de numerație dorim prin modificarea setării `radix` din cadrul simulatorului.

Marker-ii de timp permit măsurarea intervalului dintre două evenimente din simulare. Se selectează punctul de început și, ținând apăsată tasta `Shift` urmată de `click`, punctul final. Simulatorul va calcula automat durata dintre acestea.

În timpul simulării, pentru a reproduce cât mai fidel comportamentul real al hardware-ului, pe lângă valorile logice standard (0 și 1), semnalele pot adopta și valori speciale:

- `X` (Unknown), stare necunoscută, folosită atunci când simulatorul nu poate determina dacă semnalul este 0 sau 1;
- `Z` (High Impedance), indică faptul că semnalul este deconectat, fără un driver activ;

În simulare, acestea se vor regăsi în următoarea formă:



Figura 4: Ilustrarea valorilor X si Z

1.3. Tipuri de simulare

Până în acest punct, simularea efectuată a fost de tip **comportamental**, reprezentând etapa inițială a procesului de validare. Scopul acesteia este de a verifica `corectitudinea algoritmică a implementării` la nivel de descriere hardware (HDL).




Figura 5: Simularea comportamentală

În etapele ulterioare, procesul de simulare se apropie progresiv de comportamentul hardware-ului real, fiind clasificat în două categorii, în funcție de stadiul fluxului de proiectare în care se află design-ul.

1. Simularea **post-sinteză**

Se realizează după etapa de sinteză, pe baza `netlist`-ului rezultat.
Aceasta se împarte in două categorii:

- simulare **funcțională**, confirmă că procesul de sinteză nu a introdus erori logice;
- simulare **temporală**, adaugă un nivel suplimentar de precizie prin includerea unor timpi de întârziere estimați pentru operațiile logice;

> Netlist-ul este o descriere structurală a design-ului, în care logica a fost deja mapată pe resursele hardware disponibile, dar **fără a include încă informații precise despre plasare și rutare**.

2. Simularea **post-implementare**

Se efectuează după etapa de plasare și rutare, moment în care design-ul este asociat direct cu structura fizică a dispozitivului. În acest caz, simularea se bazează pe un `netlist` îmbogățit cu informații detaliate despre întârzierile reale introduse de elementele logice, conexiunile interne și traseele de rutare. Și aici există doua subtipuri:

- simulare **funcțională**, verifică păstrarea funcționalității de bază și după procesul de implementare;
- simulare **temporală**, oferă o imagine fidelă asupra comportamentului final al circuitului, fiind esențială pentru validarea constrângerilor de timing;

Detalii suplimentare privind etapele de sinteză şi implementare vor fi prezentate în capitolul următor.

2. Sinteza circuitelor digitale

2.1. De ce Verilog?

Motivația studierii limbajului `Verilog` în cadrul acestui laborator a fost fundamentată de capacitatea sa de a descrie comportamentul şi structura circuitelor digitale. Prin nivelul său optim de `abstractizare`, Verilog ne permite să ne concentrăm asupra funcționalității design-ului mai mult dectât pe detaliile de implementare, facilitând înțelegerea organizării si comunicării componentelor unui calculator, concept central al acestui curs.

Comportamentul ciclic descris printr-o abordare relativ abstractă poate fi transformat, printr-o succesiune de pași, într-o `configurație logică` ce poate fi mapată direct pe hardware. Astfel, prin intermediul componentelor interactive (led-uri, switchuri, butoane etc.) conectate la la pinii acestuia, circuitul poate fi testat în condiții reale de timp, oferind o perspectivă mai realistă asupra funcționalității sale.

În cadrul acestui laborator, vom învăța cum să mapăm codul Verilog pe FPGA-ul Artix-7, obținând, prin urmare, o `implementare fizică a designului proiectat`.

2.2. Ce este un FPGA?

FPGA (Field Programmable Gate Array) reprezintă un tip de circuit integrat care poate fi `reprogramat de către utilizator după etapa de fabricație` pentru a îndeplini funcții specifice. Spre deosebire de circuitele logice tradiționale, precum ASIC-urile (Application-Specific Integrated Circuits), unde odată imprimat circuitul pe pastila de siliciu, nu se mai pot realiza modificări, FPGA-urile sunt proiectate ca toate componentele şi rutele de care dispun sa poata fi reconfigurate prin HDL-uri precum Verilog.

Procesul de configurare exploatează conceptul de `programare spațială`, tipic de limbajelor de descriere hardware.

> **Informaţie**
> **Programarea spaţială** reprezintă paradigma de proiectare în care comportamentul unui sistem este definit prin dispunerea şi interconectarea componentelor logice în spațiul hardware-ului, nu prin succesiunea temporală a instrucțiunilor, precum în programarea software obișnuită. Aceasta presupune alocarea explicită a resurselor fizice şi execuția paralelă a operațiilor.

Spațiul în care se poate mapa circuitul este specific fiecărui model de FPGA, motiv pentru care alegerea unei arhitecturi adecvate sistemului vizat este esențială. Arhitectura FPGA-ului **Artix-7** (xc7a100t-1csg324), pe care vom încărca circuitele în cadrul acestui laborator, poate fi consultată în cadrul acestui datasheet. Cipul este integrat pe placa **Nexys A7**, a cărei structură este prezentată mai jos.




Figura 6: Placa Nexys A7

2.3. Arhitectura FPGA-ului

Arhitectura generică a unui FPGA este alcătuită din celule de intrare/ieşire (I/O), conectate printr-o reţea de comutaţie la elemente de tipul blocuri logice configurabile, blocuri de memorie şi procesoare digitale de semnal.




Figura 7: Arhitectura unui FPGA

2.3.1. Blocuri logice configurabile

Recunoscute şi sub denumirea de **Configurable Logic Blocks** (CLB), reprezintă elementele fundamentale ale unui FPGA, fiind responsabile de implementarea logicii combinaţionale şi secvenţiale.

CLB-urile mai sunt numite şi `clustere` şi sunt compuse dintr-o serie de **Basic Logic Elements** (BLE-uri) şi multiplexoare pentru rutarea semnalelor.

BLE-urile sunt cele mai mici elemente de pe FPGA şi sunt formate din:

- **tabele de adevăr**, utilizate pentru implementarea logicii combinaţionale;
- **multiplexoare**, utilizate pentru rutarea flexibilă a semnalelor;
- **bistabili**, utilizaţi pentru memorarea elementelor de stare şi implementarea logicii secvenţiale;




Figura 8: Structura unui BLE

În figura de mai sus se poate observa un Basic Logic Element a carui logică combinațională este modelată prin intermediul tabelului de adevar cu 4 intrări. Căsuțele colorate reprezintă blocuri de memorie SRAM 16x1 pe care le putem configura, astfel, fiecare intrare posibilă are o ieșire predefinită.

Spre exemplu, pentru o memorie configurată cu valoarea 0000000000000001, circuitul va fi echivalent cu out = i3 & i2 & i1 & i0.

2.3.2. Blocuri de memorie

FPGA-urile conțin zone de memorie ce pot fi configurate ca memorie distribuită sau memorie block-RAM (BRAM).

2.3.3. Procesoare digitale de semnal

Operațiile de înmulțire pot deveni costisitoare atunci când sunt implementate exclusiv prin tabele de adevăr. Din acest motiv, arhitectura FPGA-urilor include blocuri dedicate capabile să efectueze operații aritmetice și logice complexe într-un mod mult mai rapid și eficient.

Deși tehnologia de fabricație nu permite modificarea arhitecturii acestor blocuri, reducând astfel spațiul reconfigurabil, aceastea contribuie semnificativ la scăderea latenței circuitului. Acest `trade-off` trebuie evaluat atent atunci când se alege baza hardware pentru sistemul proiectat.

2.3.4. Celule de intrare/ieșire

Acestea sunt elemente responsabile de interfațarea circuitului intern cu mediul extern;

2.3.5. Fire de interconectare și matrici de comutație

Reprezintă o rețea care asigură legăturile atât între blocurile logice, cât și între acestea și cele de intrare/ieșire.

2.4. Cum se configurează FPGA-ul?

Toate elementele hardware descrise anterior, pot fi configurate să execute logica dorită de noi prin intermediul unui fișier de tipul `.bit`, cunoscut sub denumirea de `bitstream`.

> **Informație**

> **Bitstream**-ul conține configurația internă completă a unui FPGA, incluzând conexiunile, resursele logice și setările de intrare/ieșire.

Majoritatea FPGA-urilor moderne, precum seriile Xilinx Spartan și Virtex, sunt bazate pe memorie SRAM. La pornire sau în timpul unei reconfigurări ulterioare, bitstream-ul este citit dintr-un mediu de stocare nevolatil, precum memoria flash, și este încărcat în memoria internă SRAM de configurare prin intermediul controlerului de configurare al FPGA-ului.

> **Notă**
> Întrucât memoria SRAM este volatilă, conținutul bitsream-ului va rămâne valid până la întreruperea sursei de alimentare a circuitului, apăsarea butonului de reset sau suprascrierea configurației prin port-ul USB.

Acest fișier este generat automat de catre utilitarul folosit, în cazul nostru Vivado, iar procesul de generare presupune o serie de prelucrări în lanț, ce vor fi explicate în cele ce urmează. Însă înainte de a porni acest proces, este nevoie sa furnizăm două fișiere esențiale:

1. fișierul `.v` asociat circuitului pe care dorim să îl implementăm;
2. fișierul `.xdc`, cunoscut și sub denumirea de `constraint file`

Fișierul menționat anterior conține o serie de comenzi Tcl ce indică compilatorului mapările directe dintre semnalele design-ului furnizat și elementele hardware pe care dorim să le utilizăm pe post de intrări, respectiv ieșiri.

```
#set_property -dict { PACKAGE_PIN J15   IOSTANDARD LVCMOS33 } [get_ports { SW[0] }]; #IO_L24N_T3_RS0_15 Sch=sw[0]
#set_property -dict { PACKAGE_PIN H17   IOSTANDARD LVCMOS33 } [get_ports { LED[0] }]; #IO_L18P_T2_A24_15 Sch=led[0]
```

Exemplul de mai sus ilustrează maparea semnalului **SW[0]** al modulului **constrainted_module** la pinul **J15** al plăcuței, respectiv semnalul **LED[0]** la pinul **H17** al plăcuței.

```
module constrainted_module (
    output [1:0] LED,
    input  [1:0] SW
);

// Logica modulului

endmodule
```

În contiuare, vom urmări pașii necesari generării bitstream-ului și modul în care design-ul nostru va fi prelucrat în acest proces.

2.4.1. Sinteză logică

Primul pas constă în transformarea descrierii HDL într-un set de porți logice si bistabili.

Astfel, această etapă va rezulta într-un graf dirijat fără cicluri, cunoscut și sub denumirea de `Directed Acyclic Graph` (DAG), practic, o rețea booleană formată din porți logice, bistabili și intrări/ieșiri, așezate pe baza precedenței acestora. Fișierul asociat se numește `unrouted netlist` și conține o descriere clară a primitivelor și modul în care acestea sunt conectate, însă fără informații despre plasarea efectivă pe hardware.




Figura 9: Rețea booleană

2.4.2. Mapare tehnologică

În continuare, se vor identifica subgrafurile pe care celulele de bază ale FPGA-ului le pot implementa, urmând să se selecteze un set specific de astfel de subgrafuri care acopera întregul circuit și minimizează o anumită metrică de interes, cum ar fi numărul de celule logice utilizate.




Figura 10: Mapare tehnologică

2.4.3. Clustering

În urma etapei de mapare, va rezulta o serie de Basic Logic Elements, pe care dorim ca, prin faza de încapsulare, să le grupăm în clustere pentru a minimiza conexiunile externe și spori performanța internă. Gruparea în clustere reprezintă a doua iterație de optimizare.

2.4.4. Plasare fizică

Aceasta decide unde vor fi plasate efectiv blocurile logice. În funcție de obiectivul de optimizare, plasarea poate fi:

- wire length-driven;
- routability-driven;
- timing-driven;

2.4.5. Rutare

După ce componentele au fost mapate, se începe procesul de trasare a rutelor dintre acestea. Scopul este de a minimiza aria totala ocupata de resursele de rutare și de a minimiza întârzierea pe calea critică.

În final, după ce toate etapele au fost realizate cu succes, `bitstream loader`-ul va putea programa biții SRAM ai tabelelor de adevăr și ai conexiunilor dintre acestea, FPGA-ul adoptând noul comportament.