# Tema 1: Monitorizare temperatură

Responsabili: Ionuţ Pascal, Ana-Maria Creţan Deadline soft (fără penalizări): 15.11.2020, 23:59 Deadline hard(cu penalizări): 22.11.2020, 23:59

Data publicării: 05.11.2020

Data ultimei actualizări: 05.11.2020

Istoric modificări:

• 05.11.2020

o Publicare temă

# Obiective

Tema are ca scop familiarizarea cu noțiunile limbajului Verilog studiate în cadrul primelor laboratoare: module, construcții de limbaj, blocul always, prin:

- divizarea problemei generale și organizarea ei în module cu o funcționalitate specifică;
- implementarea unui algoritm dat.

# Descriere și cerințe

Implementați în Verilog un **circuit combinațional** care are ca scop simularea monitorizării în cadrul unei sere și afișarea ei într-o formă vizuală (ieșire scalată cu afișaj de tip LED). Circuitul va extrage de fiecare dată temperaturile senzorilor activi, va efectua media lor aritmetică și va afișa temperatura aproximată într-o manieră codată, pretabilă ca semnal de activare pentru fiecare bec de tip LED, emițând o alarmă în cazul în care temperatura este în afara valorilor admise.

Valorile de intrare ale tuturor senzorilor sunt reprezentate pe 8 biţi şi sunt concatenate într-un vector de biţi, astfel: [7:0] - valoarea primului senzor, [15:8] - valoarea celui de-al doilea senzor, *etc*. Fiecare senzor are un bit de enable care marchează faptul că valoarea trimisă de senzor este validă şi poate fi citită.

Ieșirea modulului va fi aproximată la întregul cel mai apropiat și poate fi reprezentată doar în intervalul [19:26], orice valoare în afara acestui interval activând un semnal de alarmă. Aceasta este codificată într-un mod scară, astfel:

| Temperatură<br>aproximată | leșire codată | Alarmă |  |
|---------------------------|---------------|--------|--|
| 19                        | 8'b0000_0001  | 0      |  |
| 20                        | 8'b0000_0011  | 0      |  |
| 21                        | 8'b0000_0111  | 0      |  |
| 22                        | 8'b0000_1111  | 0      |  |
| 23                        | 8'b0001_1111  | 0      |  |
| 24                        | 8'b0011_1111  | 0      |  |
| 25                        | 8'b0111_1111  | 0      |  |
| 26                        | 8'b1111_1111  | 0      |  |

| Temperatură<br>aproximată | leșire codată | Alarmă |  |
|---------------------------|---------------|--------|--|
| <19                       | 8'b0000_0001  | 1      |  |
| >26                       | 8'b1111_1111  | 1      |  |

#### Notă:

- 18.8 va fi aproximat la 19, deci nu va exista semnal de alarmă
- 18.4 va fi aproximat la 18, deci va exista semnal de alarmă

Un exemplu detaliat este prezentat în anexă.

# **Implementare**




Fig1. Schema bloc

Pentru rezolvarea temei este necesară împărțirea problemei în 3 module distincte, cu funcționalități specifice, instanțiate și conectate la nivel superior într-un modul de top. Schema bloc și conexiunile modulelor sunt prezentate în *Fig1. Schema bloc*. Modulele trebuie să respecte interfețele prezentate mai jos, cu următoarele mențiuni:

- ieşirile pot fi declarate de tip registru;
- modulele pot fi parametrizate cu maxim 1 parametru, dacă se consideră necesar.

### temperature top

Modulul are rolul de a instanția blocurile și a realiza conexiunile necesare funcționării corespunzătoare. Modulul trebuie să respecte următoarea interfață:

```
module temperature_top (
   output [7:0] led_output_o,
   output alert_o,
   input [39:0] sensors_data_i,
   input [4:0] sensors_en_i);
```

Descrierea semnalelor folosite de acest modul este următoarea:

- led\_output\_o ieșirea codificată pentru aprinderea individuală a fiecărui led
- alert\_o semnalul de alertă, activ dacă ieşirea aproximată este în exteriorul [19:26]
- sensors\_data\_i valorile de temperatură ale senzorilor, concatenate într-un vector
- sensors\_en\_i bit de enable al senzorilor; dacă sensors\_en\_i[i] este 1, atunci valoarea indicată este semnificativă

### sensors\_input

Modulul are rolul de a interoga informația primită de la senzori precum și gradul lor de disponibilitate și a furniza suma valorilor și numărul senzorilor activi modulului division spre realizarea mediei aritmetice. Modulul trebuie să respecte următoarea interfață:

```
module sensors_input (
   output [15:0] temp_sum_o,
   output [7:0] nr_active_sensors_o,
   input [39:0] sensors_data_i,
   input [4:0] sensors_en_i);
```

Descrierea semnalelor folosite de acest modul este următoarea:

- temp\_sum\_o suma temperaturilor valide
- nr\_active\_sensors\_o numărul senzorilor activi
- sensors\_data\_i valorile de temperatură ale senzorilor, concatenate într-un vector
- sensors\_en\_i bit de enable al senzorilor;

#### division

Modulul are rolul de a efectua operația de împărțire cu cât și rest a două numere naturale reprezentate pe 16 biți [Resurse], cu datele provenite de la modulul sensors\_input și a le furniza modulului output\_display pentru aproximare și codificare. Modulul trebuie să respecte următoarea interfață:

```
module division (
   output [15:0] Q,
   output [15:0] R,
```

```
input [15:0] N,
input [15:0] D);
```

Descrierea semnalelor folosite de acest modul este următoarea:

- N deîmpărțit
- D împărțitor
- Q cât (N/D)
- R rest (N % D)



Operațiile determinate de operatorii / și % nu sunt, în general, sintetizabile în Verilog.

### output\_display

Modulul are rolul de a aproxima valoarea medie a temperaturii la întregul cel mai apropiat și de a afișa informația codificată. Modulul trebuie să respecte următoarea interfață:

```
module output_display (
   output [7:0] coded_out_o,
   output alert_o,
   input [15:0] temp_Q_i,
   input [15:0] temp_R_i,
   input [7:0] active_sensors_nr);
```

Descrierea semnalelor folosite de acest modul este următoarea:

- coded\_out\_o semnalul codificat pentru ieşire
- alert\_o semnalul de alertă, activ dacă ieșirea aproximată este în exteriorul [19:26]
- temp\_Q\_i câtul împărţirii reprezentând media aritmetică
- temp\_R\_i restul împărţirii reprezentând media aritmetică
- active\_sensors\_nr numărul de senzori activi pentru care s-a efectuat media

#### Bonus

Implementați modulul astfel încât el să accepte un număr variabil de senzori la intrare. Se garantează faptul că numărul maxim de senzori este 200 și că el nu se va modifica pe parcursul rulării. Interfața intrare - ieșire **nu** poate fi modificată, cu excepția declarării variabilelor output de tip reg. Numărul parametrilor acceptați pentru interfața modulelor este limitat la 1.

**Hint**: Pentru implementare se poate folosi operatorul +: pentru selectarea a unui număr constant de biți cu un punct de start variabil.

#### Notare

- +6 pct: implementarea modulului **division**; sunt testate toate combinațiile valide de operanzi pe 16 biți, numere exprimate fără semn;
- +4 pct: implementarea corectă a întregului ansamblu, pentru 5 senzori de intrare; vor fi stimulate intrările astfel încât să fie acoperite toate combinațiile posibile la ieșire.
- +2 pct **bonus:** implementarea admite un număr generic de senzori ca semnal de intrare.
- -12 pct: folosirea construcțiilor nesintetizabile din Verilog (while, repeat, for cu număr variabil de iterații, operatorii / și %, instrucțiuni de întârziere etc.);
- -1 pct: lipsa fişierului README;
- -0.5 pct: pentru fiecare zi de întârziere; tema poate fi trimisă cu maxim 7 zile întârziere față de termenul specificat în enunț (față de deadline-ul soft).
- -0.5 pct: folosirea incorectă a atribuirilor continue (assign), blocante (=) și non-blocante (<=).
- -0.5 pct: indentare haotică
- -0.2 pct: lipsa comentariilor utile
- -0.1 pct: comentarii inutile (ex. wire x; // semnalul x)
- -0.2 pct: diverse alte probleme constatate în implementare (per problemă)

Dacă tema primește 0 puncte pe platforma vmchecker, se pot acorda maxim 2 pct pe ideea implementării, la latitudinea asistentului. Ideea și motivele pentru care nu funcționează trebuie documentate temeinic în README și/sau comentarii. Temele care au erori de compilare vor fi notate cu 0 pct.

#### Precizări

- Arhiva temei (de tip **zip**) trebuie să cuprindă în rădăcina sa (*fără alte directoare*) **doar**:
  - o fișierele sursă (extensia .v);
  - o fisierul README.
- Arhiva <u>nu</u> trebuie să conțină fișiere de test, fișiere specifice proiectelor etc.
- Fișierului README va conține minim:
  - o numele şi grupa;
  - o prezentarea generală a soluției alese (ex: descrierea de nivel înalt a algoritmului folosit);
  - o explicarea portiunilor complexe ale implementării (poate fi făcută și în comentarii);
  - o alte detalii relevante.
- Vmchecker ne permite să revenim la orice soluție încărcată de voi; cereți revenirea la cea mai convenabilă soluție trimisă (punctaj teste automate + depunctare întârziere) printr-un mail titularului de laborator.
- Tema trebuie realizată individual; folosirea de porțiuni de cod de la alți colegi sau de pe Internet (cu excepția site-ului de curs și a resurselor puse la dispoziție în conținutul temei) poate fi considerată copiere și va fi penalizată conform regulamentului.
- Aduceți-vă aminte de **recomandările** prezentate în Tema 0.
- Se pot implementa mici module de test pentru fiecare bloc pentru a-i verifica, separat, funcționalitatea. Ele **nu** trebuie încărcate pe platforma vmchecker.

### Resurse

- <u>Division Algorithms</u>
- Tutoriale Xilinx ISE
- <u>Verilog 2000 Standard</u> (4. Indexed Vector Part Selects)

# Anexă - Exemplu date

Considerăm un sistem format din 5 senzori, având valorile prezentate în tabel:

|                  | temperatură<br>senzor 4 | temperatură<br>senzor 3 | temperatură<br>senzor 2 | temperatură<br>senzor 1 | temperatură<br>senzor 0 |
|------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------------|
| Valoare decimală | 19                      | 18                      | 21                      | 25                      | 20                      |
| Valoare binară   | 00010011                | 00010010                | 00010101                | 00011001                | 00010100                |
| Senzor status    | 1                       | 1                       | 1                       | 0                       | 1                       |

Astfel, valorile obținute pentru vectorii de intrare vor fi:

```
sensors_data_i[39:0] = 40'b00010011_00010010_00010101_00011001_00010100;
sensors_en_i[4:0] = 5'b11101;
```

În urma operației efectuate de blocul sensors\_input, valorile de ieșire ale acestuia vor fi:

```
temp_sum_o[15:0] = 78; // 19+18+21+20

nr_active_sensors_o[7:0] = 4; // 1+1+1+0+1
```

După efectuarea mediei aritmetice cu ajutorul blocului division, valorile de ieșire ale acestuia vor fi:

```
Q = 19; // 78 / 4
R = 2; // 78 % 4
```

Ținând cont de aproximarea necesară ( 78 / 4 = 19.5 ) efectuată de blocul output\_display, ieșirea blocului va fi:

```
led_output_o[7:0] = 8'b0000_0011; // val 20, conform codificării prezentate alert_o = 0; // valoarea temp se află în range
```