

Moderne primærminneteknologier

Resymé: Leksjonen beskriver hvordan CPU, cache, buss og minne samarbeider for å oppnå maksimal ytelse. De viktigste RAM-typene beskrives. Det legges vekt på prinsippene om SDRAM og DDR-SDRAM.

Innhold

MODERNE PRIMÆRMINNETEKNOLOGIER	1
1.1. SYSTEMARKITEKTUR: Å KOBLE DET HELE SAMMEN	2
1.1.1. Bussens klokkefrekvens	2
1.1.2. Prosessor uten cache (repetisjon)	3
1.1.3. Prosessor med cache	4
1.1.4. Tidsforbruk for overføring i burst-modus	5
1.1.5. Utviklingstrekk for moderne RAM-minne:	6
1.2. SYNKRONE RAM-TYPER	6
1.2.1. SDRAM	7
1.2.2. DDR-SDRAM	7
1.2.3. DDR2, DDR3 og DDR4	8
1.2.4. Hvilken RAM-type kan jeg bruke?	8
1.2.5. Oppsummering av synkrone teknologier så langt	8
1.3. TIMING-PARAMETRENE	8
1.3.1. DRAM med kvadratisk organisering	8
1.3.2. Hva betyr dette?	9
1.3.3. Virkning ved bruk av cache	10
1.3.4. Hva oppgis i BIOS-oppsett og datablader	10
1.3.5. De viktigste synkron-RAM-typene	10
1.3.6. SPD	10

1.1. Systemarkitektur:   koble det hele sammen

Ut fra det som er sagt i de forrige leksjonene er det lett   se at prosessoren er sv rt avhengig av   f  rask tilgang til instruksjoner og data.

CPU, cache, buss og prim rminne er alt  n dt til   jobbe effektivt sammen for ytelsen skal bli h y. Tidligere har vi diskutert disse komponentene hver for seg. N  skal vi se litt p  samspillet mellom dem. Dette omr det er en del av omr det som ofte kalles Systemarkitektur, alt  skal vi se hvordan de ulike komponenter samarbeider og samvirker. En viktig del av maskinvaren i denne forbindelse er det s kalte brikkesettet, som introduseres i siste del av denne leksjonen.

1.1.1. Bussens klokkefrekvens


Busser brukes til   overf re informasjon mellom de ulike deler av datamaskinen. Bussen som overf rer informasjon mellom minne og cache er en parallell synkron buss. I leksjonen om busser l rte vi at det p  slike busser finnes en klokke som gir pulser med en konstant frekvens. Dette pulstoget overf res over en av kontroll-linjene, og alle handlinger starter p  en slik puls. Frekvensen – alt  antall pulser pr sekund –kalles bussens *klokkefrekvens*, eller bare *bussfrekvensen*.

Vi har ogs  l rt at det finnes en egen klokke inne i CPU som gir klokkepulser til CPU. Alle hendelser internt i CPU starter p  en slik puls. P  de f rste PCene brukte man samme klokkefrekvens b de p  prosessoren og p  bussen. Vi har sett at klokkefrekvensen p  prosessorer har  kt jevnt og trutt i mange  r. De  vrige komponentene i datamaskinen har ikke greid   henge med p  denne  kningen i frekvens. Dette gjelder ogs  bussfrekvensen. P  moderne maskiner er derfor bussenes klokkefrekvens mye lavere enn prosessorens klokkefrekvens.

P  de f rste PCene brukte man bare en buss, og koplet b de prim rminne og kontrollere p  denne ene bussen. Som vi har sett i leksjonen om busser, opererer vi n  med et busshierarki; vi har flere busser med ulike klokkefrekvenser og ulik bredde. Blant annet har vi:

- PCI Express (svitsjet seriell buss). Det er p  denne bussen man kobler til nettverkskort, lydkort og andre enheter med moderate b ndbreddekrav.
- Minnebuss: P  denne bussen overf res instruksjoner og data mellom minne og CPU. Minnebussen er en synkron parallell-buss med sv rt h y klokkefrekvens. P  moderne PCer brukes en 64-bits minnebuss som kan ha en klokkefrekvens i GHz-omr det. Et annet vanlig navn p  minnebussen er systembuss.
- Internt i CPU finnes det busser som tar seg av trafikken mellom cachene. Moderne prosessorer har innebygget L2-cache og gjerne L3-cache ogs .

Dette er fremstilt i Figur 1. I f rste halvdel av denne leksjonen skal vi se hvordan minnebussen, prim rminnet og L2-cachen samhandler.



Figur 1. Vi skal se hvordan cachene, prim rminne og bussene samarbeider om   fore CPU med instruksjoner og data p  moderne datamaskiner.

1.1.2. Prosessor uten cache (repetisjon)

Bare for repetisjonens skyld skal vi begynne med å se på en enkel prosessor uten cache. I den enkleste beskrivelsen av datamaskinens virkemåte (i leksjonen *Grunnleggende virkemåte*) sa vi at CPUen leser en instruksjon fra minnet og utfører den. Så leser den neste instruksjon og utfører den. Slik fortsetter det til programmet er ferdig.

Vi lærte fremgangsmåten for å hente en instruksjon i *leksjonen om busser*:

1. Med hjelp av adressebussen overføres instruksjonens adresse fra prosessoren til minnebrikken. Dette tar en bussklokkesyklus.
2. Deretter må vi vente til minnebrikken har fremskaffet informasjonen. Dette tar minst en klokkesyklus, men i praksis flere. Se om Waitstates i leksjonen om busser.
3. Med hjelp av databussen overføres innholdet av lokasjonen fra minnebrikken og til prosessoren. Dette tar en bussklokkesyklus.

Så i praksis: Hvor lang tid tar en slik lesing fra minnet? Det avhenger av to ting; minnets aksesstid og bussens klokkefrekvens.

Aksesstid: I leksjonen om primærminne lærte vi at aksesstiden til primærminnet måles i nanosekunder (10^{-9} sekund). DRAM har aksesstid på flere 10-talls nanosekund; typisk 35-70 nanosekund selv for moderne DRAM.

Klokkefrekvens: På en minnebuss starter alle handlinger på en ny klokkepuls. Det vil si at alt som skjer vil ta et helt antall klokkepulser. På nye PCer brukes gjerne minnebusser med klokkefrekvens på rundt 1000 MHz (1 GHz). På billig utstyr (og gammelt utstyr) er klokkefrekvensen lavere. På utstyr med lav ytelse – men med krav til lavt strømforbruk og begrenset mulighet til kjøling – kan minnebussens klokkefrekvens være ned i noen ti-talls MHz.

La oss se på et regneeksempel med tall som er enkle å regne med:

Anta et DRAM-minne med aksesstid på 70 ns. Aksestid er den tiden det tar fra minnebrikken har fått adressen, og til innholdet av denne lokasjonen er gjort tilgjengelig på databussen.

Anta videre en minnebuss på 33 MHz. Dette er en lav frekvens, men prinsippene er nøyaktig de samme når frekvensen er høyere. Hvor lang tid er det mellom hver klokkepuls med en frekvens på 33 MHz? Det må bli en dividert med 33 millioner, som er 30 ns (egentlig 30,3 men vi regner med 30).

Ta vi utgangspunkt i de tre punktene ovenfor vil vi altså første trenge en puls til å overføre adresse. Deretter må vi vente til minnet har funnet frem til rett lokasjon og lest innholdet derfra: Minnets aksesstid er 70 ns. Hver klokkepuls er 30 ns, og vi må vente tilstrekkelig mange klokkepulser til å være sikker på at minnet har funnet frem ønsket innhold. Etter en puls har det gått 30 ns og det er for lite. Etter to pulser har det gått 60 ns som også er mindre enn 70. Derfor må vi vente tre pulser (90 ns). Til sist trengs en puls for å overføre lokasjonens innhold over databussen.

Konklusjon: Å hente en minnelokasjon krever totalt 5 klokkepulser med denne aksesstiden og denne bussfrekvensen: En klokkepuls for å overføre adresse, tre for å vente til lokasjonens innhold er tilgjengelig, og en til å overføre innholdet. Fem klokkepulser à 30 ns vil si at hele overføringen tar 150 ns.

Med andre ord: På en datamaskin uten cache (og med aksesstid og bussfrekvens som ovenfor) tar det fem klokkesykluser å hente hver instruksjon. Siden hver eneste instruksjon skal hentes

fra minnet før den utføres, vil det si at prosessoren – uansett hvor hurtig den selv jobber – bruker minst 150 ns pr instruksjon.

Hvis hver instruksjon tar 150 ns er antall instruksjoner pr sekund lik $1/150 \text{ ns} = 6,67$ millioner instruksjoner pr sekund. Dette er en relativt langsom prosessor. Så hva er det som gjør at moderne prosessorer ikke trenger å vente så mye på instruksjoner og data? Jo, fordi de bruker cache!

1.1.3. Prosessor med cache

Med cache blir dette litt modifisert. Med cache henter vi aldri en enkelt instruksjon fra minnet. Isteden leser vi en stor (sammenhengende) *blokk* fra minnet. Så legger vi blokken i cache. Deretter kan prosessoren lese instruksjoner fra cachen i relativt lang tid.

Hvor stor er denne blokken? Det varierer fra datamaskintype til datamaskintype. På en moderne PC brukes vanligvis en blokkstørrelse på 64 bytes.

Overføring av blokker

Moderne minnebusser er 64 bits busser. Det vil si at databussen har 64 linjer. Derfor kan vi overføre 64 bits samtidig. Hvor mange bytes er 64 bits? Jo, det er 8 bytes.

På en klokkesyklus kan vi altså overføre 8 bytes. Men vi skal ikke overføre bare 8 bytes; vi skal overføre 64 bytes. Derfor må 64-bytes blokken deles opp i smådeler à 8 bytes som overføres etter hverandre. For å overføre 64 bytes over en 64 bits (8-bytes) buss må vi bruke åtte "bussturer".

Jeg eier en minibuss med plass til 8 passasjerer. Dersom jeg skal frakte en klasse på 64 studenter fra A til B må jeg kjøre 8 bussturer for få med alle studentene.

Hvis vi bruker samme fremgangsmåte som ovenfor (kapittel 1.1.2) vil hver av de 8 "bussturene" trenge fem klokkesykluser. Spørsmålet er om vi kan optimalisere systemet vårt for å gjøre overføringen kjappere.

Når jeg skal frakte studentene må jeg først gå til parkeringsplassen og hente minibussen der. Det tar en god del tid. Det betyr at hele klassen må vente litt mens jeg går.

Men når jeg er ferdig med å frakte de første åtte studentene, så parkerer jeg ikke bussen mellom hver av de syv neste turene. Jeg fortsetter til jeg er helt ferdig. Dermed sparer jeg mye tid på hver av de siste syv turene.

Med andre ord: Det er en ventetiden før jeg kommer i gang med den første turen, men når jeg først er i gang så går det fort med resten av turene.

Moderne minneteknologier er laget slik at når vi har overført en adresse, så ser minnet på dette som en startadresse. Den henter rett adresse, og deretter fortsetter den å hente de påfølgende adressene helt til hele blokken har blitt lest.

Overføring av en blokk skjer derfor på følgende måte:

1. Overfør en adresse til minnet (dette tar én klokkesyklus)
2. Vent til minne-elektronikken har funnet frem til rett lokasjon (ventetiden er bestemt av aksesstiden, men man må vente et helt antall buss-sykluser)

3. For hver ny klokkesyklus inntil hele blokka er lest: Legg innholdet av den p f lgende lokasjonen ut p  databussen

Det betyr at n r man f rst har kommet i gang s  kan man aksessere en hel minneblokk fortl pende: en ny lokasjon hver gang det kommer en ny klokkepuls. Dette kalles *burst mode* p  engelsk. P  norsk brukes gjerne begrepet *kontinuerlig aksess*.

Kontinuerlig aksess utf res alt s ved at man begynner med   overf re en startadresse. Deretter m  vi vente noen klokkesykluser (aksesstiden). Men s  kommer hele blokka fortl pende uten pause! I hver eneste klokkesyklus overf res nytt innhold. Sagt p  en annen m te: Det tar litt tid   komme i gang, men s  kommer data som erter av en sekk.

P  prosessorer med cache er det alltid burst-modus vi benytter. Grunnen er at vi skal overf re en hel blokk, og bussen er for smal til at hele blokka kan overf res samtidig.

1.1.4. Tidsforbruk for overf ring i burst-modus

Tidsforbruket for   overf re en blokk fra minnet til cache i burst-modus består dermed av to hovedbidrag:

1. Finn frem til rett startlokasjon
2. Les fortl pende lokasjoner s  kjapt som mulig med burst

La oss se p  de to bidragene.

  finne startlokasjonen

Tiden som g r med til   finne startlokasjonen er bestemt av aksesstiden til minnet. For vilk rlig aksess er ventetiden 35-70 ns p  moderne DRAM. Legg merke til at ventetiden er uavhengig av klokkefrekvensen p  bussen – utover det at vi m  vente et helt antall sykluser.

Antall sykluser vi m  vente er avhengig av bussfrekvensen. Har vi en h y bussfrekvens s  g r det kort tid mellom hver puls, og vi m  bruke mange sykluser f r aksesstiden har g tt. Med lavere bussfrekvens g r det lenger tid mellom hver puls, og antall pulser i l pet av ventetiden blir f rre.

Figur 2 viser dette for to ulike bussfrekvenser.  verst ser vi tidsforbruket p  en langsom buss, og nederst fremstilles tidsforbruket p  en hurtig buss. Legg merke til at aksesstiden er like lang i begge tilfeller. Antall klokkepulser i l pet av aksestiden er h yere dess h yere bussfrekvensen er. I kap 1.3 skal vi f r rig se hvordan vi kan gj re den reelle ventetiden s  kort som mulig.


Fortl pende lesing

I burst-modus tar det alt s litt tid   komme i gang, men n r vi f rst har kommet i gang s  skjer det en overf ring i hver klokkesyklus. N r vi f rst er i gang s  er det derfor klokkefrekvensen som bestemmer hvor lang tid vi trenger for   bli ferdig.

Legg merke til at n  har vi god nytte av en h y klokkefrekvens. Ved h y klokkefrekvens f r vi overf rt blokka s  fort som mulig.

Figur 2 viser dette ogs . Med h y klokkefrekvens er tidsforbruket for overf ring (burst) kortere, fordi det g r kortere tid mellom hver overf ring.

Det er elektronikken i minnebrikken som bestemmer hvor h y frekvens vi kan bruke. Hver ny generasjon av minnebrikker t ler h yere frekvens enn tidligere generasjoner.



Figur 2 Tidsforbruk i burst-modus med lav (a) og h y (b) bussfrekvens. Det totale tidsforbruket er kortere ved h y frekvens. Tidsforbruket har to hovedbidrag: Aksesstiden og overf ringstiden. Aksesstiden er uavhengig av bussfrekvens, og derfor like lang i begge tilfeller. Derimot er overf ringstiden avhengig av bussfrekvensen og blir kortere ved h yere bussfrekvens.

1.1.5. Utviklingstrekk for moderne RAM-minne:

Det er nevnt nesten til det kjedsommelige i tidligere leksjoner: Prosessorens ytelse doubles omtrent annenhvert  r i f lge Moores lov. Dobling av ytelse betyr at at prosessoren utf rer dobbelt s  mange instruksjoner pr sekund. For at dette skal v re mulig m  cache, buss og prim rminne v re istand til   levere dobbelt s  mange instruksjoner annenhvert  r.

Et viktig poeng er at DRAM-teknologiene ikke utvikler seg like fort som prosessoren. Det tar produsentene ca ti  r   utvikle en DRAM-teknologi der aksesstiden er halvert.

S  hva er det som gj r at moderne prim rminne likevel greier   holde tritt med prosessorutviklingen? Jo, grunnen er at produsentene greier   utvikle styreelektronikken til prim rminnet slik at vi kan bruke stadig h yere bussfrekvens. Hvis vi ser p  Figur 2 s  betyr dette at aksesstiden bare langsomt blir kortere, mens tiden som g r med til overf ring (burst) blir forbedret langt fortore.

I leksjonen om cache s  vi p  utviklingstrekk for cache: Cachen blir st rre og st rre, og antall cache-niv   ker. N r vi kombinerer dette med prim rminne som t ler en stadig h gere bussfrekvens oppn r vi alts  at cache, buss og prim rminne sammen greier   levere instruksjoner og data tilstrekkelig fort.

1.2. Synkrone RAM-typer

For   f  burst-modus til   bli mest mulig effektivt m  man ha en h yest mulig klokkefrekvens. Da m  samarbeidet mellom minneelektronikken og minnebussen v re optimal. Moderne minneteknologier er av en type som kalles *synkrone* minneteknologier. I denne sammenheng betyr *synkron* at minne-elektronikken er n ye synkronisert med klokken til bussen. Dette har den store fordel at vi kan  ke bussens klokkefrekvens fordi busselektronikken og minnebrikkens styreelektronikk er n ye avpasset hverandre.

N  for tiden brukes det utelukkende synkrone RAM-typer p  PC¹. Hver enkelt minnecelle er fortsatt DRAM. En DRAM-brikke med synkron styreelektronikk kalles Synkron DRAM, eller bare SDRAM (*Synchronous Dynamic RAM*).

1.2.1. SDRAM

Den f rste synkrone RAM-typen som kom ble bare kalt SDRAM. Det er virkem ten til denne minneteknologien som er beskrevet i kap. 1.1.4 og vist i Figur 2.


Lagringscellene er ordin r DRAM og har derfor den aksestid som alle DRAM-teknologier. N r lesingen f rst har kommet i gang overf res det en ny lokasjon ved hver klokkepuls. SDRAM-brikkene som ble brukt p  PC hadde en frekvens p  opp til 133 MHz.

Slike minnebrikker er ikke lenger i vanlig bruk fordi det ble avl st av en nyere variant som kalles DDR-SDRAM.

1.2.2. DDR-SDRAM

En spesiell type SDRAM er DDR-SDRAM. DDR st r for Double Data Rate, og betyr rett og slett at n r data f rst begynner   komme, s  bruker man b de overgangen til h y og overgangen til lav puls til   overf re data. P  den m ten f r man to overf ringer i l pet av hver klokkeperiode.

Tidspunktene for dataoverf ringer p  vanlig SDRAM kontra DDR SDRAM er fremstilt i Figur 3.



Figur 3 ccSDRAM med og uten DDR. I burst-modus vil en tradisjonell SDRAM overf re data hver klokkepuls ( verste r de piler). Med DDR SDRAM overf res data b de p  stigende og fallende puls (nederste r de piler). Dermed skjer det to dataoverf ringer i hver klokkepuls og vi oppn r at overf ringstakten blir det dobbelte av klokkefrekvensen.

Det er viktig   legge merke til at aksestiden fortsatt er den samme. Det tar like lang tid   komme i gang. Men n r vi f rst har kommet i gang, s  g r det dobbelt s  fort med DDR.

Det er ogs  verdt   merke seg at tiden det tar   komme i gang oppgis i antall hele pulser.

Dette at antall overf ringer pr sekund er det dobbelte av bussfrekvensen gir lett opphav til misforst elser av begrepet *bussfrekvens*. N r DDR-SDRAM blir oppgitt som f. eks. DDR-1600, s  st r 1600 ikke for 1600 MHz bussfrekvens, men for 1600 millioner overf ringer pr

¹ P  andre systemer brukes det asynkrone teknologier som er billigere og har mye lavere bussfrekvens. Bl.a. bruker mange innebygde systemer med sm  krav til ytelse asynkrone minneteknologier.

sekund (forkortet 1600 MT/s, *million transfers pr second*). På norsk omtales dette gjerne som *overføringstakt*. Overføringstakten er den dobbelte av bussfrekvensen.

1.2.3. DDR2, DDR3 og DDR4

Dette er nyere standarder som tillater høyere klokkefrekvens enn den opprinnelige DDR-SDRAM standarden. I dette kurset går vi ikke inn på forskjellene mellom dem, da alle har samme prinsipielle virkemåte.

Den hurtigste DDR2-typen kalles DDR2-800. Den tillater inntil 400 MHz klokkefrekvens (overføringstakten i burst-modus blir 800 MT/s).

DDR3 tillater inntil 800 MHz klokkefrekvens (DDR3-1600 har overføringstakt på 1600 MT/s i burst-modus).

DDR4 ble introdusert i 2014 og har spesifisert en bussfrekvens på inntil 1,6 GHz (og dermed en overføringstakt på 3200 MT/s (=3,2 GT/s, *gigatransfer pr second*).

1.2.4. Hvilken RAM-type kan jeg bruke?

Vi har sett på flere forskjellige RAM-typer. Alle disse typene kan imidlertid ikke brukes på alle PCer. PCen må være forberedt for den RAM-typen som skal brukes. Det er det såkalte brikke-settet som bestemmer hvilken RAM-type som kan brukes på en maskin. Brikke-sett gjennomgås senere i denne leksjonen.

1.2.5. Oppsummering av synkrone teknologier så langt

Vi har nettopp sett at de synkrone teknologiene tillater bruk av høyere klokkefrekvens, og at dette er en stor fordel når vi først har kommet i gang med fortløpende lesing. Spesielt gjelder dette for DDR-SDRAM der vi virkelig får sus over sakene når vi er i burst-modus.

Selv om det har blitt gjentatt mange ganger så presiseres det enda en gang: Høy klokkefrekvens og DDR gir kjapp overføring når vi har kommet i gang med lesingen og overfører i burst-modus. Det hjelper oss i imidlertid ikke på aksesstiden – den er uavhengig av bussfrekvensen. I neste kapittel skal vi se om vi kan gjøre noe med dette.

1.3. Timing-parametrene

Til nå har vi slått oss til ro med at aksesstiden til DRAM er lang (35-70 ns). Vi har også vært fornøyd med at den **alltid** er like lang.

På moderne datasystemer må vi imidlertid bruke alle muligheter til optimalisering. Og hvis vi ser mer i detalj på virkemåten til en DRAM-brikke så vil vi oppdage at tiden det tar å finne startlokasjonen ikke nødvendigvis trenger å være like lang alltid. Enkelte ganger kan vi få den kortere. Det viser seg nemlig at tiden i praksis er avhengig hvor vi hentet data ved forrige aksess.

For å forstå dette må vi repetere oppbyggingen av RAM-brikkene.

1.3.1. DRAM med kvadratisk organisering

DRAM er bygget opp av kvadratiske RAM-brikker. Fra leksjonen om primærminne husker vi at cellene organisert som en matrise med like mange rekker og kolonner.

Basert på adressen som skal aksesseres vil en dekode plukke ut rett rad, og en annen dekode velger rett kolonne.

La oss se litt mer i detalj hvordan en celle aksesseres:

F rst presenteres adressen for rekke-dekoderen. Samtidig settes et kontrollsignal som kalles RAS (Row Access Strobe). Dette kontrollsignalet er et varsel om at rekke-adressen er gyldig.

N  aktiviseres rett rekke. Det vil si at rekken klarg res for aksess, noe som tar litt tid. Tiden det tar   aktivisere en linje kalles *RAS-to-CAS-delay* og angis i antall klokkesykluser. Denne forsinkelsen skrives ofte T_{RCD} .

N r linjen er aktivisert kan man begynne   aksessere hver enkelt celle i linja.

N  presenteres adressen for kolonne-dekoderen, og et kontrollsignal som kalles CAS (Column Access Strobe) settes. CAS er et varsel om at kolonne-adressen er gyldig. Etter at CAS er satt, vil det v re en ventetid f r den rette cellen i aktiv rekke er tilgjengelig. Denne ventetiden kalles *CAS-latency* (CL), og angis i antall klokkesykluser. Latency betyr ventetid. Typisk st rrelse for CL er en plass mellom 2 og 11 klokkesykluser.

1. Legg merke til at tiden det tar   lese en celle innenfor en allerede aktivisert rekke er CL.
2. Tiden det tar   lese en celle n r ingen rekker er aktivisert er $T_{RCD} + CL$.

I tillegg til disse to ventetidene er det to andre forsinkelser som ofte oppgis:

T_{RP} : Dette er antall klokkesykluser som trengs dersom feil rekke er aktivisert. Da m  man vente litt ekstra i p vente av oppfriskningen av DRAM-cellene (se *leksjon om Prim rminne*) f r man aktiviserer den rette rekka.

3. Ventetiden hvis feil rekke er aktivisert blir: $T_{RP} + T_{RCD} + CL$.

Og den siste forsinkelsen vi skal se p :

T_{RAS} : Dette er antall klokkesykluser fra en bank aktiviseres og til man kan sette RAS.

4. Total ventetid hvis feil bank er aktivisert blir: $T_{RAS} + T_{RP} + T_{RCD} + CL$.

1.3.2. Hva betyr dette?

Det vi har sett n  er at tiden det tar   fremskaffe en lokasjon er avhengig av hva som har skjedd f r. Vi har fire muligheter:

1. Hvis aksess skjer i samme rekke som forrige aksess blir ventetiden: CL (CAS-latency).
2. Hvis ingen rekker er aktive blir ventetiden: $T_{RCD} + CL$ (aktiviser rett rekke, deretter rett kolonne).
3. Hvis feil rekke er aktivert blir ventetiden: $T_{RP} + T_{RCD} + CL$
4. Hvis hele banken m  aktiviseres f rst blir ventetiden: $T_{RAS} + T_{RP} + T_{RCD} + CL$

Moderne RAM-teknologi utnytter dette, og ventetiden for f rste aksess av en blokk er derfor avhengig av hvor forrige aksess var.

I **verste** fall er tiden lik $T_{RAS} + T_{RP} + T_{RCD} + CL$. I  vingen skal vi se at denne summen blir mellom 35 og 70 ns, og tilsvarer det vi kaller aksesstid fordi det er tiden som trengs for   aksessere en vilk rlig aksess.

Men i **beste** fall er tiden bare CL. Og CL er bare noen f  klokkesykluser. Hva betyr dette? Jo det betyr av ved stor grad av (romlig) lokalitet vil tiden det tar   fremskaffe data v re mye kortere enn 40-70 ns.

Har vi l yet f r? Nei. Aksestiden er definert som tiden det tar   finne en **vilk rlig** lokasjon – alts  en hvilken som helst lokasjon – og da m  man angi det verste tilfellet.

1.3.3. Virkning ved bruk av cache

Vi m  huske p  at hele v r diskusjon startet ved at vi bruker cache,. N r vi leser fra minnet skal vi s  fort som mulig overf re en blokk fra minnet til cache.

SDRAM og DDR SDRAM er spesial-laget til dette. N r rett rekke p  rett bank er aktivisert, kan man sette minnekretsen i burst-mode. Da vil kretsen starte p  adressert kolonne og begynne   spy ut innholdet av fortl pende celler s  kj pt den greier. P  SDRAM kommer det en ny verdi hver klokkepuls, og p  DDR-teknologiene kommer de hver halve klokkepuls. Slik forsetter det til man har lest  nsket antall celler.

Konklusjon:

Det tar tid   klargj re minnebrikken – hvor lang tid er avhengig av hvor forrige aksess var – men n r vi har gjort dette f r vi overf rt en hel blokk sv rt fort.

1.3.4. Hva oppgis i BIOS-oppsett og datablader

Ofte oppgis CL, T_{RCD} , T_{RP} , og T_{RAS} . Gjerne p  f lgende form: 5-5-5-15. Det er imidlertid ikke uvanlig at T_{RAS} utelates. I reklamen oppgis ofte bare CL.

Enkelte ganger ser man at CL kalles *aksestid*. Dette er imidlertid aksestiden kun hvis rett rekke allerede er aktivisert. De fleste l reb ker definerer aksestid som tiden det tar   aksessere en helt vilk rlig lokasjon. Med denne definisjonen blir CL noe annet enn aksestid.

Enkelte ganger ser man en femte parameter som kalles Command rate. Dette er klokkefrekvensen til bussen oppgitt i MHz.

1.3.5. De viktigste synkron-RAM-typene

RAM-teknologien utvikler seg hurtig, og stadig nye kommer til. Disse er de viktigste s  langt:

PC100 og PC133.

Dette er SDRAM. Tallet angir klokkefrekvensen i MHz.

DDR333 og DDR400.

Dette er DDR og tallet angir overf ringstakt i burstmode (alts  det dobbelte av klokkefrekvensen).

DDR2-667 og DDR2-800.

Dette er DDR2 og tallet bak bindestreket angir overf ringstakten i burstmode (alts  det dobbelte av klokkefrekvensen).

DDR3-1066, DDR3-1333, DDR3-1375 og DDR3-1600

Dette er DDR3 og tallet bak bindestreket angir overf ringstakten i burstmode (alts  det dobbelte av klokkefrekvensen).

1.3.6. SPD

Nyere DIMM-kort har en innebygget ROM som inneholder informasjon som gj r at BIOS p  PC kan lese anbefalte verdier for timing-parametrene. Disse verdiene brukes ved automatisk konfigurasjon av minnet.

Mange BIOS'er tillater brukerne   overstyre disse parametrene. Det kalles overklokking av minnet. Hvis man eksperimenterer med parametrene kan man f  en viss ytelsesforbedring. Man b r vite hva man gjør, ellers kan maskinen bli ustabil eller helt slutte   fungere.