

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ **Информатика и системы управления**КАФЕДРА **Компьютерные системы и сети**НАПРАВЛЕНИЕ ПОДГОТОВКИ **09.03.03 Прикладная информатика**

ОТЧЕТ

по лабораторной работе № 2 вариант № 4

название	Проектир	рование цифровых	устроиств
	на основ	е ПЛИС	
Дисциплина	а Основы	проектирования	устройств
	ЭВМ		
Студент гр. И	ТУ6-64Б		М.А.Гейне
-		(Подпись, дата)	(И.О.Фамилия)
Преподавате	ЛЬ		А.Ю.Попов
_		(Подпись, дата)	(И.О.Фамилия)

Цель работы: закрепление на практике теоретических сведений, полученных приизучении методики проектирования цифровых устройств на основе программируемыхлогических интегральных схем (ПЛИС), получение необходимых навыков работы с системойавтоматизированного проектирования ISEWebPack устройств на основе ПЛИС фирмы Xilinx, изучение аппаратных и программных средств моделирования, макетирования иотладки устройств на основе ПЛИС.

Задание

В ходе выполнения лабораторной работы выполнить проектирование счётчика нажатий на кнопку, следуя заданиям:

- 1. Выполнить кодирование состояний автомата в соответствии с индивидуальным вариантом;
- 2. Разработать текстовое описание модуля в соответствии с полученнымифункциями DLY_EN, CNT, SN(0), SN(1) на основе шаблона;
- 3. В интегрированном редакторе тестов САПР Xilinx ISE разработать тестдля полученного устройства и выполнить моделирование его работы в симуляторе Modelsim;
- 4. Разработать устройство управления, принимающее 16-разрядное слово Q[0..15] и управляющее их последовательной выдачей по шинеD[0..3] на декодер 7-сегментных индикаторов;

- 5. Разработать поведенческое VHDL описание схемы преобразования четыр ехразрядного информационного кода D[0..3] в код активизации 7-сегментного индикатора LED[0..7];
- 6. В редакторе схем САПР ISE добавить исходное описание, заменить пропущенные сигналы;
- 7. В программе XilinxPACE создать файл ограничений *.ucf или добавьте впроект имеющийся main_xc3s200.ucf;
- 8. В САПР ISE выполнить автоматический синтез технологической схемы, размещение и трассировку полученного устройства на кристалле Spartan3 XC3S200 ft256, сгенерировать файл конфигурации ПЛИС (*.bin);
- 9. Выполнить программирование макетной ПЛИС Spartan3 отладочногонабора XC3S200.

Индивидуальный вариант

Вариант	Набор	Двоичный код состояния S(1), S(0)					
	Паоор	State0	State1	State2	State3		
4	XC3S200	00	10	11	01		

1 Кодирование автомата

Выполнение лабораторной работы начинается с проектирования схемы подавления дребезга кнопки. При нажатии и отжатии кнопка на плате дребезжит, из-за чего можно наблюдать лишние срабатывания устройства. Для подавления дребезга необходимо после нажатия кнопки подождать небольшой интервал времени, в течение которого состояние кнопки будет игнорироваться. То же самое необходимо произвести и после отжатия кнопки. Пока кнопка зажата, система должна выдавать соответствующий сигнал. Систему подавления дребезга можно реализовать в виде конечного автомата, диаграмма состояний которого приведена на рисунке 1.




Рисунок 1 – Диаграмма состояния автомата подавления дребезга

В соответствии с индивидуальным вариантом была составлена таблица выходов автомата, зависящих от состояния. Таблица приведена на рисунке 2.

Mas. 2					
State	51	50	CNT	DLY EN	CNT = S150 V S150 = S1
Stateo	0	0	O	0	DLY_EV= S150 V 5750 = S1\$50
State 1	1	Ø	1	1	
State 2	1	1	1	0	
State 3	0	1	0	1	

Рисунок 2 – Таблица выходов

На основе данной таблицы были составлены функции следующих сигналов: CNT = S1 и $DLY_EN = S1 \bigoplus S0$.

Далее была составлена таблица переходов состояний автомата, приведённая на рисунке 3.

0	X	0	0	0	0	Ø	0	Omaz - magnatina
1	X	0	0	1	0	1	0	Hamanue
X	0	1	0	1	0	1	0	Oming, exam. c.
X	1	1	0	1	1	1	1	Kaney viena
10	X	1	1	1	1	1	1	Only - only
0	K	1	1	0	1	0	1	Omnyer. Kuenen
X	0	0	1	0	1	Q	1	amuy orann. viina
X	1	0	1	0	0	0	0	Keeney chiera
ZV	00		11 10	F. 1		4		SNO 300 01 11 10 00 1 1 1 11 1 1 10 1 1

Рисунок 3 — Таблица переходов состояний автомата

На основе данной таблицы были составлены функции следующих управляющих сигналов: $SN(1)=S(1)\overline{S(0)}\bigvee CS(1)\bigvee \overline{S(0)}$ и $SN(0)=S(1)S(0)\bigvee DS(1)\bigvee \overline{D}S(0)$.

2 Текстовое описание автомата

После того, как были выведены необходимые логические функции, было создано текстовое описание модуля на языке VHDL. Текст модуля приведён ниже.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity delay module is
         PORT (
                 RST: IN STD LOGIC;
                 CLK: IN STD LOGIC;
                 COUNT: IN STD LOGIC;
                 CNT: OUT STD LOGIC
         );
end delay module;
architecture Behavioral of delay module is
        CONSTANT STATEO: STD_LOGIC_VECTOR (1 downto 0) := "00";
        CONSTANT STATE1: STD LOGIC VECTOR (1 downto 0) := "10";
        CONSTANT STATE2: STD LOGIC VECTOR (1 downto 0) := "11";
        CONSTANT STATE3: STD LOGIC VECTOR (1 downto 0) := "01";
        SIGNAL S: STD LOGIC VECTOR (1 downto 0);
        SIGNAL SN: STD LOGIC VECTOR (1 downto 0);
        -- 2^20
        SIGNAL COUNTER: INTEGER;
        __ " "
        SIGNAL DLY OVF: STD LOGIC;
         SIGNAL DLY EN: STD LOGIC;
begin
        FSM STATE inst: PROCESS (CLK)
        IF (CLK='1' and CLK'event) THEN
        IF (RST='1') THEN
        S <= STATE0;
        ELSE
        S \le SN;
        END IF;
        END IF;
        END PROCESS;
```

```
CNT DLY EN ( )
         CNT \ll S(1);
         DLY EN \leq S(0) xor S(1);
                 ( )
         SN(0) \le (S(1)) and S(0) or (DLY OVF and S(1)) or ( (not
         \rightarrow DLY OVF) and S(0));
         SN(1) \le (S(1) \text{ and (not } S(0))) \text{ or (COUNT and } S(1)) \text{ or }
          \hookrightarrow (COUNT and (not S(0)));
         COUNTER inst: PROCESS (CLK)
         BEGIN
                  IF (CLK='1' and CLK'event) THEN
                           IF (RST='1' \text{ or DLY EN } = '0') THEN
                                     COUNTER <= 0;
                           ELSE
                                     COUNTER <= COUNTER + 1;
                           END IF;
                  END IF;
         END PROCESS;
         DLY OVF <= '1' WHEN COUNTER = 2**24-1 ELSE '0';
end Behavioral;
```

3 Тестирование автомата

Для созданного автомата был разработан testbench средствами ISE. Временная диаграмма тестирования приведена на рисунке 4.




Рисунок 4 — Временная диаграмма теста автомата

Как видно на временной диаграмме, на входе автомата сигнал clk имеет несколько фронтов и спадов в малом временном промежутке, что симулирует дребезг кнопки. На выходе автомата cnt дребезг отсутствует, сигнал стабильный.

4 Разработка устройства управления индикаторами

Задача данного устройства состоит в том, чтобы вывести на 4 семи-сегментных индикатора платы текущее значение счётчика. В счётчике хранится двоичное число, тетрады которого возможно представить в виде шестнадцатиричных чисел. Всего в счётчике четыре тетрады. Схема управления последовательно выделяет тетрады и подаёт их на свой выход. Кроме того, необходимо обеспечить едновременное включение всех 4 индикаторов. Для этого на каждый из индикаторов последовательно выводится код очередной цифры, переключение текущего индикатора производится с большой скоростью.

Таким образом, схема управления производит выбор индикатора, на который производится вывод, и выбор тетрады из счётчика для вывода на индикатор. Код устройства приведён ниже.

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.std logic arith.ALL;
ENTITY Seven Segment Driver IS
  PORT (
        CLK
                              : IN
                                               std logic;
        CLK DIV
                                : IN
                                                      std logic;
                                : IN
                    std logic vector(15 DOWNTO 0);
        RST
                                                 std logic;
                                : IN
        D
                               : OUT
                    std logic vector(3 DOWNTO 0);
                                : OUT
        Α
                    std logic vector(3 DOWNTO 0));
END ENTITY Seven_Segment_Driver;
ARCHITECTURE Struct OF Seven Segment Driver IS
        --Internal Anode
                 A int : std logic vector(3 DOWNTO 0);
   SIGNAL
```

```
BEGIN
```

```
--Output Anode
A <= A int;
A drive: PROCESS (CLK, RST)
BEGIN
  IF (RST = '1') THEN
      A int<="1110";
  ELSIF (CLK'EVENT AND CLK='1') THEN
          IF (CLK DIV='1') THEN
                          A int(3)\leq=A int(2);
                          A int(2) <= A int(1);
                          A int(1) \leq=A int(0);
                          A int(0) \leq=A int(3);
         END IF;
  END IF;
END PROCESS A drive;
D(0)
       \leq (Q(0) AND NOT(A int(0)))
               OR (Q(4)) AND NOT (A int(1))
               OR (Q(8) \text{ AND NOT}(A \text{ int}(2)))
               OR (Q(12) \text{ AND NOT}(A \text{ int}(3)));
D(1) <= (Q(1)
                  AND NOT(A int(0))
               OR (Q(5)) AND NOT (A int(1))
               OR (Q(9) \text{ AND NOT}(A \text{ int}(2)))
               OR (Q(13) \text{ AND NOT}(A \text{ int}(3)));
D(2) <= (Q(2)
                  AND NOT(A int(0)))
               OR (Q(6)) AND NOT (A int(1))
               OR (Q(10) \text{ AND NOT}(A \text{ int}(2)))
               OR (Q(14) \text{ AND NOT}(A \text{ int}(3)));
D(3) \leftarrow (Q(3) \text{ AND NOT}(A \text{ int}(0)))
               OR (Q(7) AND NOT(A int(1)))
               OR (Q(11) \text{ AND NOT}(A \text{ int}(2)))
               OR (Q(15) \text{ AND NOT}(A \text{ int}(3)));
END ARCHITECTURE Struct;
```

Для проверки правильности работы устройства был разработан testbench, временная диагрмма с которого приведена на рисунке 5.




Рисунок 5 – Временная диаграмма теста устройства управления

5 Схема преобразования кода цифры в код индикатора

На семисегментный индикатор должен приходить не четырёхразрядный код некоторой цифры, а восьмиразрядный код, определяющий включенные сегменты индикатора. Для этого необходимо разработать преобразователь, который получив на входе 4 разряда цифры выдаст 8 разрядов кода активации индикатора. Такой преобразователь представляет из себя, по сути, Look-Up Table. Текст описания устройства приведён ниже.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity led decode is
                      DH :
     Port (
                   STD LOGIC VECTOR (3 downto 0);
                       SEG DATA :
                                              out
                                      STD LOGIC VECTOR (7 downto 0));
end led decode;
architecture Behavioral of led decode is
begin
process (DH)
begin
         case DH is
                   when "0000" \Rightarrow SEG DATA \Leftarrow "10000001";
                   when "0001" \Rightarrow SEG DATA \Leftarrow "11001111";
                   when "0010" \Rightarrow SEG DATA \Leftarrow "10010010";
                   when "0011" \Rightarrow SEG DATA \Leftarrow "10000110";
                   when "0100" \Rightarrow SEG DATA \Leftarrow "11001100";
                   when "0101" \Rightarrow SEG DATA \Leftarrow "10100100";
                   when "0110" \Rightarrow SEG DATA \Leftarrow "10100000";
                   when "0111" => SEG DATA <= "10001111";
```

```
when "1000" => SEG_DATA <= "100000000";
when "1001" => SEG_DATA <= "100001000";
when "1010" => SEG_DATA <= "10001000";
when "1011" => SEG_DATA <= "111000000";
when "1100" => SEG_DATA <= "10110001";
when "1101" => SEG_DATA <= "101100010";
when "1110" => SEG_DATA <= "101100000";
when "1111" => SEG_DATA <= "101110000";
when "1111" => SEG_DATA <= "101110000";
when others => null;
end case;
end process;
end Behavioral;
```

6 Разработка основного модуля проекта

Основной модуль проекта является устройством верхнего уровня, который и будет считать нажатия на кнопку. Основной модуль включает в себя разработанные ранее модули, а также 16-разрядный счётчик нажатий и делитель частоты для корректной работы схемы управления индикаторами. Код разработанного основного модуля приведён ниже.

```
LIBRARY IEEE;
USE IEEE.STD LOGIC 1164.ALL;
USE IEEE.STD_LOGIC ARITH.ALL;
USE IEEE.STD LOGIC UNSIGNED.ALL;
ENTITY main IS
   PORT (CLK : IN std_logic;
COUNT : IN std_logic;
RESET : IN std_logic;
A : OUT std_logic_vector (3 DOWNTO 0);
LED : OUT std_logic_vector (7 DOWNTO 0));
END main;
ARCHITECTURE Behavioral OF main IS
    COMPONENT Seven Segment_Driver
                                                       : IN
                                                                std logic;
        PORT (
                            CLK
                     CLK DIV
                                                   : IN
                                                                      std logic;
                                                : IN std_logic;
: IN std_logic_vector
                            RST
                             \rightarrow (15 DOWNTO 0);
```

```
D
                                       : OUT std logic vector (3
                      \rightarrow DOWNTO 0);
                                        : OUT std_logic_vector (3
                      Α
                      \rightarrow DOWNTO 0));
  END COMPONENT;
  COMPONENT led decode
     PORT ( DH : IN std logic vector (3 DOWNTO 0);
             SEG_DATA : OUT    std_logic_vector (7 DOWNTO 0));
  END COMPONENT;
  COMPONENT delay module
     PORT ( RST : IN std_logic; CLK : IN std_logic; COUNT : IN std_logic; CNT : OUT std_logic);
  END COMPONENT;
  SIGNAL CNT int, CNT ff, CNT RISE: std logic;
  SIGNAL COUNTER: integer;
  SIGNAL COUNTER OVF: std logic;
  -- Main counter
  SIGNAL MAIN COUNTER: std logic vector(15 DOWNTO 0);
  SIGNAL D CODE: std logic vector(3 DOWNTO 0);
BEGIN
  ssd inst : Seven Segment Driver
     PORT MAP (CLK=>CLK,
                CLK DIV=> COUNTER OVF,
                Q(15 \text{ DOWNTO } 0) => MAIN COUNTER,
                RST=>RESET,
                D(3 DOWNTO 0) => D CODE
                A(3 DOWNTO 0) => A
                );
  led decode inst : led decode
     PORT MAP (DH(3 DOWNTO 0) => D CODE,
                SEG DATA(7 DOWNTO 0)=>LED
                );
  lab2 example inst : delay module
     PORT MAP (CLK=>CLK,
                COUNT=>COUNT,
                RST=>RESET,
                CNT=>CNT int);
 -- описание делителя частоты
 COUNTER inst: PROCESS (CLK)
 BEGIN
   IF (CLK='1' and CLK'event) THEN
     IF (RESET='1' or COUNTER OVF='1') THEN
```

```
COUNTER <= 0;
        COUNTER <= COUNTER + 1;
      END IF;
    END IF;
  END PROCESS;
  COUNTER OVF <= '1' WHEN COUNTER = 2**16 ELSE '0';
  --Детектор фронта сигнала CNT
  CNT RISE <= '1' WHEN CNT int='1' and CNT ff='0' ELSE '0';
  CNT ff inst: PROCESS (CLK)
  BEGIN
    IF (CLK='1' and CLK'event) THEN
      IF (RESET='1') THEN
        CNT ff <= '0';
      ELSE
        CNT ff <= CNT int;
      END IF;
    END IF;
  END PROCESS;
  --Основной счётчик
  MAIN COUNTER inst: PROCESS (CLK)
  BEGIN
    IF (CLK='1' and CLK'event) THEN
      IF (RESET='1') THEN
        MAIN COUNTER <= (others => '0');
      ELSIF (CNT RISE = '1') THEN
        MAIN COUNTER <= MAIN COUNTER + 1;
      END IF;
    END IF;
  END PROCESS;
END BEHAVIORAL;
```

Для проверки корректности работы устройства был разработан testbench, временная диаграмма работы которого приведена на рисунке 6.



Рисунок 6 – Временная диаграмма теста основного модуля

7 Файл ограничений

В проект был добавлен файл ограничений, в котором были назначены внешние выводы сигналам разрабатываемого устройства в соответствии с заданными в методических указаниях для платы XC3S200. Код файла ограничений приведён ниже.

```
#PACE: Start of Constraints generated by PACE
#PACE: Start of PACE I/O Pin Assignments
NET "A<0>" LOC = "D14"
NET "A<1>" LOC = "G14"
NET "A<2>" LOC = "F14"
NET "A<3>" LOC = "E13"
NET "CLK" LOC = "T9";
NET "COUNT" LOC = "M13" ;
NET "LED<0>" LOC = "N16"
NET "LED<1>" LOC = "F13"
NET "LED<2>" LOC = "R16"
NET "LED<3>" LOC = "P15" ;
NET "LED<4>" LOC = "N15" ;
NET "LED<5>" LOC = "G13"
NET "LED<6>" LOC = "E14"
NET "LED<7>" LOC = "P16"
NET "RESET" LOC = "L14" ;
#PACE: Start of PACE Area Constraints
#PACE: Start of PACE Prohibit Constraints
#PACE: End of Constraints generated by PACE
```

8 Синтез схемы

В САПР ISE был проведён синтез полученного устройства. Сведения о результатах проектирования устройства отображены на рисунке 7.



Рисунок 7 – Результаты проектирования

В этом отчёте можно полоучить информацию о количестве элементов, используемых при синтезе: задействовано 42 LUT, 87 Slice Flip Flops.

Также ISE генерирует отчёт о таймингах, который приведён на рисунке 8.

All values di	splayed in nanoseconds (ns)		
Setup/Hold to			
 Source	Setup to Hold to clk (edge) clk (edge) Inter	nal Clock(s)	Clock Phase
COUNT	1.182(R) 0.330(R) CLK_B 4.124(R) 0.942(R) CLK_B	0.000	
Clock CLK to			
 Destination		Clock Phase	
A<1> A<2> A<2> A<3> A<3> B A<2> A<3> A<3> A<3> A<3> A<3> A A A A A A A A A	8.904(R) CLK_BUFGP 9.046(R) CLK_BUFGP 9.331(R) CLK_BUFGP 13.231(R) CLK_BUFGP 12.964(R) CLK_BUFGP 11.986(R) CLK_BUFGP 13.008(R) CLK_BUFGP 12.379(R) CLK_BUFGP 12.690(R) CLK_BUFGP 13.455(R) CLK_BUFGP	0.000 0.000 0.000 0.000 0.000 0.000 0.000	
Source Clock	Src:Rise Src:Fall Src:Ris Dest:Rise Dest:Rise Dest:Fal	se Src:Fall .l Dest:Fall	
 CLK	+	-+	

Рисунок 8 – Отчёт о быстродействии

Из отчёта становится известно, что на распространение СLК до портов устройства требуется не больше 14ns. От нажатия на клавишу подсчёта до clk пройдёт не более 1.2ns, а в случае сброса - не более 4.2ns. Сигнал нужно при этом задерживать менее 1ns.

Выводы

Изучено явление дребезга кнопки и методы фильтрации дребезга.

Изучены основы проектирования на языке VHDL.

Спроектировано устройство подавления дребезга кнопки.

Спроектирована схема управления 4 семисегментными индикаторами.

Спроектировано устройство преобразования четырёхразрядного кода цифры в восьмиразрядный код активации индикатора.

Спроектировано основное устройство, включающее в себя разработанные ранее устройства, а также счётчик и делитель частоты.

Составлен файл ограничений с назначением внутренних сигналов внешним выводам платы.

Произведено тестирование разработанных устройств с использованием Testbench Waveform.

Произведён синтез разработанного устройства. Проведены оценки быстродействия.

Произведена прошивка платы, проведено ручное тестирование устройства.