

# Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

# «Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ **Информатика и системы управления**КАФЕДРА **Компьютерные системы и сети**НАПРАВЛЕНИЕ ПОДГОТОВКИ **09.03.03 Прикладная информатика** 

## ОТЧЕТ

# по лабораторной работе № 3 вариант № 67

Название	Проектир	ование	устройст	в у	правле-	
	ния на ос	нове ПЛ	ИС			
Дисциплина	Основы	проекти	ирования	yc	тройств	
	ЭВМ					
Студент гр. И	[У6-64Б			_	M.A	.Гейне
-		(По	дпись, дата)		(N.O.Q)	Фамилия)
Преподавател	IЬ			_	А.Ю.	Попов
-		(По,	дпись, дата)		(И.О.Ф	<b>Р</b> амилия)

**Цель работы:** закрепление на практике теоретических знаний о способах реализации устройств управления, исследование способов организации узлов ЭВМ, освоение принципов проектирования цифровых устройств на основе ПЛИС.

#### Задание

В ходе выполнения лабораторной работы необходимо разработать устройство управления схемного типа, обрабатывающее входное командное слово C = ABCDEF и выдающее сигналы управления  $M = M_0, ..., M_{k-1}$  операционному блоку в соответствии с приведенной в индивидуальном задании логикой работы.

Задание выполняется на основе выполненного домашнего задания, в рамках которого было разработано устройство управления. В лабораторной работе необходимо разработанное устройство подготовить для работы на ПЛИС и прошить плату.

# Вариант 67

Таблица 1 – Варианты диаграмм и активных сигналов

Вариант	Диаграмма переходов	Активные сигналы М в состоянии					
		S1	S2	S3	S4	S5	S6
67	3	2	0	1,7	5,6	3	4

Таблица 2 – Условия переходов и наименование отладочной платы

Вариант	Название отладочной платы	Активные сигналы С в состоянии					
		У1	У2	У3	У4	У5	
67	Spartan3	<u>@</u>	E_F	CD	_A_C	<u>@</u>	
		У6	У7	У8	у9	У10	
		D_B	<u>@</u>	A_C	C_D	@	
		У11	У12	У13	У14	У15	
		A+C	_B	<u>@</u>	DF	@	

Таблица 3 – Активные сигналы для переходов

Вариант	Активные сигналы М в состоянии						
	У1	У2	У3	У4	У5		
	У6	<b>У</b> 7	У8	у9	У10		
67				5, 6	5, 7		
	У11	У12	У13	У14	У15		
		4					




Рисунок 1 – Общая диаграмма переходов

# 1 Предварительные сведения об автомате

В домашнем задании было установлено, что заданный автомат является автоматом смешанного типа. Диаграмма переходов его состояний приведена на рисунке ??. В соответствии с вариантом домашнего задания была составлена диаграмма переходов состояний автомата, приведённая на рисунке ??. Автомат имеет асинхронные входы и выходы. Код устройства приведён ниже.

```
______
-- Company:
-- Engineer:
-- Create Date: 17:40:21 05/09/2021
-- Design Name:
-- Module Name: state machine - Behavioral
-- Project Name:
-- Target Devices:
-- Tool versions:
-- Description:
-- Dependencies:
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
------
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC STD.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity state_machine is
          c : IN std logic vector ( 6 DOWNTO 1 );
PORT (
```

```
clk: IN std logic;
                   rst: IN std logic;
                   m : OUT std logic vector ( 7 DOWNTO 0 ) );
end state machine;
architecture Behavioral of state machine is
         TYPE STATE TYPE IS (s1, s2, s3, s4, s5, s6);
         SIGNAL current state, next state : STATE TYPE;
begin
         clocked proc: PROCESS(clk)
         BEGIN
                  IF (rising edge (clk)) THEN
                           IF (rst='1') THEN
                           current state <= s1;
                           ELSE
                           current state <= next state;</pre>
                           END IF;
                  END IF;
         END PROCESS clocked proc;
         comb proc : PROCESS (current state,C)
         BEGIN
                  CASE current state IS
                  when s1=>
                           m \le (2 => '1', others => '0');
                           if (c(5)='1') and c(6)='0') then
                                    next state<=s2;</pre>
                           elsif (c(3)='1') and c(4)='1') then
                                    next state<=s4;</pre>
                           elsif (c(1)='0') and c(3)='0') then
                                    next state<=s6;</pre>
                           else
                                    next state<=s1;</pre>
                           end if;
                  when s2 \Rightarrow
                           m \le (0 = > '1', others = > '0');
                           if (c(1)='1') and c(3)='0') then
                                    next state<=s3;</pre>
                           elsif (c(4)='1') and c(2)='0') then
                                    next state<=s5;</pre>
                           else
                                    next state<=s2;</pre>
                           end if;
                  when s3=>
                           m <= (1 => '1', 7 => '1', others => '0');
                           if (c(2) = '0') then
                                    m(4) \le 11;
                                    next state<=s1;</pre>
                           else
                                    next state<=s3;</pre>
                           end if;
                  when s4 \Rightarrow
```

```
m <= (5 => '1', 6 => '1', others => '0');
                              if (c(3)='1') and c(4)='0') then
                                        m(5) \le 11;
                                        m(6) \le 11;
                                        next state<=s5;</pre>
                              else
                                        next state<=s4;</pre>
                              end if;
                    when s5 \Rightarrow
                              m \le (3 = > '1', others = > '0');
                              if (c(4)='1') and c(6)='1') then
                                        next state<=s1;</pre>
                              else
                                        m(5) \le 11;
                                        m(7) \le 11;
                              end if;
                    when s6 \Rightarrow
                              m \le (4 = > '1', others = > '0');
                              if (c(1)='1' \text{ or } c(3)='1') then
                                        next state<=s6;</pre>
                              else
                                        next state<=s5;</pre>
                              end if;
                    when others =>
                              next state <= s1;</pre>
                    end case;
          end process comb proc;
end Behavioral;
```

# 2 Схема подавления дребезга

Для того, чтобы было удобно контролировать переходы автомата, в качестве тактирующего сигнала clk было решено подавать не сигналы генератора, а сигналы нажатия кнопки. Однако физическая кнопка имеет дребезг, который необходимо устранить. Для этого решено задействовать схему подавления дребезга, разработанную в лабораторной работе №2. Код устройства приведён ниже.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity delay module is
         PORT (
                  RST: IN STD LOGIC;
                  CLK: IN STD LOGIC;
                  COUNT: IN STD LOGIC;
                  CNT: OUT STD LOGIC
         );
end delay_module;
architecture Behavioral of delay module is
        CONSTANT STATEO: STD LOGIC VECTOR (1 downto 0) := "00";
        CONSTANT STATE1: STD LOGIC VECTOR (1 downto 0) := "10";
        CONSTANT STATE2: STD LOGIC VECTOR (1 downto 0) := "11";
        CONSTANT STATE3: STD LOGIC VECTOR (1 downto 0) := "01";
                 t
        SIGNAL S: STD LOGIC VECTOR (1 downto 0);
                t+1
        SIGNAL SN: STD LOGIC VECTOR (1 downto 0);
        -- 2^20
        SIGNAL COUNTER: INTEGER;
        __ " "
        SIGNAL DLY OVF: STD LOGIC;
         SIGNAL DLY EN: STD LOGIC;
begin
        FSM STATE inst: PROCESS (CLK)
        BEGIN
        IF (CLK='1' and CLK'event) THEN
        IF (RST='1') THEN
        S <= STATEO;
        ELSE
        S \le SN;
        END IF;
        END IF;
        END PROCESS;
        --
                CNT DLY EN ( )
        CNT \ll S(1);
        DLY EN \leq S(0) xor S(1);
        -- ( )
        SN(0) \le (S(1)) and S(0) or (DLY OVF and S(1)) or ( (not
         \rightarrow DLY OVF) and S(0));
        SN(1) \le (S(1) \text{ and } (\text{not } S(0))) \text{ or } (COUNT \text{ and } S(1)) \text{ or }
         \hookrightarrow (COUNT and (not S(0)));
        COUNTER inst: PROCESS (CLK)
        BEGIN
                 IF (CLK='1' and CLK'event) THEN
```

# 3 Сборка устройства

В целях упрощения объединения элементов был создан schematic-файл, в котором были добавлены разработанные ранее устройства, обозначены входные и выходные порты, установлены соедиения между элементами. Схема устройства приведена на рисунке 2




Рисунок 2 – Схема устройства

Для работы устройства необходимо назначить портам устройства корректные места подключения на плате. Так, для порта U необходимо подключить переключатели на плате, к порту btn\_ck подключить кнопку, а к выходу автомата подключить светодиоды. Файл ограничений, реализующий это, приведён ниже.

```
#PACE: Start of PACE I/O Pin Assignments
NET "clk" LOC = "T9";
NET "btn ck" LOC = "M13"
NET "rst" LOC = "L14";
NET "u<1>" LOC = "F12";
NET "u < 2 >" LOC = "G12";
NET u<3>" LOC = "H14"
NET "u < 4 >" LOC = "H13";
NET "u < 5 >" LOC = "J14"
NET "u < 6 >" LOC = "J13";
NET "m < 0 >" LOC = "K12";
NET "m < 1 >" LOC = "P14";
NET ''m<2>'' LOC = ''L12'';
NET "m < 3 >" LOC = "N14";
NET "m < 4 >" LOC = "P13";
NET "m < 5 >" LOC = "N12";
NET "m < 6 >" LOC = "P12";
NET ''m<7>'' LOC = ''P11'';
#PACE: Start of PACE Area Constraints
#PACE: Start of PACE Prohibit Constraints
#PACE: End of Constraints generated by PACE
```

После этого был сгенерирован файл для программирования, плата была прошита. Корректность работы автомата была проверена вручную.

На переключателях платы задавались входные сигналы C = ABCDEF. При нажатии на кнопку выполнялся переход в соответствии с диаграммой. При этом было проверено, что входы и выходы автомата являются асинхронными: в некоторых состояниях наблюдалось, как при изменении состояния переключателей менялось состояние светодиодов. При этом кнопка на плате не нажималась.

#### Выводы

Изучены принципы проектирования устройств управлнения с жесткой логикой.

Изучены способы задания автоматов Мили и Мура на языке VHDL.

Изучены устройства с синхронными и асинхронными входами и выходами.

Изучены методы описания устройств в виде схем в среде ISE.

Разработано устройство, демонстрирующее работу устройства управления с жесткой логикой. Входные сигналы задавались на переключателях платы, выходные наблюдались на светодиодах. Переходы состояний производились в момент нажатия на кнопку.

Проведено программирование разработанного проекта на ПЛИС.

Проведено ручное тестирование разработанного устройства на плате. По результатам тестирования было установлено, что разработанное устройство работает корректно.