

# Санкт-Петербургский государственный университет Кафедра системного программирования

# Динамическая бинарная трансляция для архитектуры RISC-V с помощью Instrew

#### Михайлов Илья Игоревич

23.11.2023

Научный руководитель: к.ф.-м.н. Д.В. Луцив, доцент кафедры системного программирования

**Консультант:** В.А. Кутуев, инженер-исследователь, Лаборатория технологий программирования инфраструктурных

решений СПбГУ

Санкт-Петербург 2024

## Суть работы

- Бинарные трансляторы являются популярными инструментами для анализа кода, профиляции и эмуляции, важным классом которых являются динамические бинарные трансляторы (далее ДБТ)
- В качестве промежуточного представления для ДБТ хорошо использовать LLVM IR
  Тулчейн LLVM позволяет проводить качественные оптимизации
- Instrew является ДБТ с поднятием кода в LLVM IR, но нет поддержки RISC-V, как хост-архитектуры
- Результатом работы является добавление поддержки архитектуры RISC-V для ДБТ Instrew с открытым исходным кодом
- В связи с наличием процессорно-специфических и низкоуровневых деталей реализации, задача является довольно трудоемкой

2/4

#### Постановка задачи

**Цель:** Добавить поддержку архитектуры RISC-V для ДБТ Instrew.

#### Задачи:

- Выполнить обзор архитектуры Instrew и сравнить с альтернативными ДБТ
- Реализовать поддержку RISC-V для клиента Instrew
  - Добавить процессорно-специфические патчи в minilibc и другие компоненты
  - Реализовать функции, связанные с RISC-V ABI
- Выполнить тестирование
- Провести замеры производительности и сравнение их с аналогами

3/4

### План работы

#### Что уже сделано:

- Выполнен частичный обзор архитектуры Instrew и других ДБТ
- 2 Реализованы некоторые процессорно-специфические компоненты
- Начата реализация ELF релокаций

#### Планируется к зимней защите:

- Выполнить обзор
- Реализовать поддержку RISC-V для клиента Instrew

#### Планируется к защите ВКР:

- Выполнить тестирование
- Провести замеры производительности и сравнение их с аналогами.

4/4