



Санкт-Петербургский государственный университет
Кафедра системного программирования

Динамическая бинарная трансляция в RISC-V с помощью Instrew

Михайлов Илья Игоревич, группа 21.Б07-мм

Научный руководитель: к.ф.-м.н. Д.В. Луцив, доцент кафедры системного программирования

Консультант: В.А. Кутуев, инженер-исследователь, Лаборатория технологий
программирования инфраструктурных решений СПбГУ

Санкт-Петербург
2025

- Бинарные трансляторы являются инструментами для анализа кода, профилировки и эмуляции
- Важным классом которых являются динамические бинарные трансляторы (далее — ДБТ)
 - ▶ Используются для эмуляции "на лету"
 - ▶ Например Rosetta 2
- В качестве промежуточного представления для ДБТ хорошо использовать LLVM IR
 - ▶ Тулчейн LLVM позволяет проводить качественные оптимизации
- Хотим ДБТ с поднятием LLVM IR для RISC-V

- Динамические бинарные трансляторы:
 - ▶ QEMU-user
 - ▶ Rosetta 2
 - ▶ Box64
 - ▶ Valgrind
 - ▶ ...
- Динамические бинарные трансляторы с поднятием в LLVM IR:
 - ▶ Instrew + Rellume
 - ▶ BinRec, HQEMU
 - ★ Не обновлялись с 2022 и 2018 года соответственно
 - ▶ DBILL, LnQ, Risotto
 - ★ Есть только статьи, либо код закрыт

- Выводы:

- ▶ Instrew производительнее, чем QEMU и Valgrind (основываясь на бенчмарках¹)
- ▶ Instrew "из коробки" имеет API для добавления инструментов бинарного анализа
- ▶ Является open-source проектом
- ▶ Из всех рассмотренных ДБТ с поднятием в LLVM IR Instrew + Rellume поддерживается мейнтейнером
- ▶ Instrew уже имеет guest-поддержку RISC-V

¹<https://mediatum.ub.tum.de/doc/1614897/1614897.pdf>

В предыдущей работе было сделано:

- Выполнен обзор архитектуры Instrew
- Реализована функциональность для запуска статически слинкованных программ с простым рантаймом

Постановка задачи


Цель: Добавить поддержку host-архитектуры RISC-V для ДБТ Instrew

Задачи:

- 1 Протестировать на произвольных статически слинкованных программах
- 2 Исправить ошибки, выявленные при тестировании
- 3 Добавить в CI поддержку сборки на RISC-V

Архитектура Instrew

- Является клиент-серверной
- Работа была проведена над
 - ▶ "ELF Linker" в клиенте Instrew
 - ▶ Rellume в сервере Instrew



2

²<https://mediatum.ub.tum.de/doc/1614897/1614897.pdf>

Тестирование Instrew

- Используем coreutils в качестве набора тестовых программ
 - ▶ Необходимо, так как если Instrew не работает на coreutils, то не работает вообще
 - ▶ Достаточно, так как <причина>
- Используем 4 вариации coreutils
- В процессе тестирования было сделано:
 - ▶ Добавлено N новых релокаций
 - ▶ в PLT-таблицу добавлено M вхождений
 - ▶ Добавлен latomic к зависимостям
- Результат

Архитектура	Статический Coreutils	Динамический Coreutils
rv64	проходят K из P тестов	проходят L из P тестов
x86_64	проходят M из P тестов	проходят N из P тестов

- Тестирование частично проводилось на плате Sipeed Lichee PI 4A
 - ▶ Установлен glibc с нестандартными расширениями
 - ▶ Rellume не мог поднять в LLVM IR инструкции из этого расширения
- Поиск документации для инструкций из этого расширения занял много времени
 - ▶ Было принято решение проводить тестирование на виртуальной машине

- Некоторые тест-кейсы используют LLVM JIT, которые падают с SEGFault на RISC-V
 - ▶ В следствие чего снижается покрытие тестами
- Хотим попробовать обновить версию LLVM до 21, что потенциально может решить проблему
 - ▶ Кросс-компилируем LLVM trunk под RISC-V
 - ▶ Делаем рефакторинг Rellume
- Результат
 - ▶ Все также падают тесты в рантайме, но знаем номер нереализованной релокации
 - ▶ Можно сделать патч в LLVM

- Есть трудности в связи с отсутствием нативной поддержки RISC-V в GH Actions
- Есть два варианта решения этой проблемы:
 - ▶ С помощью self-hosted runner на RISC-V
 - ▶ С помощью эмуляции RISC-V
- Удалось опробовать оба решения, но был выбран второй подход, так как:
 - ▶ Self-hosted runner неудобен для мейнтейнера
 - ▶ Actions runner использует .NET, который на данный момент плохо поддерживает RISC-V
 - ★ Не удалось запустить на виртуальной машине, только на платке

В результате работы были выполнены следующие задачи:

- 1 Instrew был протестирован на 4-ёх вариациях coreutils
- 2 Добавлено N новых релокаций, M вхождений в PLT-таблицу; добавлен latomic к зависимостям
- 3 В CI добавлена поддержка сборки на RISC-V и сделан пулл-реквест в основную ветку Instrew

Код доступен по данной ссылке:

<https://github.com/aengelke/instrew/pull/20>.