
## Báo Cáo Đồ Án Timer IP - Standard Level

### I. MÔ TẢ:

#### **Module counter**



Khối counter là bộ đếm 64-bit dùng để đếm thời gian. Mỗi khi tín hiệu cnt\_en bật (ở mức 1), bộ đếm sẽ tăng lên 1 giá trị theo từng chu kỳ xung clk. Kết quả đếm được xuất ra qua cnt\_value để các khối khác sử dụng, đặc biệt là để so sánh với giá trị TCMP0, TCMP1 nhằm kích hoạt ngắt tim int.

Trong phiên bản standard level, mặc dù counter có cổng đầu vào tdr0 và tdr1, nhưng không sử dụng chúng trong logic hoạt động. Việc khởi tạo lại counter (nếu cần) phải được thực hiện bằng cách ghi giá trị 0 vào cnt\_value thông qua tín hiệu reset (rst\_n = 0). Counter không tự nạp lại giá trị từ TDR0/TDR1 khi timer\_en xuống thấp.

Tín hiệu I/O:

Tín hiệu	I/O	Độ rộng	Mô tả
Clk	In	1 bit	Xung clock hệ
			thống
rst_n	In	1 bit	Tín hiệu reset bất
			đồng bộ, mức
			thấp
cnt_en	In	1 bit	Cho phép đếm;
			khi = 1 thì bộ đếm
			hoạt động
tdr0	In	32 bit	Giá trị phần thấp
			(không dùng trong
			standard)
tdr1	In	32 bit	Giá trị phần cao
			(không dùng trong
			standard)
cnt_value	Out	64 bit	Giá trị hiện tại của
			bộ đếm

Tín hiệu kết nối với khối khác:

Tín hiệu	Tới/Từ khối
Clk	timer_top
rst_n	timer_top
cnt en	Từ control_counter
tdr0, tdr1	Từ register_file
cnt value	Tới register file


Nguyên lý hoạt động:

Khi  $rst_n = 0$ , bộ đếm được đưa về 0.

Khi cnt\_en = 1, mỗi chu kỳ xung clock, giá trị cnt\_value sẽ tăng thêm 1.

Nếu cnt\_en = 0, bộ đếm giữ nguyên giá trị hiện tại.

## Module apb\_slave



Khối apb\_slave nhận tín hiệu điều khiển từ bus APB và tạo ra tín hiệu ghi (wr\_en) hoặc đọc (rd\_en) tới thanh ghi bên trong. Khối này không chứa thanh ghi lưu trữ mà chỉ xử lý logic truy cập.

## Tín hiệu I/O:

Tín hiệu	I/O	Độ rộng	Mô tả
Clk	In	1 bit	Clock hệ thống
rst_n	In	1 bit	Reset bất đồng bộ, mức thấp
Psel	In	1 bit	Chọn thiết bị
Pwrite	In	1 bit	1: ghi, 0: đọc
Penable	In	1 bit	Bắt đầu truyền dữ liêu
Paddr	In	12 bit	Địa chỉ thanh ghi
Pwdata	In	32 bit	Dữ liệu cần ghi
Pready	Out	1 bit	Luôn ở mức 1 (không có wait- state)
wr_en	Out	1 bit	Tín hiệu cho phép ghi dữ liệu
rd_en	Out	1 bit	Tín hiệu cho phép đọc dữ liệu

Tín hiệu kết nối với khối khác:

Tín hiệu	Tới/Từ khối

clk, rst_n	Từ timer_top
psel	Từ timer_top (APB bus)
wr_en, rd_en	Tới register_file

Nguyên lý hoạt động:

Khi psel = 1, penable = 1 và pwrite = 1 → wr\_en = 1. Khi psel = 1, penable = 1 và pwrite = 0 → rd\_en = 1. pready luôn bằng 1 vì phiên bản standard không có wait-state.

### Module register\_file

Khối register\_file chứa các thanh ghi điều khiển: TCR, TDR0/1, TCMP0/1, TIER, TISR. Nó nhận tín hiệu đọc/ghi từ APB và trả dữ liệu về hoặc cập nhật các giá trị thanh ghi.

Khối register\_file chứa các thanh ghi điều khiển của Timer IP như: TCR, TDR0/1, TCMP0/1, TIER, và TISR. Khối này cho phép ghi hoặc đọc giá trị từ phần mềm thông qua giao tiếp APB, đồng thời tạo ra các tín hiệu điều khiển nội bộ như timer en, div en, div val, và tín hiệu tạo ngắt.

### Trong đó:

**TDR0 và TDR1** dùng để lưu giá trị hiện tại của bộ đếm 64-bit, có thể ghi hoặc đọc từ phần mềm. Tuy nhiên trong standard level, counter không tự nạp lại từ các thanh ghi này – việc khởi tạo giá trị bộ đếm nếu cần phải do phần mềm thực hiện thông qua reset.

TCMP0 và TCMP1 là các thanh ghi so sánh, chứa giá trị mà counter sẽ so sánh để tạo tín hiệu ngắt. Khi {TDR1, TDR0} == {TCMP1, TCMP0}, tín hiệu int\_st\_set được bật, và nếu int\_en = 1, hệ thống sẽ sinh ra tín hiệu ngắt tim\_int.

### Tín hiệu I/O:

Tín hiệu	I/O	Độ rộng	Mô tả
Clk	In	1 bit	Clock hệ thống
rst_n	In	1 bit	Reset bất đồng bộ
Addr	In	12 bit	Địa chỉ thanh ghi
Wdata	In	32 bit	Dữ liệu ghi
wr_en	In	1 bit	Cho phép ghi
rd_en	In	1 bit	Cho phép đọc
Rdata	Out	32 bit	Dữ liệu đọc trả về

cnt value	In	64 bit	Giá trị đếm từ
			counter
div_en	Out	1 bit	Cho phép chia tần
			số
div_val	Out	4 bit	Giá trị chia
timer_en	Out	1 bit	Bật/tắt counter
TDR0	Out	32 bit	Giá trị counter
			ban đầu phần thấp
TDR1	Out	32 bit	Giá trị counter
			ban đầu phần cao
TCMP0	Out	32 bit	Giá trị so sánh
			phần thấp
TCMP1	Out	32 bit	Giá trị so sánh
			phần cao
int_en	Out	1 bit	Cho phép ngắt
int_st	Out	1 bit	Trạng thái ngắt
int_st_set	Out	1 bit	Bật trạng thái ngắt
			khi counter =
			compare
int_st_clear	Out	1 bit	Xóa trạng thái
			ngắt khi ghi vào
			TISR

Tín hiệu kết nối với khối khác:

Tín hiệu	Tới/Từ khối
wr_en, rd_en	Từ apb_slave
cnt_value	Từ counter
Rdata	Tới timer_top
TDR0/1, TCMP0/1	Tới counter
int st set/clear	Tới interrupt

Nguyên lý hoạt động:


Khi wr\_en = 1, ghi giá trị vào thanh ghi tương ứng theo địa chỉ.

Khi rd\_en = 1, đọc giá trị của thanh ghi tại địa chỉ tương ứng.

Khi cnt\_value ==  $\{TCMP1, TCMP0\} \rightarrow tao int_st_set = 1.$ 

Khi ghi 1 vào bit 0 của TISR → tạo int\_st\_clear = 1.

## Module control\_counter



Khối control\_counter điều khiển tín hiệu cnt\_en dựa vào cấu hình chia tần số (div\_val, div\_en) và trạng thái bật timer (timer\_en).

Tín hiệu I/O:

Tín hiệu	I/O	Độ rộng	Mô tả
Clk	In	1 bit	Clock hệ thống
rst_n	In	1 bit	Reset bất đồng bộ
div_en	In	1 bit	Cho phép chia
div val	In	4 bit	Giá trị chia (1 đến
			256)
timer_en	In	1 bit	Bật counter
cnt_en	Out	1 bit	Cho phép counter
_			tăng

Tín hiệu kết nối với khối khác:

Tín hiệu	Tới/Từ khối
div_en, div_val	Từ register_file
timer_en	Từ register_file
cnt en	Tới counter


Nguyên lý hoạt động:

Nếu timer\_en =  $0 \rightarrow \text{cnt}$ \_en = 0.

Nếu div\_en =  $0 \rightarrow \text{cnt}_{en} = 1 \text{ mỗi chu kỳ}.$ 

Nếu div\_en = 1 → cnt\_en = 1 mỗi khi bộ đếm nội bộ đạt div\_val.

# **Module interrupt**



Khối interrupt tạo tín hiệu ngắt tim\_int khi có điều kiện phù hợp.

Tín hiệu I/O:

Tín hiệu	I/O	Độ rộng	Mô tả
Clk	In	1 bit	Clock hệ thống
rst_n	In	1 bit	Reset bất đồng bộ
int_st_set	In	1 bit	Bật trạng thái ngắt
			(khi counter =
			compare)
int_st_clear	In	1 bit	Xóa ngắt (ghi vào
			TISR)
int_en	In	1 bit	Cho phép ngắt
int_st	In	1 bit	Trạng thái
			pending
tim_int	Out	1 bit	Tín hiệu ngắt ra
			ngoài

Tín hiệu kết nối với khối khác:

Tín hiệu	Tới/Từ khối
int_en/st/set/clear	Từ register_file
tim int	Tới timer top (xuất ra)

Nguyên lý hoạt động:

```
Nếu rst_n = 0 \rightarrow \text{tim_int} = 0.

Nếu int_en = 1 và int_st = 1 \rightarrow \text{tim_int} = 1.

Nếu int_en = 0 hoặc int_st_clear = 1 \rightarrow \text{tim_int} = 0.
```

#### II. CODE RTL:

```
duy_ic22@ictc-eda-ldap:~/16_ss16/rtl$ pwd
/ictc/student_data/duy_ic22/16_ss16/rtl
```

```
module counter(
        input wire clk,
        input wire rst n,
        input wire cnt en,
        input wire [31:0] tdr0,
        input wire [31:0] tdr1,
        output reg [63:0] cnt value
always @(posedge clk or negedge rst_n) begin
        if(!rst_n) begin
                 cnt value <= 64'd0;</pre>
        end
        else if (cnt en) begin
                 cnt value <= cnt value + 1;</pre>
        end
end
endmodule
```

```
nodule control_counter(
         input wire clk,
         input wire rst_n,
         input wire div en,
         input wire [3:0] div_val,
         input wire timer en,
         output wire cnt en
reg [7:0] int_cnt;
wire [7:0] div_factor;
assign div factor = (div val == 4'd0) ? 8'd1 :
                        (div val == 4'd1) ? 8'd2 :
                        (div val == 4'd2) ? 8'd4 :
                        (div_val == 4'd3) ? 8'd8 :
                        (div val == 4'd4) ? 8'd16:
                        (div val == 4'd5) ? 8'd32:
                        (div_val == 4'd6) ? 8'd64:
(div_val == 4'd7) ? 8'd128 : 8'd255;
assign cnt_en = (timer_en && (!div_en || (int_cnt == div_factor - 1)));
always @(posedge clk or negedge rst_n) begin
         else if (div_en && timer_en)
                   int cnt <= int cnt + 1;
end
endmodule
```

```
module register(
        input wire clk,
        input wire rst n,
        input wire [11:0] addr,
        input wire [31:0] wdata,
        input wire wr en,
        input wire rd en,
        output reg [31:0] rdata,
        input wire [63:0] cnt value,
        output reg div en,
        output reg timer en,
        output reg [3:0] div val,
        output reg [31:0] TDR0,
        output reg [31:0] TDR1,
        output reg [31:0] TCMP0,
        output reg [31:0] TCMP1,
        output reg int st,
        output reg int en,
        output wire int st set,
        output wire int st clear
);
parameter TCR ADDR = 12'h000;
parameter TDR0 ADDR = 12'h004;
parameter TDR1 ADDR = 12'h008;
parameter TCMP0 ADDR = 12'h00C;
parameter TCMP1 ADDR = 12'h010;
parameter TIER ADDR = 12'h014;
parameter TISR ADDR = 12'h018;
```

```
assign int_st_set = ({TDR1, TDR0} == {TCMP1, TCMP0});
assign int_st_clear = (addr == TISR_ADDR && wr_en && wdata[0]);
always @(posedge clk or negedge rst n) begin
         if(!rst n) begin
                  div_en <= 0;
                   timer en <= 0;
                   div val <= 4'd1;
                  TDR0 <= 32'd0;
                  TDR1 <= 32'd0;
                  TCMP0 <= 32'hFFFF FFFF;
                  TCMP1 <= 32'hFFFF FFFF;
                  int en <= 0;
                  int st <= 0; end
         else begin
                   if(wr en) begin
                            case(addr)
                                     TCR ADDR: begin
                                               timer en <= wdata[0];</pre>
                                               div en <= wdata[1];</pre>
                                               div val <= wdata [11:8]; end
                                     TDR0 ADDR: TDR0 <= wdata;
                                     TDR1 ADDR: TDR1 <= wdata;
                                     TCMP\overline{0} ADDR: TCMP0 \le wdata;
                                     TCMP1 ADDR: TCMP1 <= wdata;</pre>
                                     TIER ADDR: int en <= wdata[0];
                                     TISR ADDR: begin
                                               if (wdata[0])
```

```
TISR ADDR: begin
                                    if (wdata[0])
                                             int st <= 1'b0; end
                           endcase
                  end
                  if(int st set)
         end
end
always @(*) begin
         if(rd en) begin
                  case(addr)
                           TCR_ADDR: rdata = {20'b0,div_val,6'b0,div_en,timer_en};
                           TDR\overline{0} ADDR: rdata = TDR0;
                           TDR1 ADDR: rdata = TDR1;
                           TCMP0_ADDR: rdata = TCMP0;
TCMP1_ADDR: rdata = TCMP1;
                           TIER \overline{ADDR}: rdata = {31'b0, int en};
                           TISR_ADDR: rdata = {31'b0,int_st};
                           default: rdata = 32'b0;
                  endcase
         end
         else begin
                  rdata = 32'b0;
end
endmodule
```

```
module apb(
        input wire clk,
        input wire rst n,
        input wire psel,
        input wire pwrite,
        input wire penable,
        input wire [11:0] paddr,
        input wire [31:0] pwdata,
        output wire pready,
        output reg wr en,
        output reg rd en
assign pready = psel;
always @(*) begin
       wr en = (psel && penable && pwrite);
        rd en = (psel && penable && !pwrite);
end
endmodule
```

```
module interrupt(
        input wire clk,
        input wire rst n,
        input wire int st set,
        input wire int st clear,
        input wire int en,
        input wire int st,
        output reg tim int
always @(posedge clk or negedge rst n)begin
        if(!rst n)
                tim int <= 0;
        else if (!int en)
                tim int <= 0;
        else if (int st clear)
                tim int <= 0;
        else if (int st)
                tim int <= 1;
end
endmodule
```

```
module timer top(
       input wire sys clk,
       input wire sys rst n,
       input wire tim psel,
       input wire tim pwrite,
       input wire tim_penable,
       input wire [11:0]tim paddr,
       input wire [31:0]tim pwdata,
       input wire [3:0] tim pstrb,
       input wire dbg mode,
       output wire [31:0] tim prdata,
       output wire tim pready,
       output wire tim pslverr,
       output wire tim int
);
wire wr en, rd en;
wire [63:0] cnt value;
wire div_en, timer_en;
wire [3:0] div val;
wire cnt en;
wire [31:0] tdr0, tdr1;
wire [31:0] tcmp0, tcmp1;
wire int st, int en, int st set, int st clear;
assign tim pslverr = 1'b0;
apb U0 (
             .clk(sys clk),
             .rst_n(sys_rst_n),
             .psel(tim psel),
             .pwrite(tim pwrite),
             .penable(tim penable),
             .paddr(tim paddr),
             .pwdata(tim pwdata),
             .pready(tim pready),
             .wr en(wr en),
             .rd en(rd en)
```

```
register U1 (
        .clk(sys clk),
        .rst_n(sys_rst_n),
        .addr (tim paddr),
        .wdata (tim pwdata),
        .wr en(wr en),
        .rd en(rd en),
        .rdata(tim prdata),
        .cnt value(cnt value),
        .div en(div en),
        .div val(div val),
        .timer en(timer en),
        .TDR0(tdr0),
        .TDR1(tdr1),
        .TCMP0(tcmp0),
        .TCMP1(tcmp1),
        .int st(int st),
        .int en(int en),
        .int st clear(int st clear)
```

```
control counter U2 (
        .clk(sys clk),
        .rst n(sys rst n),
        .div en(div en),
        .div val(div val),
        .timer en(timer en),
        .cnt en(cnt en)
counter U3 (
        .clk(sys clk),
        .rst n(sys rst n),
        .cnt en(cnt en),
        .tdr0(tdr0),
        .tdr1(tdr1),
        .cnt value(cnt value)
interrupt U4 (
        .clk(sys clk),
        .rst n(sys rst n),
        .int st set(int st set),
        .int st clear(int st clear),
        .int en(int en),
        .int st(int st),
        .tim int(tim int)
endmodule
```

## III. TEST BENCH:

duy\_ic22@ictc-eda-ldap:~/16\_ss16/tb\$ pwd
/ictc/student\_data/duy\_ic22/16\_ss16/tb

## VPLAN:

TC01	TC ID	Mô tả	Địa chỉ	Ghi giá trị	Đọc giá tri	Giá trị kỳ vọng
TCR de bât timer		C1.:	0000	0000000	•	<b>4</b> : 1
bật timer	1001	_	UXUUU		UXUUU	$timer_en = 1$
TC02				1		
TC02		•				
TCMP0	TCO2		0000	01224567	0000/0	C:/ twi #2 ~1.:
Và   TCMP1	1C02					Gia trị da ghi
TCMP1			010	_	010	
TC03						
TDR0	TC02		0004/0		0004/0	C:/ twi #2 ~1.:
Và   TDR1	1003					Gia trị da ghi
TDR1			008		008	
TC04						
TIER	TC04		0014	, , , , , , , , , , , , , , , , , , ,	0014	:4 1
dể bật   int_en	1C04		UXU14		UXU14	$\lim_{n \to \infty} e^{n} = 1$
int en		_		1		
TC05						
TISR	TC05	_	0010	0000000	0010	int at = 0
TC0 6	1003		UXU18		UXU18	Int_st = 0
Int_st		_		1		
TC0 6						
THCSR	TC0 6		0.010	0**000000	0.010	halt mag assessed 1
TC0 7   Ghi   TIER   dể tắt   int_en   TC0 8   Ghi   TISR   Với   TISR   Với   TISR	1000		UXUIC		UXUIC	nait_req expected i
TC0 7   Ghi   TIER   dể tắt   int_en   TC0 8   Ghi   TISR   Với   TISR		_		1		
TC0 7         Ghi TIER để tắt int_en         0x0014         0x0000000 0x014         nt_en expected 0           TC0 8         Ghi TISR với         0x0018         0x0000000 0x018         int_st should remain 1		-				
TIER     0		mant_req				
TIER     0	TC0 7	Ghi	0x014	02000000	0v014	nt an avnacted 0
dể tắt int_en         0x0000000         0x018         int_st should remain 1           TC0 8         Ghi TISR với         0         0x018         int_st should remain 1	1007		0.014		0.014	nt_en expected o
int_en				U		
TC0 8 Ghi TISR với 0x018 0x0000000 0x018 int_st should remain 1						
TISR với 0		1111_611				
TISR với 0	TC0 8	Ghi	0x018	0x $0$ 0000000	0x018	int st should remain 1
với	1000		OAUTU		UAUIU	int_st should remain 1
T WORKED TO THE TOTAL THE TOTAL TO THE TOTAL THE TOTAL TO THE TOTAL TH		wdata[0				

	] = 0				
TC0 9	Ghi TCR với div_val > 8	0x000	0x00000F0 3	0x000	div_val out of range
TC0	Ghi địa	0x0FFF	DEADBEE	0x0FFF	default rdata expected
10	chỉ		F		0
	không hợp lệ				

### COVERAGE:

= Instance: /test_bench/uut/U0 = Design Unit: work.apb	)				
Enabled Coverage	Bins	Hits	Misses	Coverage	
Expressions Statements	6 2	6 2	0	100.00% 100.00%	
: Instance: /test_bench/uut/U1 : Design Unit: work.register					
Enabled Coverage	Bins	Hits	Misses	Coverage	
Branches Conditions Expressions Statements Toggles	30 1 4 39 338	30 1 4 39 338	0 0 0 0	100.00% 100.00% 100.00% 100.00% 100.00%	
Instance: /test_bench/uut/U2 Design Unit: work.control_co					
Enabled Coverage	Bins	Hits	Misses	Coverage	
Branches Conditions Statements Toggles	25 12 6 36	24 11 6 36	1 1 0 0	96.00% 91.66% 100.00% 100.00%	

```
== Instance: /test bench/uut/U3
=== Design Unit: work.counter
   Enabled Coverage
                                     Hits Misses Coverage
                              Bins
                                       6 1 85.71%
4 1 80.00%
5 0 100.00%
   Branches
   Conditions
   Statements
                               128 128 0 100.00%
   Toggles
 = Instance: /test bench/uut/U4
=== Design Unit: work.interrupt
   Enabled Coverage
                              Bins
                                     Hits Misses Coverage
   Expressions
                                               0 100.00%
                                                  0 100.00%
   Statements
 == Instance: /test bench/uut
=== Design Unit: work.timer top
   Enabled Coverage
                              Bins
                                       Hits
                                              Misses Coverage
                               498
                                       498
                                               0 100.00%
   Toggles
== Instance: /test bench
=== Design Unit: work.test bench
   Bins Hits Misses Coverage
540 540 0 100.00%
174 163 11 93.67%
   Enabled Coverage
   Statements
   Toggles
Total Coverage By Instance (filtered view): 96.94%
```

### **IV.GOLDEN MODEL:**

duy\_ic22@ictc-eda-ldap:~/timer\_standard/sim/coverage\$ pwd
/ictc/student\_data/duy\_ic22/timer\_standard/sim/coverage

