

Отчет о проверке на заимствования №1



Автор: МФТИ <u>admin@phystech.edu</u> / ID: 211 **Проверяющий:** (<u>admin@phystech.edu</u> / ID: 211)

Организация: Московский физико-технический институт

Отчет предоставлен сервисом «Антиплагиат» - http://mipt.antiplagiat.ru

ИНФОРМАЦИЯ О ДОКУМЕНТЕ


№ документа: 7570 Начало загрузки: 24.06.2019 06:40:32 Длительность загрузки: 00:00:58 Имя исходного файла: diplom_final.pdf Размер текста: 3650 кБ Символов в тексте: 58878 Слов в тексте: 7917 Число предложений: 379 Method of text extraction: OCR

ИНФОРМАЦИЯ ОБ ОТЧЕТЕ

Последний готовый отчет (ред.) Начало проверки: 24.06.2019 06:41:30 Длительность проверки: 00:00:04 Комментарии: не указано

Модули поиска: Сводная коллекция ЭБС, Коллекция РГБ, Цитирование, Коллекция eLIBRARY.RU, Модуль поиска Интернет, Модуль поиска "МФТИ", Модуль поиска перефразирований eLIBRARY.RU, Модуль поиска перефразирований Интернет, Модуль поиска общеупотребительных выражений, Кольцо вузов





Заимствования — доля всех найденных текстовых пересечений, за исключением тех, которые система отнесла к цитированиям, по отношению к общему объему документа. Цитирования — доля текстовых пересечений, которые не являются авторскими, но система посчитала их использование корректным, по отношению к общему объему документа. Сюда относятся оформленные по ГОСТу цитаты; общеупотребительные выражения; фрагменты текста, найденные в источниках из коллекций нормативно-правовой документации. Текстовое пересечение — фрагмент текста проверяемого документа, совпадающий или почти совпадающий с фрагментом текста источника.

Источник — документ, проиндексированный в системе и содержащийся в модуле поиска, по которому проводится проверка.

Оригинальность — доля фрагментов текста проверяемого документа, не обнаруженных ни в одном источнике, по которым шла проверка, по отношению к общему объему документа. Заимствования, цитирования и оригинальность являются отдельными показателями и в сумме дают 100%, что соответствует всему тексту проверяемого документа.

Обращаем Ваше внимание, что система находит текстовые пересечения проверяемого документа с проиндексированными в системе текстовыми источниками. При этом система является вспомогательным инструментом, определение корректности и правомерности заимствований или цитирований, а также авторства текстовых фрагментов проверяемого документа остается в компетенции проверяющего.

Nº	Доля в отчете	Доля в тексте	Источник	Ссылка	Актуален на	Модуль поиска	Блоков в отчете	Блоков в тексте
[01]	0,28%	0,52%	A Survey of Circuit Innovations in Ferroe	http://eecg.toronto.edu	22 Фев 2017	Модуль поиска Интернет	3	4
[02]	0,35%	0,35%	PDF	https://mipt.ru	14 Янв 2017	Модуль поиска Интернет	1	1
[03]	0,31%	0,35%	не указано	http://nauchkor.ru	29 Янв 2017	Модуль поиска перефразирований Интернет	1	1
[04]	0%	0,32%	241181	http://biblioclub.ru	19 Апр 2016	Сводная коллекция ЭБС	0	2
[05]	0,31%	0,31%	[pdf]	http://eda.ee.ucla.edu	16 Дек 2016	Модуль поиска Интернет	1	1
[06]	0,31%	0,31%	A NEW HIGH-RELIABLE 2T/1C FERAM CEL	https://doi.org	05 Сен 2018	Модуль поиска Интернет	2	2
[07]	0,26%	0,26%	Пироэлектрики. Сегнетоэлектрики. Пь	http://studopedia.org	08 Янв 2017	Модуль поиска перефразирований Интернет	1	1
[80]	0%	0,24%	Паршина, Малышев Кинетические эфф.	не указано	03 Дек 2018	Кольцо вузов	0	1
[09]	0%	0,24%	Михеева Ектерина МПЭ-15-1_Диплом и.	не указано	30 Мая 2017	Кольцо вузов	0	1
[10]	0%	0,24%	Данилова, Привалова Пишем научную	не указано	16 Ноя 2018	Кольцо вузов	0	1
[11]	0%	0,22%	Теория систем и системный анализ. Ст	http://elibrary.ru	27 Июн 2015	Коллекция eLIBRARY.RU	0	1
[12]	0%	0,17%	Numerical solution of stochastic differen	http://elibrary.ru	22 Авг 2014	Коллекция eLIBRARY.RU	0	1
[13]	0%	0,13%	2713	http://e.lanbook.com	09 Map 2016	Сводная коллекция ЭБС	0	2
[14]	0%	0,13%	ДП140609 ФРТС Кошкаров БЖ_каз.txt	не указано	09 Июн 2014	Кольцо вузов	0	2
[15]	0%	0,11%	Сибагатуллин, Артур Гиниятович дисс	http://dlib.rsl.ru	раньше 2011	Коллекция РГБ	0	2
[16]	0,1%	0,1%	Выбор архитектуры и расчет парамет	http://elibrary.ru	03 Мая 2017	Коллекция eLIBRARY.RU	1	1
[17]	0%	0,1%	Разработка алгоритма разбиения на о	не указано	16 Июн 2017	Кольцо вузов	0	1
[18]	0,06%	0,06%	Tatsiana_Puchyla	не указано	05 Июн 2018	Кольцо вузов	1	1

[19]	0,05%	0,05%	https://esu.citis.ru/ikrbs/3SpVm00KUloc	https://esu.citis.ru	20 Map 2018	Модуль поиска Интернет	2	2
[20]	5,5%	0%	не указано	не указано	раньше 2011	Цитирование	2	2
[21]	0,51%	0%	не указано	не указано	раньше 2011	Модуль поиска общеупотребительных выражений	7	23

Текст документа Министерство образования и науки Российской Федерации Федеральное государственное автономное образовательное учреждение высшего образования 21 «Московский 21 физико-технический институт (национальный исследовательский университет)» Факультет физической и квантовой электроники Кафедра нанометрологии и наноматериалов На правах рукописи УДК 3 621.382.2/.3 СОЛОВЬЯНОВ МИХАИЛ МИХАЙЛОВИЧ СОЗДАНИЕ ЭНЕРГОЭФФЕКТИВНЫХ БЛОКОВ СЕГНЕТОЭЛЕКТРИЧЕСКОЙ ПАМЯТИ ДЛЯ НЕЙРОМОРФНЫХ ПРИЛОЖЕНИЙ Выпускная квалификационная работа бакалавра Направление подготовки 03.03.01 «Прикладные математика и физика 21 » Заведующий кафедрой П.А. Тодуа Научный руководитель Д.В. Негров Студент М.М. Соловьянов іиппопрудный 2019 Содержание Ш1 .2 Обзор И принцип работы динамической памяти DRAM . . СЛ 4 Обзор динамической сегнетоэлектрической памяти FRAM] 7 4.1 Понятие сегнетолектоика и сегнетоэлектического конденсатооа 7 . 'атериалы ПРИГОДНЬ16 ДЛЯ создания сегнетоэлектрических конденса— 4.2.1 редшеств ющие поколений сегнетоэлектрической памяти 7 № 10 4.3.4 'оеоходимый ооазмеячейки...... 11 4.4 хема ст...ойстваиопеацииРНМпамяти 12 4.4.3 Операциячтения...... 13 15 5.1 Оописаниепоцесса оеализации ...азаотки..... 5.2 '...азаотка достове ной сим ляции поведения сегнетоэлектооического

1----20

| №! 19

i.M. енераторреперенсныхсигналов 22
№ 23
.5.1 воыортехпроцесса 23
BI
ь: 6.2 ' кстракция паразитных параметров
о.2 - кстракция паразитных параметров СЛ
JI
НЗЛИЗ ОПТИМИЗЭ. ИИ чипа ПЭМЯТИ
5.1
ели анализа: ш М силителя как основной ограничивающий пактор
عَ
3.3
ипе и сим ляция с использованием метода V онте ' ало
N.
C11
е3 льтаты ^ нализа .
.3.1 'ез льтат анализа Ш мовых характеристик силителя
3.2 ^ нализ отношения ёмкости ситовых линий, размера ячеек и ДО—
ТОВе О НОСТИ чтения
'тогиаоты
Пополнение
.1
2.2
од Для сим ляции поведения сегнетоэлект ика
.1.1 Кодв P t on
,1.2 ' од симуляции поведения конденсатора на языке vey 0_ ^ .
опология столца памяти
1.1олема поиска ш ма силителя использованного в тестовом
3
4
4
4
5
5
5
5
18
30
11
11
n
33
33
ВСТУПЛЭНИЭ И &КТУаЛЬНОСТЬ темы ИССЛЕДОВЕЪНИЯ
астущее развитие цифровых технологий раздвигает границы потребнос

ти В хране нии информации, причем важен становиться не только объем, но скорость Доступа, плотность размещения элементов, а так же цена одного бита информации. В современных коммерческих энергонезивисимых SSD (Solid State Drive) носителях скорость чтения и записи Достигает 3 Гб/с Щ В различных ЭВМ и цифровых приборах мо гут использоваться множество различных типов памяти. Среди энергонезависимых типов памяти доминирут два типа памяти: память на магнитных носителях, с вы сокой плотностью элементов, и низкой стоимостью одного бита информации, однако же низкой скоростью чтения и записи В виду зависимости их от механических деталей. Второй вид памяти доминирующий на рынке энергонезависимой памяти: eFlash память, и ее родственники. В таблице 1|) приведено сравнение различных типов па—мяти, как энергозависимых, так и энергонезависимых. Как можно заметить, главным недостатком eFlash помимо относительной цены за бит является существенно огра—ниченное количество битов которые могут быть перезаписаны В ячейку. В целом это число не превышает 105 Для наиболее доступной памяти это обычно 103 — 104 циклов записи. При этом существует потребность в носителях которые могли бы постоянно и быстро записывать большие объемы данных.

FRAM DRAM eFLASH \

Циклов чтения > 1015 > 1015 > 1015 \

Циклов записи > 1015 > 1015 % 106 \

Напряжение записи УС % Vdd И... 10—18B \

Время хранения информации >5ти лет * >5ти лет \

Время записи 20-60нс 20—60 не 1 мкС \

Время чтения 45-60нс 45-60 не 50—70 НС \

Таблица 1: Сравнение РВАМ,ВНАМ,еРЬАБН памяти Щ.

Исследования проводимые в лаборатории нейровычислительных систем мфти в рамках разработки интегральных схем для анализа работы мозга требуют реализа ции энергонезависимой и энергоэффективной памяти интегрированной в чин, при этом способной записывать многократно большие объемы данных. Приняв во вни мание исследования сдеданные В ЦКП МФТИ В течении последних 5ти дет ШШШ позволяют сделать вывод о возможности реализации нового поколения динамической памяти на основе конденсаторов из сегнетоэлектрика. Патенты на реализацию такой памяти были получены еще В СССР В 70-х годах [|Е]. Первые образцы же та кой памяти производились еще в ссср в 80х, однако бурный рост eFlash технологий, вместе со сложностью использований прошлого поколения сегнетоэлектрика в про изводстве привела сперва к ограниченному коммерческому использованию а затем и к упадку данной технологии. Однако недавние открытия В области сегнетоэлек трических свойств уже интегрированного В техпроцесс хай К деилектрика (Оксида Гафния) вполне возможно являются прелюдией к революции В области энергонезависимой памяти. В стенах лаборатории нейровычислительных систем планируется разработать и испытать данную память для реализации хранения информации на чипе используемым внутри организма для считывания сигналов мозга. К такой па мяти предьявляются требования по низкому энергопотреблению и высокой скорости

ра оты 3

- 2 Постановка задачи
- Разработать тестовый прототип FRAM памяти Для создания его на отдель—
 ном чипе или же в составе Другого устройства, разрабатываемого лаборатори—
 ей нейровычислительных систем МФТИ, включающий в себя так же цифровой
 контроллер памяти.
- а Сам чип в режиме памяти способен размещать память объёмом 64 kB b Контроллер и конструкция усилителя чтения позволяют прибору работать в пяти режимах: запись, чтение, измерение емкости ячейки (фактически оста—точную поляризацию Данной структуры), измерение ёмкости битлайна, измерение напряжение смещения, с помощью 6—ти битного аналого—цифрового преобразователя.
- Провести симуляцию работы чипа, экстрагировать паразитные параметры, убе— Диться что они не нарушают работу устройства.
- 3. Подготовить layout на базе существующей технологии Для создания устройства. 3 HaMfITL На ПОЛУПРОВОДНИКОВЫХ ТЭХНОЛОГИЯХ
- 3.1 Базовая теория

Полупроводниковая память состоит из трех блоков: матрицы, периферийной схемы и схемы ввода—вывода (Рисунок

row add

```
N sets
address
signal
M
|/0 interface
—-A
По...
cpntrol V d
sugnals °...
column
add.
M sets
chip
Рис. 1: Общая схема памяти на полупроводниковых технологиях описанная в [.]
Массив, содержащий матрицу из 2N строк и ШМ столбцов, может хранить дво—
ичную информацию из 2N + A] + K — 1 битов. Каждый элемент может хранить К
битов (обычно К : 1). Например, 4—Мбит информации может быть сохранено для
N + A] = 22K = 1. Любая ячейка может быть доступна произвольно, с помощью
выбора соответствующей строки и столбца. Массив ячеек памяти также называется
матрицей или ядром. Строка называется строкой Х или строкой слова, а столбец
называется строкой Y, битовой строкой (линией) или строкой данных. Матричное
расположение минимизирует количество цепей возбуждения, потому что один драй—
вер строки слов совместно используется всеми ячейками одной строки, а усилитель
считывания — всеми ячейками одного столбца. Периферийная схема соединяет массив
памяти и схему интерфейса ввода / вывода, чтобы они могли обмениваться данными
друг с другом. Контроллер отправляет данные записи в ячейку памяти в массиве
под управлением схемы ввода—вывода. Типичная схема — это декодер. Выбирается
логическая схема, соответствующая одной строке или одному столбцу, на основе сиг—
налов адреса из схемы ввода / вывода. Схема ввода / вывода преобразует внешние
сигналы, такие как адреса, управляющие такты, сигналы и входы данных, в соот-
ветствующие внутренние сигналы, которые активируют периферийную цепь. Кроме
того, он выводит данные чтения из массива в качестве вывода данных чипа. При
этом буферы ввода и вывода данных и схемы управления тактовыми импульсами
также являются типичными компонентами схемы интерфейса ввода / вывода для
разгрузки управляющей схемы.
SNL
precharge O'- active restore amp
DL
VDD
SPL
- Voo—IVTPI
Рис. 2: Простейшая схема устройства DRAM ячейки, Доступа к ней И усилителя
чтения [Ы
3.2 Обзор и принцип работы динамической памяти (DRAM)
Принцип работы FeRAM очень похож на принцип работы DRAM, поскольку обе па—
мяти основаны на памяти заряда, то есть информация хранится в конденсаторах.
Их ячейки памяти также имеют одинаковую конфигурацию: последовательное со—
единение одного транзистора и одного конденсатора (1T1C). Единственное отличие
состоит В том, что элементом хранения, используемым В FeRAM, является сегнето—
электрический конденсатор. Он физически отличается от диэлектрического конден—
сатора путем замены диэлектрика, сегнетоэлектрическим материалом. Кроме того,
```

архитектура памяти современных FeRAM была в значительной степени получена

из DRAM. Многие популярные схемы, используемые для DRAM, можно найти и в FeRAM. В следующем разделе описаны принципы работы и базовая архитектура DRAM, а также основные схемы.

На рисунке показан концептуальный массив из одной ячейки и фактическая конфигурация линии данных и усилитель чтения с защелкой (SA). Усилитель под—ключаются к каждой паре линий данных (DL), именуемой так же битовая линия(Вь), которые обмениваются данными с парой общих линий ввода / вывода данных. С 1—Т ячейкой проводяться операции чтения, записи и обновления. Все операции влекут за собой общие операции: предварительная зарядка всей линий передачи данных к пла—вающему напряжению Vdd/2 путем включения и выключение схемы предварительной зарядки, а затем активации выбранного слова строки.

Для записи единицы конденсатор ячейки памяти заряжается через транзистор до Vdd, для записи нуля же до V55. Последующее чтение происходит следующим образом: DL заряжается до напряжения @, после этого открывается транзистор ячейки, и 2

6

далее напряжение на DL становиться равным ::V5, если же емкость ячейки есть CS, а емкость Битлайна CD7 ТО выражение ДЛЯ НаПРЯЖСНИЯ На ЛИНИИ данных запишется как:

ИШ 05

::V9 = —_

" 2 CS + Cd

Где знак зависит от того как была заряжена ячейка перед чтением. К сожалению, У,_,` по своей природе мал (100-200 мВ), потому что паразитная емкость CD линии данных намного больше, чем накопительная емкость CS ячейки. Небольшой CS и большой CD возникают из-за необходимости иметь малый размер ячеек и подключения большого их количества на линии данных соответственно. Следовательно, исходный большой компонент сигнала (%, обычно 1,0—2,5 В) В узле хра нения падает до И,. Чтение производится соотстветвующим каждой отдельной бито вой линии усилителем. Характеристики деструктивного считывания (DRO) требуют последовательного усиления и восстановления для каждой из ячеек вдоль строки слова. Это выполняется параллельно с помощью дифференциального чувствительного усилителя с защелкой на каждой линии данных, а другая линия данных (DLB) используется в качестве эталона. Затем один из усиленных сигналов выводится в виде дифференциального напряжения на линии ввода / вывода путем активации выбран ной линии столбца. YL. Операция записи всегда сопровождается предшествующей операцией чтения. После почти полного завершения вышеупомянутого усиления набор дифференциальных напряжений данных VDD и О В вводится из линий ввода / вывода В выбранную пару линий данных. Следовательно, старые данные ячейки заменяются новыми данными. Следует отметить, что вышеописанная операция чте ния (то есть усиление и восстановление) выполняется одновременно для каждой из оставшихся ячеек в выбранной строке слов, чтобы избежать потери информации. Сохраненное напряжение каждой ячейки, ухудшенное током утечки, восстанавлива ется операцией повторного обновления, которая почти такая же, как и для операции чтения, за исключением того, что все YL остаются неактивными. Это делается путем чтения данных ячеек в строке слова и восстановления их для каждой строки слова, чтобы все ячейки сохраняли данные, по крайней мере, для tREFmaX. Здесь tREFmaX это максимальное время обновления для соты. Таким образом, каждая ячейка пе риодически обновляется с интервалами tREFmax, хотя каждая ячейка обычно имеет время хранения данных, намного большее, чем tREFmaX. Основные проблемы проек тирования схемы 1-Т соты можно суммировать как отношение сигнал / шум (S/N), рассеяние мощности и скорость из-за следующих присущих характеристик соты [ЕІ] 1. Небольшой сигнал чтения и относительно большой уровень шума. Таким обра зом, операция чтения является нестабильной, пока не будет достигнут высокий уровень отношения сигнал / шум (S / N). Небольшой сигнал чтения вызван

тем, что ячейка не имеет усиления. Во время операции чтения существует много источников шума:

- 2. Конструкция усилителя
- . Трудность размещения усилителя считывания и схемы предварительного заряда в пределах небольшого шага разметки линий данных приводит к возникновению электрического дисбаланса на паре линий данных.
- . Большое количество усилителей считывания приводит к большому разбро су порогового напряжения (напряжения смещения) между парами тран зисторов в усилителе считывания.
- . Одновременная зарядка И разрядка МНОГИХ линий большой ёмкости с вы соким напряжением неизменно создают много видов шума.
- . Кроме того, токи утечки элементов и попадания альфа—частиц, которые ухудшают накопленные заряды, эффективно работают как шумы.
- 3. Замедленная работа усилителя. Относительно плохая управляемость усилите—
 ля считывания, обусловленная необходимостью небольшой площади 1/1 работой
 на основе низкого напряжения на половинном VDD, делает работу усилите—
 ля считывания медленной. Таким образом, время считывания является самой
 большой составляющей времени доступа для чипа.
- 4 Обзор динамической сегнетоэлектрической памяти (FRAM)
- 4.1 Понятие сегнетолектрика 1/1 сегнетоэлектрического конденсатора

В физике сегнетоэлектрик * это материал обладающий перманентной поляризацией, причем таких состояний у него два, и он способен переходить из одного в другое под действием электрического поля. Где поляризацию можно считать дипольным моментом системы.

15 = E ngj

Явление сегнетоэлектричества аналогично явлению ферромагнетизма и В англо—язычной литературе носит название ферроэлектричества (англ. ferroelectricity 7). В качесте устройства же мы будем рассматривать сегнетоэлектрический конден—сатор (ferroelectric capacitor), который представляет из себя конденсатор вместо ди—электрика у которого используется сегнетоэлектрик. Такой элемент будет напоми—нать своим поведением конденсатор, однако обладать перманентной спонтанной по—ляризацией, которую возможно изменять прикладывая напряжение к обкладкам, В частности если напряжение выше коэрцессивного, то поляризация меняет знак, а по цепи протекает ток, перераспределяя заряд на обкладках.

4.2 Материалы пригодные для создания сегнетоэлектрических конденсаторов

4.2.1 Предшествующие поколений сегнетоэлектрической памяти

Два сегнетоэлектрических материала, наиболее перспективных для применения в памяти в начале 2000х, представляли собой цирконат-титанат свинца, Pb(27*3,T11_Ш)ОЗ (РZТ) и танталит висмута—стронция, слоистый перовскитБтВі2Та2О9(5ВТ). Оба от— носятся к семейству перовскитных кристаллов. Спонтанная поляризация у перов— скитов обусловлена смещением катиона из его центрального положения В середине кислородных октаэдров. Как показано на рисунке., катион находится В одном из 8

Поляризация

0/0

РИС. 3: Схема сегнетоэлектрИчеСКОГО конденсатора И СОЗДаНИЁ ПОЛЯ В НСМ. ДВУХ стабильных ПОЛОЖЗНИЙ, И ЭТО положение обратимо ПОД ДеЙСТВИеМ ЭЛСКТРИЧЭ-СКОГО ПОЛЯ.

Состояние 1 Состояние 2

РИС. 4: Перовскитная структура тетрагонального Pb(Z'ra¢Til,m)Og (PET)

HZLO alter RTA at 450°C HZLO after RTA at 500°C HZO after RTA at 450°C HZO after RTA at 500°C эон (a) 9,011 (b) 9.0}; (e) 9.0;: (f) < 6,011 6.011 6.011 вом E: 3.0p 3.0p 3.0p 3 0p 9 0,0 0.0 0.0 0.0 5 - 3,0p - 3.0u - 3.0u - 3,0p ~6.0u --- 1"... 6011 >6 Op 1" "4-) — 5.0 |_1 ′ "И'0 "‹. -9.0 """... -9.0 —9.0 ° -9,0 l1-3-2-10123 "_a-240123 "-3-2-10123 "-3-2-10123 Electric field, MV/cm Electric field, MV/cm Electric field, MV/cm Electric field, MV/cm -3-2-10123 -3-2-10123 -3-2-10123 Electric field, MV/cm Electric field, MV/cm Electric field. MV/cm Electric field, MV/cm Рис. 5: Графики Поляризации от внешнего поля И ток через элемент при переполя ризации, полученные В лабораториях ЦКП В 2016 году [Щ 4.2.2 Hf05Z7'05OQ как перспективный материал производства сегнетоэлектрической памяти нового поколения В последние годы исследования High-К диэлектриков привели к активному исследо ванию материалов на базе оксидов гафния. В частности В 2016 году ряд авторов из лаборатории атомно—слоевого осаждения МФТИ публикуют статью [Щ, в которой де монстрируются свойства многообещающего материала, который может применяться в качестве сегнетоэлектрика как в FeFET технологии так и в динамической памяти на основе сегнетоэлектрика (FRAM). Как видно из рисунка остаточная поляризация таких пленок составила 15 110/ (:m3 В течении двух последующих лет путем легирования лантанными примеся—

Как видно из рисунка остаточная поляризация таких пленок составила 15

110/ (:m3 В течении двух последующих лет путем легирования лантанными примеся—
ми удалось улучшить параметры как выносливости материала (количество смены
состояния до тех пор пока остаточная поляризация не уменьшится фатально) так и
остаточной поляризации. В 2019 году вышла статья @, где остаточная поляризация
достигает уже 30 дС/ст3, при этом выносливость индивидуального конденсатора
превышает 1011 циклов [Щ Что более чем на 5 порядков больше чем у средней ячей—
ки eFlash памяти.

4.3 Ячейки FRAM памяти

4.3.1 1T-1C FRAM ячейка

Принципиальный вид ячейки 1Т-1С сегнетоэлектрической памяти представлен на рисунке (@). Как видно он немногим отличается от ячейки DRAM описанной в главе 3.2 настоящей работы, диэлектрический конденсатор попросту заменяется сегнето— электрическим, а второй вывод конденсатора подключается не к земле, а к драйверу PL (plate line). Таким образом Ячейка сегнетоэлектрической памяти состоит из тран— зистора доступа, соединенного последовательно с сегнетоэлектрическим конденсато— ром (рис. @. Для записи единицы напряжение выше коэрцессивного прикладывается К ячейке через драйвер присоединенный к линии данных (BL), а запись нуля прикладывая напряжение к контакту PL, при этом сегнетоэлектрик в конденсаторе переходит В одно из двух состояний. При этом как наглядно видно из графика (|),

при этом через конденсатор протекает ток, связанный с зарядом который перетекает при перемене поляризации. Таким образом ток протекает через конденсатор В одну сторону если он переходит из состояния «1» В «0» или из «0» В «1», но не протекает если состояние не меняется.

4.3.2 2T-2C FRAM ячейка

Ячейка 2Т-2С состоит из двух ячеек 1Т—

10, которые имеют общую линию досту—

па (WL) и общий плейт лайн (PL), но co— WL

еДИНЗНЬ1 С ДВУМЯ ОТДеЛЬНЬ1МИ 6ИТОВЬ1МИ

линиями (рисунок.. Эта ячейка памя— |

ти не требует референсного напряжения, потому что она хранит как данные, так и дополнение данных. Для чтения заряда обоих сегнетоэлектрических конденсато— BL ров одновременно сбрасывается на бито вую линию и разрядную линию (BLB), PL а усилитель читения выполняет дифференциальное сравнение напряжений на битовой и разрядной линиях. Эта ячейка Рис, 6: 1T10 Ячейка FRAM памяти менее восприимчива к помехам. вызванным производственными изменениями и усталостью материала, так как та кие изменения имеют тенденцию оказывать дополнительное влияние на сохраненную поляризацию

МТ

\вь BLB

PL

Рис. 7: Схема ячейки 2Т-2С

4.3.3 CFRAM ячейка

Так же существует вид CFRAM ячейки. Для улучшения плотности и скорости, была разработана сегнетоэлектрическая память цепного типа (CFRAM) было предложено Ш В отличие от обычного FeRAM, транзистор и конденсатор ячейки CFRAM соединены параллельно, а не последовательно (рис... Отдельные ячейки затем выстраиваются В цепочку (рисунок Щ), обеспечивая очень компактную компонов ку (разделение диффузионных областей), таким образом уменьшая среднюю площадь на бит по сравнению с обычным FeRAM. Поскольку размер ячейки является ключевым параметром для полупроводниковой памяти, CFRAM кажется ведущим кандидатом на FeRAM высокой плотност1и1.

SN1

SN2

(а) Индивидуальная

CFRAM ячейка) (Ь) Массив CFRAM памяти

Рис. 8: Конструкция CFRAM памяти.

4.3.4 Необходимый размер ячейки

Определение конденсатора подходящего размера для заданного количества ячеек на битовую линию или наоборот, не является тривиальным для FeRAM. В отличие OT DRAM, увеличение размера конденсатора ячейки не всегда приводит к увеличе нию напряжения сигнала. Это связано с тем, что 21 во время считывания напряжение на плейт линии (например, VpL) распределяется в соответствии с делителем кон денсатора, который образован конденсатором ячейки и паразитной емкостью CBL разрядной линии (см.). Чтобы переключить поляризацию внутри сегнетоэлектрика, напряжение на сегнетоэлектрическом конденсаторе И.1 должно превышать коэрци тивное напряжение УС, следовательно,и,1 > Уд. Это обстоятельство накладывает пер вое требование на емкость разрядной линии, которая выполняется, если выполняется следующее соотношение:

-VCC'9 <1)

VPL — Va

На практике ВЬ1шепривеДеНН0е уравнение представляеГ]. `ТОЛЬКО минимальное Тре бование, и обычно VFE: VC недостаточно. Как правило, напряжение на конденсаторе — после того, как конденсатор сбросил свой остаточный заряд @, на битовую W12 V0 © CBL 2

линию — должно быть в два раза больше его козрцитивного напряжения, чтобы при вести сегнетозлектрик к полному насыщению Ш. В противном случае напряжение сигнала будет слишком маленьким. Следовательно, более строгие требования к CBL:

C 2

BL VPL—Vc

4.4.3 Операция чтения

Number of cells
54 128 256
IIfiiIIII-E
IVAIIIIIIIII
Philippin
HIIIIIIIII
HIIIIIIIII
0 0.1 0.2 0.3 0.4 0.5 0.6
Bit-line capacitance [pF]
Ф
0
0
A
D
0
Read signal voltage [mV]
to
0
0
0
РИС. 9! ЗДВИСИМОСТЬ СЧИТЬ 1ВЭВМОГО СИГНДЛД В ЗЗВИСИМОСТИ ОТ ЁМКОСТИ БИТЛДЙНД ИЗ
Щ
4.4 Схема устройства и операции FRAM памяти
4.4 схема устроиства и операции глами памяти Из-за множества аналогий между DRAM H FeRAM, некоторые проблемы проекти—
19
рования FeRAM уже известны из DRAM Н были решены путем применения преды—
дущих решений DRAM. ТеМ не менее, есть также ряд проблем, которые являются
уникальными для FeRAM. Из этих Десяти проблем критические проблемы проекти—
рования, требующие инновационных решений. В этой главе представлены некоторые
из наиболее актуальных вопросов, затрагивающих настоящие Н будущие FeRAM.
Существует несколько компановок FRAM, но все они похожи по своему устрой—
ству. Рассмотрим две базовые из них:
4.4.1 1T-1С FRAM компановка
Наиболее подробно в данном обзоре я остановлюсь именно на обзоре памяти на 1Т—1С
ячейках, НМО именно она была использована в нашей работе при разработке тестового
чипа (глава
13
BL1 BL2 BL3 BL4
WL1
Yi'':
№
FIFE":
Рис. 10: Схема массива 1T-1C fram памяти
WL2
4.4.2 Операция записи
1Т-1С ячейки компануются в массивы представленный на рисунке
Для записи В выбранную ячейку массива, в битовой линии N 1/1 строке доступа
для записи в выоранную ячеику массива, в оитовои линии N 171 строке доступа М (I/VLM), активируется соответствующая WL строка, открывая транзистор досту—
па к ячейке, Далее активируется либо драйвер нужной битовой линии поднимая ее
до высокого напряжения, если требуется записать «1», или соответствующий драй—
вер плейт линии (PLN) если нужно записать «0». После чего ячейка переходит В
соответствующее состояние, и память готова к следующей операции.

Операция LITGHI/IH ПО СВОЗЙ СУТИ СЛОЖН66 ОПСРЗЦИИ ЗЗПИСИ И занимает больше тактов работы памяти. Для чтения выбранной ячейки в битовой линии N 1/1 строке доступа M (I/VLM), активируется соответствующая WL строка, при этом битовая линия остается изолированной от земли, и драйвер напряжения битовой линии отключа ется от питания, таким образом битовая линия превращается В конденсатор. После ЧЭГО ПРОИСХОДИТ ОПЗРЁЪЦИЯ СХОДНДЯ С записью НУЛЯ В ячейку ПДМЯТИ: поднимается Напряжение на соответствующем плейт лайне (PLN). После чего, если ячейка была в состоянии «1» то при переполяризации заряд остаточной поляризации QT, перетечет на битлайн, если ячейка и так была В этом состоянии (записан ноль) то переполя ризации не произойдет, и битлайн останется В околонулевом состоянии. На рисунке .ПРБДСТЗВЛ6НЬ1 ДаННЫС СИМУЛЯЦИИ ВОЛЬТДЖЭ, 6ИТОВОЙ ЛИНИИ ПРИ ПОСЛСДОВДТЕЛЬНЬ1Х операциях записи «1», чтения «1», чтения «0», тестового чипа описанного в пункте El, 11p1/1 емкости битлайна CBL = 500pF и емкости ячейки 10′13 В среде Cadence virtuoso. Как видно заряд стекающий при переполяризации как правило мал по сравнению с 14 Vdd, B данном случае Vdd: 2.5У, причем как было описано в секции 3.2 напряжение _ сэт CB L зависит как от 19 емкости ячейки, так и от 19 размеров битлайна. Таким образом, чем больше битлайн (как следствие общее количество ячеек) тем меньшую разность напряжений (ЗУ мы будем фиксировать при чтении, то же самое будет происходить при уменьшении размеров сегнетоэлектрических конденсаторов, будет уменьшаться читаемый заряд. Размер читаемого заряда будем определять возможность работы памяти, так как шумовые характеристики усилителя чтения описанные в пункте @ настоящей работы, будут определять возможность работы прибора как памяти. Уси лителю << Проще >> безошибочно прочитать большую разность зарядов. Соответствен но скорость работы и размер ячеек при дизайне конкретного чипа будут зависить

от ожидаемых шумовых характеристик усилителя чтения, который далее попросту сравнивает это напряжение с некоторым лежащим между V55 = O и У+ : V55 + AV. После сравнения уже усилитель возвращает в цифровую логику сигнал уровня V55 или Vdd, соответствующий нулю или единице.

ΑV

2 6 _ Запись "1" На битлайн I На битлайн не I ` — І стекает заряд І стекает заряд І I переполяризации I переполяризации I 2-2 _ I (Читаем единицу) I (Читаем ноль) I _1 _111 1.8 Ë I I I 111 `| 1.4 _ | 1 Ë_`II' _11_ > 1.0 — | | |

_1-"1 -1

 $_{\perp}\Box$ _11 0.6 _ 111

0.2 — 1 ' 1

_11 -0.23

1.1 1.3 1.5 1.7 1.9 2.1 2.3 2.5 2.7 2.9 3.1

time (us)

Рис. 11: Симуляция вольтажа битовой линии при последовательных операциях запи си <<1>>, чтения «1», чтения «0», тестового чипа описанного в пункте El, при емкости битлайна CBL = 500pF и емкости ячейки 10'1'3 В среде Cadence Virtuoso

4.4.4 Преимущество и недостатки

Преимущество этой архитектуры состоит в том, что один драйвер задействован для работы с одной линией поэтому эффективность области может быть относительно высокой. Недостатком является то, что ізблюбое время есть один активный ряд и

большое количество неактивных строк, которые, тем не менее, вносят вклад в общ— 1010 емкостную нагрузку. В результате высокая емкостная нагрузка замедляет рост И спад напряжения плейт лайна. Таким образом, скорость FeRAM замедляется со— ответственно.

- 5 Разработка тестового чипа
- 5.1 Описание процесса реализации разработки

Что же есть процесс разработки интегральной схемы памяти? В этой главе мы ответим на вопрос как была проведена разработка. Первым делом нужно заметить что сам кристалл делиться на аналогувую и цифровую часть. Цифровая часть отвечает за связь с компьютером эксплуатирующим память, а так же за подачу управляющих сигналов. Аналоговая же часть в свою очередь, отвечает за саму структуру памяти. а так же за цифро аналоговое и аналого—цифровое преобразование. Разработка циф ровой части описана подробно в части И была проведена путем написания кода verylog, который после этого может как быть использован для симуляции управле ния чипом, так и для синтеза из него набора транзисторов который будет вести себя В точности как написанный код. Для первоначальной отсладки была использована открытая версия компилятора кода verylog: ModelSim intel FPGA starter edition 18.1 . Аналоговая часть делиться на два важных этапа разработки. Первый это описать поведение распространенных элементов использованных В дизайне: конденсаторов, резисторов ну и конечно транзисторов. Их поведение описывается многоцелевым симулятором SPICE. Спайс модели компонентов используемых В проектировании аналоговой части чипа содердаться в так называемом PDK (Process design kit) тех процесса использованного для разработки (см. -. Первоначальные же прогоны были выполнены в программе Tanner TSpice. ТаМ необходимо было отладить работу аналоговых компонентов, а так же аналогового компонента симуляция которого не существует в SPICE изначально или с PDK, это сеннетоэлектрический конденсатор. Для того чтобы симулировать его поведение был написан код на языке Verylog A, который позволяет проводить аналоговую симуляцию компонента в SPICE задавая его математические параметры. Подробнее о том какая была использована матема тическая модель можно почитать В зтой главе: .. После чего вся схематика была переведена в САПР среду Cadence Virtuoso, где был получен анализ оптимизации (см. @). Только после этого в Virtuoso, используя TSMC 65mm PDK было начато проектирование lavout. Результаты которого можно посмотреть В приложении 1-1. и в соответствующей главе 115.5.

5.2 Ра3ра60ТКа достоверной симуляции поведения сегнетоэлекторического конденсатора

В данной секции работы мы рассмотрим базовые представления о физике сенето электрика, в отрыве от его приложения, и построим модель необходимую для его симуляции при разработке памяти.

Чтобы построить способ симулировать модель сегнетоэлектрического конденса— тора описанного в главе перейдем к краткому рассмотрению теории фазовых переходов Ландау, которая описывает состояние ферромагнетиков и сегнетоэлектри—ков. В дальнейшем "7— есть свободная энерёия, а 13 есть параметр порядка.

Energy

0000000000

Polarisation

```
Тогда справедливо выражение:
1a1a,,,,
f=§Mfl+EMfl—EP ($
Где — ЕР есть энергия внешнего электрического поля: с напряженностью Е7 нахо—
дим ее из напряжения, зная толщину сегнетоэлектрика U = Ed. У этого графика
при Е: 0 есть два локальных минимума и один локальный максимум, локальные
минимумы представляют собой устойчевые состояния системы (те самые два состоя—
ние яегнетоэлектрика), а локальный максимум неустойчевое состояние. Зависимость
1:(15) В общем виде представленана рисунке
Чуть лучше это можно заметить если перейтик производной энергии. Дифферен—
цируя выражение (It получаем:
др
=aP+mfi—E (@
График выражения представлен на рисунке
17
dF/dP
Рис. 13: Примерный график первой производной энергии при Е = 0
Здесь Е = О. Устойчивые состояния представлены точками пересечения функ—
цией оси X справа и слеваЮ. Пересечение же в нуле является неустойчивым состоя—
нием (локальнм максимум функции ]:. Приложение же напряжение двигает график
вверх и вниз. Заметим, что при Движении вверх или вниз при определенном значении
Е = ЕС7 одно из устойчивых состояний перестанет существовать (график более не
будет пересекать ось поляризации). Таким образом если система находилось в этом
состоянии то при E > EC система тут же сместиться в другое состояние. Данная
теория называется теорией фазовых переходов Ландау 1/1 этот принцип описывает
поведение сверхпроводника, ферромагнетика, сверхтекучей жидкости и сегнетоэлек—
трика.
Это пример фазового перехода второго порядка или непрерывного где параметр
порядка (здесь спонтанная поляризация) обращается в нуль при температуре пере—
хода ТС : ТО. Где 0/ : а(Т,ТС). К счастью для сегнетоэлектриков рассмотренных в
главе температура ТС во много раз привосходит комнатную Щ(стр. D) Н колеблятся
в пределах (300 — 400)°С
Для того, чтобы построить гистерезис, нужно найти связь свободной энергии "7-—
с производной поляризации по времени ( чтобы интегрировать/дифференцировать
ee).
8]: (ЭP
= -R, (4)
OP 0t
Где R, аналог сопротивления, есть что—то вроде временной константы, и выбирается
исходя из экспериментально ожидаемого характерного времени реакции системы.
Осталось связать заданные нами переменные ()и и "З с физичными, измеримыми
величинами: ЕС и РО: разрешая уравнение второй производной для минимума энер—
гии (і), и пользуясь соотношением (2) для поиска коэрцитивного напряжения,
813
a: 3x/3EC/(3PO3)
получаем:
18
а: визы/(4130)
Приравнивая выражение К получаем:
```

Рис. 12: Примерный график ?(Р) Щ

— 313 = (Ц3 + 3153 _ Е (5)

Теперь, решая это уравнение относительно заданного нами t, строим график в виде P(E(t)):

5.3 Дизайн цифрового контроллера и режимы работы чипа

В разработке интегральных микросхем аналогового (Analog) или цифрвого (Digital) типа, приняты Две совершенно разные разные парадигмы разработки интеральных схем. Digital pa3pa60TKa подразумевает компиляцию кода на языке verylog B уже готовый layout для CMOS технологии, в ходе так называемого "Синтеза". Соответс венно парадигма Analog разработки подразумивает размещение топологий отдель ных элементов технологии, или даже отдельную конструкцию элементов поскольку нам часто важны с большой точностью их параметры. Соответственно существуют и технологии соединяющие воедино эти две парадигмы, это смешанная симуляция. Она же бывает В свою очередь Analog on top, когда аналоговый блок включается в процесс синтеза в виде отдельного блока с заданными размерами, или же наоборот, когда цифровая часть есть огромный элемент размащаемый при Analog проекти ровании. В ходе нашей работы рассматривался как Digital on top TaK и Analog on top поскольку первая выгодна при размещении памяти как отдельного standalone девайса, а вторая при использовании памяти в виде части другого устройства. В этой части работы же я попробую описать способ работы контроллера блока памя ти. Сам контроллер представляет из себя явный пример конечного автомата (State Machine) и далее уместно провести примерную схему устройства управляющей части тестового чипа

19

M°de "" e № Write state

Reset 2 такта

+error state

Reset wire Перезапись

прочитанного

Read State

,__--6 тактов

Измерение sagging

visidepende sagging

7 тактов

из которых 5

за иклены

Измерение ёмкости

•____

C|oc|‹-

5 тактов зарядки +чтение заряда

Рис. 14: Упрощенная схема устройства логической последователности состояний кон троллера

5.3.1 Reset

Согласно схеме у контроллера имеется некое исходное Reset состояние куда машина попадает каждый раз когда поднимается напряжение на Reset, или же каждый раз когда заканчивается одна из операций кроме операции чтения, после операции чтения контроллер переходит В состояние записи прочитанного бита. Итак находясь в состоянии Reset контроллер переводит все внутренние переменные и внешние выво—ды В некое начальное состояние. Тем самым Reset состояние так же является чем то вроде изначальной параметризации устройства. Далее устройство считывает входное состояние и переходит в него.

5.3.2 Запись

Самая короткое по продолжительности состояние, в нем контроллер за 2 такта про водит запись, и уведомляет мастер устройства 0 том, что запись прошла успешно. Процесс запипи начинается с того что контроллер получает доступ к конкретной ячейке из массива поднимая напряжение на нужной WL линии массива, и нужном плейт лайне или битлайне (в зависимости от того нужно ли записать " 20 О"или " 1". При этом если напряжение поднимается на PL то пишется ноль, а если BL7 то пишется единица. Второй такт нужен чтобы сообщить контроллеру о выполнении операции. 5.3.3 Чтение

Операция чтения состоит из 7 тактов. Контроллер открывает WL нужной линии, по—сле чего поднимает напряжение на соответствующем плейт лайне, после чего заряд стекает (или не стекает) лмбо заряжая битлайн до напряжения VBL ... ЗООТУ, после чего сперва опускает напряжение на плейт лайне и только после этого перекрывает 20

линию WL, тем самым позволяя уйти току который МОГ уйти на битлайн при пере—менном напряжении на обкладках конденсатора ячейки. Теперь на битлайне остается либо околонулевое напряжение, либо напряжение VBL N ЗООТУ, которое Далее срав—нивается с напряжением VREFREAD ... 6ОТУ поданное от генератора референсных сигналов (см. Главу генератор референсных сигналов).

5.3.4 Точное чтение заряда в ячейке

Фактически операция похожа на обычное чтение, но вместо него используется аналого— цифровое и цифро—аналоговое преобразования чтобы точно определить заряд сбро— шенный на битлайн. Эта операция является частью диагностики ячеек чипа. В ходе операции заряд сбрасывается на битлайн, далее сравнивается теперь уже не с око— лонулевым потенциалом а с референсным потенциалом (см. Главу генератор рефе— ренсных сигналов) далее если результат сравнения дает отрицательный результат (референс меньше) то операция повторяется прибавляя единицу к значению 6-ти битного референсного напряжения (от V55 до Vdd). Таким образом, изменяя его на небольшую величину. При этом же разрешающая способность чипа будет определятсья в первую очередь шумом как описано в секции БД|.

5.3.5 Чтение емкости

Этот режим внедрен в чин чтобы с хорошей точностью определить ёмкость каждой битовой линии. Сделано это чтобы убедиться что анализ методом извлечения паразитных параметров (см. дает тот же результат что и фактическая ёмкость битлайна, которая к тому же может отличаться от заданных параметров В виду тех—нологических особенностей, или истоков транзисторов битовой линии в силу charge injection эффекта. Суть метода заключается в том, что 21 на 21 чипе имеются два заранее изготовленных мим конденсатора, с заранее хорошо известной ёмкостью (например 01 и 02. Когда требуется провести измерение ёмкости конкретной битовой линии конденсаторы заряжаются до напряжения Vdd, после чего открывается транзистор доступа одного из конденсаторов к битлайну, заранее предзаряженного до уровня земли. После чего открывется транзистор связывающий битовую линию и тестовый конденсатор и напряжение на них сравнивается. Первоначальный заряд VddCl = C21 теперь распределен между битовой линией и тестовым конденсатором. То есть теперь система заряжена до некого напряжения U такого что:

CIU + CBLU = VddCl = QI

Теперь остается только изолировать линию и провести точный поиск заряда анало гично предыдущему режиму (5.3.4)

5.3.6 Поиск напряжение смещения усилителя

5.4 Компоненты чипа

5.4.1 Ячейка памяти

Конечный вид топологии ячейки памяти представлен на рисунке Между слоя— ми металла размещается слой сегнетоэлектрика, при этом плейт лайн проходит по всем обкладкам верхнего слоя металла. Битовая же линия цепляет исток транзисто— ра доступа и имеет произвольный размер.1 Линия доступа же при это несколькими переходными отверстиями (см. рис.) выводится в верхние слои металла 1/1 перпен—дикулярно уходит к цифровой части схемы.

+

ï

BL p1 BL N _: if] PL

(а) Схематиче—

ский вид (b) Топология на кристалле

Рис. 15: Ячейка FRAM памяти реализованная В тестовом чипе

5.4.2 Усилитель чтения

Цифровой дифференциальный компаратор, показанный на рисунке, используется в DRAM как также как SRAM. Исток верхнего р канального транзистора подключчется к источнику питания, и его сток подключчается к левой и правой вет ви. Каждая ветвь включает В себя два последовательно соединенных р—канальных транзистора, за которыми следуют два параллельно соединенных п-канальных транзистора. Однако эта схема обычно находит применение на линии данных, внешнем по отношению к самому массиву памяти, усиливая сигнал данных, полученный из массива памяти, 1/1 передавая его. на выходной буфер. Поскольку в этой схеме отсут ствует какая—либо возможность обратной записи на входные узлы, и поскольку она несколько сложнее, чем традиционная защелка. Усилитель, показанный на рисунке 16а, обычно не находит применения в самом массиве памяти. Однако этот компара тор имеет явные преимущества по сравнению с усилителем на защелке. Основным преимуществом, которым он обладает, является его скорость при усилении неболь шого дифференциального входного сигнала. Поскольку выходные узлы или узлы фиксации компаратора, узлы NT и NB, как правило, слегка загружены емкостно, они очень быстро доводится до уровня выходной логики. Отделяя не сильно загру женный выход с сильно загруженного входа, компаратор способен быстро усиливать малый дифференциальный входной сигнал и установить большой дифференциальный выходной сигнал. Есть несколько характеристик сегнетоэлектрической памяти, которые делают приложение из компаратора выгодным.

22

REF

(a) Усилитель неразрушающего чтения (ис— (b) Усилитель на защелке (используется в пользуется в нашем устройстве памяти) DRAM и SRAM).

Рис. 16: Схемы усилителей чтения

5.4.3 Недостатки обычного усилителя чтения

Как правило, В DRAM битлайны предварительно заряжаются до уровня % до чте— ния. Этот уровень обычно достаточно высок, чтобы п—канальные устройства с пе— рекрестными связями В усилителе считывания могли усиливать разностный сигнал. Так как мобильность п—канальных транзисторов обычно В два-три раза больше, чем у р—канальных транзисторов, большая часть усиления происходит от пары п—каналов, а не от р—канала, аналогично Для одновременной активации обеих пар. Однако В слу— чае FeRAM разрядные линии предварительно заряжены на землю для более высокого коэрцитивного напряжения. Следовательно, измерение и усиление с помощью N— канала невозможно, поскольку результирующие напряжения разрядной линии рав— ны или ниже пороговых напряжений п—канального МОПа. Если бы использовался традиционный усилитель с защелкой, считывание и усиление выполнялись бы ис— ключительно с помощью пары кросс—связанных р—каналов, тем самым снижалась бы ЧУВСТВИТЗЛЬНОСТЬ усилителя И СКОРОСТЬ УСИЛЗНИЯ.

5.4.4 Генератор референсных сигналов

Генератор опорного напряжения на кристалле способен генерировать ряд возрастаю— щих напряжений от VREFP до VREFM и в основном используется В комбинации со схемой распределения заряда. Его выход VREF подключен к входу опорного напря— жения всех усилителей чтения. Несмотря на большую выходную ёмкость, генератор опорного напряжения по-прежнему способен изменять выходное напряжение В течение примерно 2 нс.

23

ная Н2К цепочка состоящая из резисторов в слое поликремния. Чтобы понять что 8 битов Достаточно для того чтобы хорошо покрыть точность измерения. 6 битов Дают 64 разных значения напряжения. То есть шаг при этом будет вычиляться как [/dd 25 — = — % 2 V N 128 Om

ЧТО НрІ/ІМерНО равно максимально ВОЗМОЖНО различимому СИГНЭЛУ ДЛЯ УСИЛИТЭЛЯ

Схема такого цифро—аналогового преобразователя представлена на рисунке

TCCGCGC?

;. х х х д. ::

NNNNNN

шо 1m 1m но 1m

° I::| I::| |:| '

1:1

2m

Рис. 17: Схема устройства бти битного Н2В преобразователя

5.5 Топология чипа

5.5.1 Выбор техпроцесса

Первоначально предполагалось реализовать layout чипа на техпроцессе «Микрон 90нм», однако на данный момент от этой идеи пришлось отказаться в виду сложно сти работы моделей этого техпроцесса со смешанной аналого—цифровой симуляцией, что делает сложным проектирование прототипа памяти. Поэтому решено было изго товить схему проекта на техпроцессе «TSMC 65 шп». Данный техпроцесс содержит в себе все необходимые элементы для создания памяти, в том числе спайс модели для их симуляции, и возможность работать с layout моделями. Так же одна из причин выбора данного техпроцесса возможность верификации его (подробнее) путем DRC и LVS верификаций.

5.6 Верификация Дизайна

5.6.1 LVS

LVS (layout versus schematic) используется для проверки того, что топология проекта соответствует изначально схеме во всех возможных аспектах (соединения сигналов, размеры транзисторов, емкости, имена сигналов и т. Д.) И что во время создания топологии не было ошибок. Если есть ошибки в оформлении, которые ухудшают функциональность чипа7 которые не учиены в проекте, то предпринимаются меры по устранению ошибок layout. На схеме они не могут быть найдены с помощью схе мотехнического моделирования. LVS выявляет любые различия между топологией и чипос и тем самым позволяет разработчку исправить либо топлогию, либо схему 24

— В зависимости от того, что не так. Полная проверка LVS была выполнена с ис— ПОЛЬЗОВДНИЕМ НСТЛИСТОВ ДЛЯ ТОПЛОГИИ И ИЗНДЧДЛЬНОЙ СХСМОЙ ПДМЯТИ. ЭТОТ Hpouecc также очень ВЬ1ЧИСЛИТЕЛЬНО ёМКИЙ, так как этап ИЗВЛЗЧСНИЯ нетлиста ДЛЯ ТОПОЛОгии занимает время. После того как созданы оба нетлиста, они сравниваются Друг с другом, и любые различия помечаются как ошибки или предупреждения. После устранения обнаруженных расхождений весь процесс Должен повторяться до полной верификации чипа.

5.6.2 Экстракция паразитных параметров

Как только LVS верификация проведена успешно, проводитсья экстракция паразит ных параметров. Переход от изначальной схематики к топологии сопровождается приобритением любой схемой паразитных параметров: проводники превращаются в резисторы и конденсаторы. Иногда этот эффект может быть очень значительным для дизайна, или же наоборот использоваться в целях устройства. Так например

битовая линия которая для успешной работы прибора должна иметь четко определенные параметры ёмкости. Для того чтобы заранее предусмотреть влияние пара зитных параметров существует так называемая экстракция паразитных параметров. На уровне техпроцесса задаются удеальные паразитные параметры, после чего ис пользуется специальный экстрактор паразитных параметров, который эксплуатируя удельные параметры получает новую схему содержащую помимо заложенных дизай нером схему так же набор параметров. В нашем проекте в качестве экстрактора был использован модуль PEX Calibre, который встраивается в среду Cadence Virtuoso.

6 АНЕЪЛИЗ ОПТИМИЗЕЪЦИИ ІІІ/ІІ'Іа НаМНТІ/І

6.1 Цели анализа: шум усилителя как основной ограничива-

ющий фактор

Как и везде шум является основным ограничевающим фактором. Как и в описанном в главе 3.2 Таким образом шум усилителя ограничевает как возиожность работы устройства как памяти, так и работу его как устройство измерения заряда. Для корректной работы компаратора разница сравниваемых напряжений должна быть больше интегрального шума по частотам работы компаратора.

AV: П/ті Will < Июівв

, где Уди-56 (эффективное влияние шума)вычесляется как интеграл по спектральной плотности шума, в пределе эффективных частот его работы.

Ш2

Июіввфойа! / Июіввді

″1

Где VNQ, есть спектральная характеристика шума усилителя.

Таким образом можно считать, что 21 шум является ограничивающим фактором, причем сразу в трех направлениях: Скорость работы, плотность ячеек и их размер. Поэтому именно его оценка является определяющей для проектирования аналоговой части чипа.

25

Скорость

работы

Плотность

ячеек

Технологическая

сложность

индивидуальных

транзисторов

усилителя

Рис. 18: Трейдофф Дизайна вызванный шумами

Таким образом на этапе проектирования схемотехники критично

6.1.1 Проблема поиска шума усилителя использованного В тестовом чипе

и симуляция с использованием метода Монте Карло

Как описано в предыдущем параграфе поиск шума при разработке чипа является критичным аспектом оценки возможности его реализации. Усилитель использован ный В разработке тестового чипа описанный В главе, не является линейным усилителем, вместо этого он представляет собой бинарный компаратор с защелкой. То есть обратная связь мешает нам получить шумовую характеристику на выходе, и каким то образом ее нужно разорвать, это один из способов получения шумовых характеристик для нелинейных усилителей. К сожалению оказалось что невозмож но разорвать обратную связь данного усилителя не повлияв на его передаточную функцию. Исходя из этой особенности пришлось пойти другим путем, используя временную симуляцию с методом Монте Кардо Ш. При этом суть метода состоит в интеграции стохастического процесса во временной анализ и повторение данной симуляции многократно. Подробнее о способе анализа котой мы использовали для оценки производительности усилителя в части т При этом результат предоствля-

ется В виде так называемого "Шму графика представляющего результат бинарного

```
6.2 План Анализа
6.3 Результаты Анализа
6.3.1 Результат анализа шумовых характеристик усилителя
Таким образом для достоверного анализа возможности работы усилителя в задан—
НЫХ УСЛОВИЯХ была проведена временная СИМУЛЯЦИЯ С моделированием ШУМОВ ПО
26
Transient Response Sun Jun 23 05:10:49 2019 1
Name
OUT
/ref_out
IN ` ' """"" '
"п...пппщтшш...
/ref
/net21
'11||111||111||1111||1111|www'llwwxltw'
3.8 3.99 4.17 4.36 4.55
time (115)
Рис. 19: Пример успешной работы усилителя несмотря на близкие к предельным
значения сравниваемого напряжения И": 50mV Ив; : 30mV С... = 50fF
методу Монте Карло Щ То есть шумы добавлялись непосредственно во временной
анализ, после чего симуляция проводилось порядка 200—300 раз. Если все 200 считы—
ваний расхождений В работе усилителя обнаружно не было, данный тест признавался
пройденным (пример безошибочного считывания в условиях работы близких К кри—
тическому на рисунке.. Если же при этом хоть один раз считывание происходило
ошибочно (пример ошибочного считыванния на рисунке то данный набор частот
клока и считываемого напряжения признавался за гранью предельного для усилите—
ля. Если же из 200 прогонов все оказывались достоверными, то можно считать что
данная частота и разность напряжений все еще способны считываться усилителем.
Для данного измерения было взято сравнение с референсным напряжением ЗОмВ,
при емкостях нагрузки в SOfF. Такая емкость была выбрана чтобы исключить влия—
ние невозможности считывания из за слишком большой ёмкостной нагрузки, ибо при
частоте работы в 1ГГЦ ёмкость в 500фФ попросту не успевает заряжаться, по нашим
рассчетам (подробнее в главе про основы дизайна FRAM) емкости в 5-10'14 = 50fF
должно, при текущей технологии хватить на размещение более 250 ячеек, что более
чем достаточно для высоты одного массива. Более подробные данные о емкостях
битовой линии и остаточном заряде ячейки в пункте _. Окончательные данные
о проведенном тесте предствлены на рисунке @
27
Transient Response Sun Jun 23 05:15:50 2019 1
Name
/ref_out 2'6 ; _№шишпи...... ..
ΕË
> Ë /__,.__..ип 2′11, .;
                                                 ."" шап-.....
02 E
2.6 * .....
OUT: "ШПИЦ-ШИНШИ-
E №\\\\Nº
Ë Ë /Nº||||"
_0_2 E ----
REF S38.0 Ë
`Ë220 E MW-
>;
```

теста по двум параметрам.

6.0:

```
50.0:
IN _ III...."m.....
                  .....Жил/"И"
Ë, E
> Ë
-20.0:
ΕË\\
> Ë \\
_0_2:"
|.....|,,..|,,..|..,...`,,.....`
3.8 3.99 4.17 4.36 4.55
time (пз)
Рис. 20: Пример расщипления результатов теста при AV < 15mV, как видно шумы
приводят К тому что В ряде случаев усилитель более не может корректно сравнить
два наапряжения: У...: 40mV Ив; : 30mV С... = 50fF
T_c|k,nS
1 2 5 10 20 30 50
Рис. 21: Анализ успеха чтения усилителя при разной разности напряжений AV, mV
и разных временах клока контроллера T Clk, nS успешное чтение при всех
200 симуляциях, _, напряжения которые усилитель на данной частоте более
не может сравнить 28 20
Как станоситься видно из рисунка, сравниваемое напряжение В большей сте—
пени влияет на успех тестов нежели частота. Ибо как видно даже порядок частот
работы более чем В 10 раз не так сильно сказывается на работе как повышение срав—
ниваемого напряжения на целый 1mV. На тактовых частотах ниже 5нс становиться
критичным баланс между входной емкостью, ибо напряжение попросту может не
успеть вырасти до нужного, даже при ёмкости В 0, 5pF.
6.3.2 Анализ отношения ёмкости битовых линий, размера ячеек и досто-
верности чтения
В главе было описано, что при создании FRAM приходится брать в учет баланс
между плотностью, скоростью, надежностью (фактически возможностью работы).
В ходе подготовки итогового дизайна нужно было найти необходимый компромисс
между размером ячеек, их количества на одной линии. Для этого был проведен
следующий параметрический анализ: для четырех различных емкостей битлайна
(50,100,200,500 фФ), для различных значений размеров ячейки замерялся заряд сбро—
шенный при чтении двух состояний. При чтении единицы V1 (1), и при чтении нуля
V2 (0). Далее это повторялось для различных значений размеров ячейки (S), В пре—
делах длинны ячейки от 500 до 100 нм, данные о которых представлены как в виде
Талицы так и В виде графика (рис...
VBL, mV
p "c; S Mg CBL: 50113 10011$ 200fF 500fF
""' 20 L,M V1(1) V2(()) V1(1) V2(O) V1(1) V2(0) V1(1) V2(0)
25 2,50E-13 5,00E-07 305 77 177 33 1143 96 521 17
25 1,50E—13 3,87E—07 210 50 1318 130 762 38 318 5
25 1,00E—13 3,16E—07 157 40 978 70 518 22 214 5,9
25 5,00E—14 2,24E—07 942 78 513 30 270 12 110 4,2
Таблица 2: Зависимость разности заряда между нулем и единицей при разных раз-
мерах ячейки и разных емкостях битовой линии
Как видно избыточно малая или большая ёмкость приводит к уменьшению зазо-
ра напряжения между 0 и 1. При большой ёмкости это следствие закона сохранения
заряда: заряд ячейки превращается в малое напряжение в виду большой емкости
битовой линии. Численно данная закономерность описана В главе 3.2 Так же при
избыточно малой емкости, значительной становиться нижняя граница напряжение
на которую начинают влиять малейшие шумы и утечки (учитывались в процессе
```

анализа). Таким образом данный анализ помогает нам выбрать идеальную емкость битлайна. Причем большая ёмкостная нагрузка будет обеспечивать прибору боль— шую защещенность от помех (особенно при чтении нуля), но в то же время будет особенно сильно влиять на максимальную частоту работы, ибо при емкости В 500fF на частоте работы в 1 ГГц входной терминал усилителя чтения попросту не успеет зарядиться даже до напряжения ZOOmV, таким образом нам приходиться еще брать В учет пробемы ограничения частоты при использовании большой ёмкости. Так же при создании прибора с малой емкостью битовой линии придется еще сильнее учитывать ранее не актуальную ёмкость ячейки памяти как конденсатора, которая при увели— чении частоты может так же вностить вклад В напряжение битлайна (напряжение попросту не будет успевать стекать обратёнэо В ячейку).

1200

1000

200

50f

1001c

200f

500f

5,00E-014 1,00E-013 1,50E-013 2,00E-013 2,50E-013 3,00E-013

S,m

Рис. 22: представление таблицы В виде графика

30

7 Итоги работы

Я надеюсь эта работа найдет реализацию в развитии технологии полупроводниковой памяти, для чего в ней были получены следующие результаты:

- 1. Произведен обзор основных проблем создания динамической памяти на сегне тоэлектрических технологиях и их решения (см. I.
- 2. ОСВоеН способ относительно достоверной симуляции сегнетоэлектрического кон денсатора при аналоговой спайс симуляции.
- 3. Произведена оценка отношения плотности памяти и объема ее ядер для тесто вого образца (см. 6.3.2).
- 4. Произведена оценка возможности стабильной работы усилителя, а как след ственно частотный и габаритный предел создания FRAM на данной техноло гии.
- 5. Создана топология для запуска тестового чипа в производство.

Основным лимитирующим фактором для создания данного чипа сейчас является только не интегрированность сегнетоэлектрических конденсаторов в существующий техпроцесс. Однако общая популярность чем то схожей в конструкции DRAM памяти может дать необходимую базу для стремительного развития данной технологии, особенно в местах где необходима большая частота записи данных7 и большой ресурс работы знергонезависимой памяти.

31

А Дополнение

А.1 Код для симуляции поведения сегнетоэлектрика

A.1.1 Код В Python

—*— coding: utf—8 —*—

нпп

Created оп Mon Apr 16 18:34:51 2018

@author: Mikhail Solovyanov

ШПП

import matplotlib.pyp10t as plt

import numpy as пр

from scipy 18 .0ptimize import fsolve

from scipy.integrate import odeint

```
num:1000
EC:1/8
130:1
R: 0.001
alpha : (пр.эчгг(27/4)*(E_c))/P_O
beta : (P_0**2)*alpha
t: np.linspace(0, 10, шин)
#1 : np.lin3pace(0, itimes[—1], пит)
p:np.zeros(len(t))
def u(t):
return np.sin(t)*1
#return np.intei'p{t, itimes, ivolts)
def u_i(t,i):
return пр. $1H(Ë[i])>i<1
U:u(t)
#alpha: 0.5
#beta: 0.5
def gibbs(p,t):
return (—beta*p**3 + alpha>l<p + u(t)) / R
32
pl0]:0
Odeint(gibbs,0,t)
pli, 0];
:np.zeros(len(t))
: np.c0ncatenate(([0], np.diff(p)))
#for i in range(len(t)):
# Hi]: (p[i]—(p[i]**3)+u_i(t7 U)
uvec : 1ist(nmp(u, E))
plt.clf()
#рт'тЦр)
plt.plot(t, uvec, label: 7p')
plt.plot(t, j, label : 'j')
plt.p10t(t, U, label: 7U')
#plt.pl0t{uvec, p, label : 'j')
plt.grid(Tkue)
plt.legend()
plt.savefig("fsolve.png")
plt.sh0w()
33
А.1.2 Код симуляции поведения конденсатора на языке veylogA
'include " disciplines .Vams"
module conder (a, b)
inout a, b;
electrical a, b ; // access functions are \forallO and [()
parameter real EC : 2;
parameter real dT: 1e—9;
parameter real p0 : 1e—12;
localparam real alpha: 3*sqrt(3)*Ec/(8*p0*p0*p0);
localparam real beta —3*sqrt(3)*Ec/(4*p0);
real p;
```

```
real de:
real Rdamp;
analog begin
//@(initial_step("tran ")) p : p0;
de: V(a, b) — 2*beta>l<p — 4*alpha*p**3;
Rdamp: (+beta+(24*alpha*p0*p0))ade;
p:idt(de/Rdamp, p0);
Ца, Ь) <+ ddt(p);
// $display(p);
// $display("%e %6", 2907 19);
end
endmodule
А.2 Топология столбца памяти
Данная топлогия для того чтобы уместиться здесь содержит 6 ячеек, однако способна
маштабироваться наверх.
34
neH
Ы...!" .':
Рис. 23: Топология столбца памяти
Список литературы
[1] Improved Ferroelectric Switching Endurance of La—Doped Hf05Z7′05OQ Thin Films
Anna G. Chernikova, Maxim G. Kozodaev, Dmitry V. Negrov, Evgeny V. Korostylev,
Min Hyuk Park, Uwe Schroeder, Andrey M. Markeev,
[2] Ultrathin Hf05Z7′05OQ Ferroelectric Films on Si Anna Chernikova, Maksim Kozodaev,
Andrei Markeev, Dmitrii Negrov, Maksim Spiridonov, Sergei Zarubin7 Ohheum Bak,
Pratyush Buragohain, Haidong Lu, Elena Suvorova, Alexei Gruverman, and Andrei
Zenkevich*
[3] 2 La—doped Hf05Z7'05OQ thin films for high—efficiency electrostatic supercapacitors
Maxim G. Kozodaev, Anna C. Chernikova, Roman R. Khakimov, Min Hyuk Park,
Andrey M. Markeev, and Cheol Seong Hwang4
[4] Mitigating wakeup effect and improving endurance of ferroelectric {\rm Hng}-{\rm ZTOQ} thin
films by careful La—doping — Maxim G. Kozodaev, Anna G. Chernikova, Evgeny V.
Korostylev, Min Hyuk Park, Roman R. Khakimov, Cheol S. Hwang, and Andrey M.
Markeev
[5] Itoh, K.: VLSI Memory Chip Design. Springer 2001. ISBN 3-540-67820-4.
[6] Itoh, K.: VLSI Memory Design. Tokyo (in Japanese): Baifukan 1994.
[7] Razavi B. Design of Analog CMOS Integrated Circuits
[8] CMOS Circuit Design, Layout, and Simulation Third Edition 16 R. Jacob Baker
[9] NTUEE Electronics 111: 17.1 Latches and Filp—Flops
[10] Takashima, D. et al.: High—Density Chain Ferroelectric Random—Access Memory
(1 CFRAM). Symp.VLSI Circuits Dig.Tech.Papers (1997), pp. 83—84.
[11] 1 Advanced Circuit Design of Gigabit-Density Ferroelectric Random—Access Memories
Jiirgen Thomas Rickes aus Neuwied
[12] Demir, Alper & W. Y. Liu, Edward &: Sangiovanni—Vincentelli, Alberto. (1996).
Time-Domain Non—Monte Carlo Noise Simulation for Nonlinear Dynamic Circuits with
Arbitrary Excitations. Computer—Aided Design of Integrated Circuits and Systems,
IEEE Transactions on 5 . 15. 493 — 505. 10.1109/43.506137
[1319200 NVMe(TM) SSDs MTFDHAL1T6TCU, MTFDHAL1T9TCT,
MTFDHAL3T2TCU, MTFDHAL3T8TCT, MTFDHAL6T4TCU,
MTFDHAL7T6TCT, MTFDHALSTATCW, MTFDHALIITATCW datasheet
[14] HaTeHT AC CCCP 690564
[15] Physics of ferroelectrics PBLittlewood January 27, 2002
[16] Yamada, J. et al.: A 128 kb FeRAM Macro for a Contact/Contactless Smart Card 1
Microcon—troller. ISSCC Dig.Tech.Papers (2000), pp. 270—271.
```

[17] Chung, Y., Jeon, B.—G., and Suh, K.—D.: A 3.3—V, 4—Mb Nonvolatile Ferroelectric

RAM with Selectively Driven Double—Pulsed Plate Read/Write—Back Scheme. IEEE

J. 6 of Solid—State Circuits 6 vol. 35 (2000) no. 5, pp. 697—704.

36