

Техническое задание для экспериментального чипа FRAM

Соловьянов Михаил. Лаборатория Нейровычислительных систем.

12 сентября 2020 г.

1 Постановка задачи

Предлагается в сжатые сроки создать уникальный чип-тестовую станцию, для тестирования инновационных энергоэффективных видов памяти. Помещение тестирующей аппаратуры прямо «на чип» позволит избежать проблем связанных с паразитными параметрами зондовых станций, что позволит изучать высокочастотные характеристики памяти, а также позволит автоматизировать процесс изучения качества выращенной памяти.

2 Устройство чипа

Поставленные требования будут достигнуты следующим образом: чип будет состоять как из массивов памяти, так и из аналогового измерительного блока, информация от которого может в оцифрованном виде поступать в контроллер чипа. Контроллер будет представлять из себя встроенный микропроцессор управляющий памятью и измерительными блоками, а также обмениваться информацией, настройками и записанными измерениями с внешним миром через интерфейс SPI.




Рис. 1: Супер общая схема чипа (добавить тактирование)

Примерное устройство чипа представлено на рисунке, и предполагает контроль/измерение нескольких ядер различной памяти, а также анализаторов от-

клика, с возможностью подключать их как к интересующим нас столбцам выбранного стека, так и к индивидуальной ячейки. Планируется покрыть спектр измерений ячеек, схожий с возможностями тестовой станции B1500A

3 Выполнение

Предлагаю скоординировать коллектив, выполнение и постановку тактических задач в Todoist.

3.1 Roadmap

Предположительно придется уложиться вот в такие сроки (уточнить практическую возможность):

	Сентябрь 2020	Октябрь 2020	Ноябрь 2020	Декабрь 2020	Январь 2021	Февраль 2021	Март 2021	Апрель 2021 РЕЗЕРВ	Май 2021	
	Постановка спецификаций									
		Создание необходимой аналоговой компонентной базы (Паша, Миша)								
			Тестирование шумовых характеристик получившихся компонентов							
	Доводка компилятора, создание компилятором SPICE и прочих моделей									
					Написание цифровой части (контроллера) (Миша)					
						Тактирование (?)				

Рис. 2: Черновик предлагаемой карты проекта

Актуальная ссылка на карту проекта: https://docs.google.com/spreadsheets/d/1iLgj0FxfG0ekC7h_q5b4wdxDc1nRjKAJDCEXyratIL5U/edit?usp=sharing

3.2 Квалификации

Ниже приведены необходимые hard skills к выполнению задач, а так же люди подходящие под описание. Диму я исключил тут из всех категорий, но он есть во всех видимо.

- **Цифровая электроника** Разработка контроллера, имплементация verilog кода, настройка синтеза на кристалл. (Миша)
- **Аналоговая электроника** Схемотехника, Симуляция, Создание Layout ячеек (Паша, Миша)
- **Python programming** : создание компилятора для SPICE и физической репрезентации, возможно написание скриптов для отладки, тестирования, автоматизированной симуляции. (Паша, Миша)

3.3 Имеющиеся Активы

- Имеется недописанный компилятор ядра
- В открытом доступе можно найти много verilog кода для RISCv архитектуры и периферии.
- SRAM компилятор для проекта от Микрона