第十五届 蓝桥杯 EDA 设计与开发项目 国赛

第二部分 设计试题 (85分)

试题一 器件设计(2分)

在嘉立创 EDA 专业版环境下新建一个器件,器件命名为 X3DC,各引脚序号、名称定义 如图 1 所示,设计完成后保存器件。




图 1 X3DC 器件

试题二 封装设计(3分)

在嘉立创 EDA 专业版环境下新建一个封装,按照图 2 给出的尺寸设计封装,将其命名为 QN X3DC。设计完成后,另存为 efoo 文件,并以**准考证号**命名。

保存 efoo 文件的两种操作路径: ① 封装设计界面下,文件/另存为/另存为(.efoo);或 ② 在封装设计界面下,文件/文件源码/下载。




图 2 QN_X3DC 封装尺寸

封装设计要求:

- 元器件位于顶层。
- 设置引脚1为坐标原点。
- 引脚 1-8 焊盘形状为矩形, 焊盘宽为 28mil, 高为 16mil。
- 引脚 1-8 按照逆时针顺序排列。
- 中间散热引脚编号为 9,焊盘宽为 86mil, 高为 86mil, 相对位置和中心过孔请参考 图 2 设计,不做精确位置、尺寸要求。

试题三 原理图设计(10分)

在嘉立创 EDA 专业版设计环境下打开"资源数据包"中所提供的工程文件 15F1D_EDA.eprj。

1、在开关电源电路设计区域内,使用给定的器件,完成图 3 所示的原理图电路绘制。 注意:除试题一中要求选手绘制的 X3DC 器件外,其它器件、网络均已给定,请勿修改 器件位号、网络名称等信息。




图 3 开关电源电路设计图

- 2、在低压报警电路设计区域内,使用给定的元器件(运算放大器、电阻、电位器等)和网络符号设计电路,当电池输出的电压低于一定的阈值时,在 BAT_INT 端口上产生低电平中断信号,反馈给 MCU。给定的元器件的位号、名称、网络端口名称、网络标识名称等信息不可修改,不可以使用给定元件外的其他元件。
- 3、完成试题要求的电路设计后,在原理图设计环境下导出嘉立创 EDA(专业版)格式 网表文件.enet,并以**准考证号命名**。

试题四 印制线路板设计(70分)

- 1、准备工作
- ① 按照试题一、二、三中的要求,设计器件符号、绘制更新原理图文件。
- ② 导入、提取 Lib.epro 中提供的封装库文件添加到库中。
- ③ 打开 15F1D_EDA.eprj,按照元器件封装表更新、同步封装和网络连接关系,开始 PCB 的布局、布线设计。

元器件封装表

No.	Designator	Footprint		
1	BT1	BAT-SMD_CR1220-2		
2	C1, C2, C3, C4, C6, C8, C9, C11, C13 , C14, C15, C17, C18, C20, C21, C23 , C24, C26, C27, C28, C30, C32, C33 , C34, C35, C36, C38	C0805		
3	C5, C7, C10, C12, C40, C53, C54, C5	C0805		
4	C16, C19, C22, C25	CAP-SMD_BD6. 3-L6. 6-W6. 6-LS7. 2-FD		
5	C29, C39, C50, C51	CASE-A_3216		
6	C31	C0805		
7	C37	C0805		
8	C41	C0805		
9	C42, C45	CAP-SMD_BD8. 0-L8. 3-W8. 3-LS9. 3-FD		
10	C43, C44, C46, C47, C48, C49, C52, C55, C59, C60, C61, C62	C0805		
11	C57, C58	C0805		
12	CN1, CN2, CN3, CN4	CONN-TH_C722693		

13		CONN-SMD 5P-P2.54 MEGASTAR ZX-		
	CN5	XH2. 54-5PWT		
14	CN6	CONN-SMD 8P-P2. 50 2. 54-8P-WT		
15	CN7	CONN-TH 2P-P2. 50 HX25003-2A		
16	D1, D2, D3, D4	SOD-523F L1. 7-WO. 9-LS1. 7-BI		
17	D5, D6, D7	SMA L4. 3-W2. 5-LS5. 0-RD		
18	D8	SOD-323 L1.8-W1.3-LS2.5-RD		
19	H1	HDR-TH 4P-P2. 54-V-F		
20	H2	HDR-TH_4P-P2.54-V-M		
21	L1	L0805		
22	L2	IND-SMD L7. 3-W6. 8		
23	LED1	LED 0805		
24	LED2, LED3, LED4, LED5	LED_0805 LED_0603		
25	PR1, PR2	_		
26	Q1	R_3386P		
27	Q2	SOT-23_L2. 9-W1. 3-P1. 90-LS2. 4-BR		
28	R1, R2, R3, R4, R12, R13	SOT-23-3_L3. 0-W1. 7-P0. 95-LS2. 9-BR R0805		
29	R5, R6, R7, R8	R0805		
29	R9, R14, R15, R16, R17, R18, R19, R	1,0003		
30	20, R25, R31, R33, R39, R40, R41	R0805		
31	R10, R11	R0805		
32	R21, R22, R23	R0805		
33	R24, R26			
34	R27	R0805		
35	R28	R0805		
36		R0805		
37	R29, R30	R0805		
38	R32, R34 R35, R36, R37, R38	R0805		
39	R42	R0805		
		R0805		
40	R43, R45	R0805		
41	R44	R0805		
42	RF1	SMA-TH_BWSMA-KWE-Z001		
43	RT1, RT2, RT3, RT4	RES-TH_L8. 5-W5. 5-P5. 00-D0. 6-S5. 50		
44	J1, J2, J3, J4	M2 螺丝		
45	U1, U2, U3, U4	HSOP-8_L5. 0-W4. 0-P1. 27-LS6. 2-BL-EP		
46	U5	QFN-24_L4. 0-W4. 0-P0. 50-BL		
47	U6	SOIC-8_L5. 3-W5. 3-P1. 27-LS8. 0-BL		
48	U7	GPSM-SMD_ATGM336H-TR		
49	U8	SOT-23-6_L2. 9-W1. 6-P0. 95-LS2. 8-BR		
50	U9	QN_X3DC		
51	U10	SOT-25_L3. 0-W1. 6-P0. 95-LS2. 8-BR		
52	U11	LQFP-64_L10. 0-W10. 0-P0. 50-LS12. 0-BL		
53	U12, U13, U14	SOIC-8_L4. 9-W3. 9-P1. 27-LS6. 0-BL		

54	USB1	USB-C-SMD_TYPE-C-6PIN-2MD-073
55	X1	HC-49S_L11.4-W4.8

备注:除表中U9(QN_X3DC)需要选手绘制外,其余封装均可以通过库提取方式获得,选手不可以自定义或使用其他封装库。

2、DRC 规则设计

- 最小线宽: 10mil
- 安全间距: 焊盘到焊盘安全间距 7.5mil, 焊盘到挖槽区域安全间距 6.5mil, 其他安全间距 8mil
- 过孔尺寸:过孔外直径最小 24mil,过孔内直径最小 12mil
- 差分走线: 最小线宽 10mil, 最小间距 8mil, 差分对长度误差最大 8mil
- 3、元器件布局

在给定的边框层区域内,完成 PCB 的布局设计,不可以修改边框尺寸、形状、画布原点。

● 元器件坐标

器件编号	类型	X 坐标	Y坐标	旋转角度
J1	安装孔	78mil	78mil	/
J2	安装孔	4646mil	78mil	/
J3	安装孔	4646mil	2480mil	/
J4	安装孔	78mil	2480mil	/
RF1	天线接口	4547mil	886mil	0°
CN7	电源接口	98mil	1575mil	90°

● 添加禁止区域

在 PCB 文件中添加禁止区域,禁止区域为多层,禁止选项为:元件、区域填充、导线、铺铜,禁止区域形状、尺寸要求:

禁止区域 1: 圆形, 半径 120mil, 坐标(787mil, 1968mil)

禁止区域 2: 圆形, 半径 120mil, 坐标(787mil, 394mil)

禁止区域 3: 圆形, 半径 120mil, 坐标(3937mil, 394mil)

禁止区域 4: 圆形, 半径 120mil, 坐标(3937mil, 1968mil)

布局设计要求

所有器件均放置在顶层,充分考虑 PCB 布局的机械兼容性、可制造性、可测试性,关键器件应根据其性能要求、散热需求和电气约束进行布局设计,去耦电容靠近 IC 电源引脚,元器件之间相互平行或者垂直排列、紧凑布局,整齐、美观。

4、布线设计

在给定的边框层区域内,完成 PCB 的布线设计,不可以修改边框尺寸、形状、画布原点。

- 布线层数: 2
- 字符层: 顶层丝印层,要求字符摆放整齐。丝印字体类型使用默认,线宽 6mil, 高度 45mil。
- 铺铜要求: 顶层、底层, GND 网络。
- 网络布通率: 100%
- 5、工程保存与导出

完成布局、布线设计后,另存工程为 epro 文件,以准考证号命名。工程保存与导出功能操作路径:文件→另存为→工程另存为(本地)

文件提交要求

1. 完成布局布线设计后,在 PCB 设计环境中, 2D 预览视图下,导出顶面图片,以准考

证号命名。

- 2. 将封装文件(.efoo)、网表文件(.enet)、图片文件(.png)和导出的工程文件(.epro) 汇总放在一个文件夹下,打包为压缩文件,压缩文件大小控制在 30MB 以内,以准 考证号命名。
- 3. 未按照试题要求命名和提交文件的选手将被酌情扣分或记零分。
- 4. 提交不属于试题要求文件的选手将被酌情扣分或记零分。