
Temps Réel






Note préalable

Le matériel de développement a été changé pour l'année 2015/2016.

Années précédentes



À partir de 2015/2016





Objectifs de l'enseignement TReel

Objectifs:

- comprendre le fonctionnement d'un exécutif Temps Réel, en réalisant son écriture pas à pas ;
- comprendre le développement sur un micro-contrôleur.

Moyens:

• mise à disposition de cartes micro-contrôleurs ;

Organisation:

•cours /TD /TP;



Étapes de réalisation (prévisionnel)

10 séances de 3 h :

```
    présentation / introduction : programme « blink led » ;

2. infrastructure pour séquentiel;
3. SysTick;
4. leds utilisateur;
5. boutons poussoir;
6. afficheur LCD;
7. piège des interruptions;
8. appel SVC;
9. MSP et PSP;
10. modes logiciels;
II. structure exécutif;
12. lancement tâche unique;
13. préemption;
14. fin des tâches;
15. attente délai;
16. sémaphore de Dijkstra;
17. attente échéance;
18. buffer affichage LCD;
19. primitive Puntil;
```

Évaluation:

• devoir surveillé.



I — Installation de la chaîne de développement



Installation

Plateforme de développement :

- •Linux 32 bits;
- Linux 64 bits;
- Mac OS X, processeur Intel;
- Windows: installer une machine virtuelle Linux.

Pré-requis:

- Linux: installer gcc, g++, make, libftdi-dev;
- Mac:installer *Xcode*;

Archive:

- I. récupérer l'archive info-treel.tbz sur le serveur pédagogique;
- 2. décompressez-la ;
- 3. placer le répertoire obtenu dans le répertoire de votre choix, du moment que son chemin ne comporte ni espace ni caractère accentué;
- 4. lancer install/install-all.py; ce script va télécharger le système de compilation propre à votre plateforme; sur Linux, le script demande en plus le mot de passe administrateur pour installer l'accès à l'USB (udev).

Tout est installé dans le répertoire ~/dev-arm. Pour désinstaller, exécuter le script install/uninstall-all.py.

Exemple d'installation sur Mac

```
+ cd /Volumes/dev-svn/dev-lpc2294/install
+ mkdir -p /Users/pierremolinaro/dev-arm
URL: http://crossgcc.rts-software.org/downloads/dev-arm/dev-arm-Intel-Darwin-
gccarm-5_2-2015q4-20151219-openocd-0.8.0.tar.bz2
Downloading...
100.0% of 75MiB
+ cp dev-arm-Intel-Darwin-gccarm-5_2-2015q4-20151219-openocd-0.8.0.tar.bz2 /Users/pierremolinaro/
dev-arm/dev-arm-Intel-Darwin-gccarm-5_2-2015q4-20151219-openocd-0.8.0.tar.bz2
+ cd /Users/pierremolinaro/dev-arm
+ bunzip2 dev-arm-Intel-Darwin-gccarm-5_2-2015q4-20151219-openocd-0.8.0.tar.bz2
+ tar xf dev-arm-Intel-Darwin-gccarm-5_2-2015q4-20151219-openocd-0.8.0.tar
- rm dev-arm-Intel-Darwin-gccarm-5_2-2015q4-20151219-openocd-0.8.0.tar
```



2 — Compilation et exécution du le programme



Présentation

Le premier programme « 01-blinkled » est un programme minimum pour débuter en faisant clignoter la led Teensy.

Ce n'est pas une base solide pour développer un programme sous interruption ; le prochain programme « 02-infrastructure-pour-sequentiel » établira cette base.


Dans cette section, on présente comment compiler et exécuter le premier programme « 01-blinkled » : ces explications seront valides pour tous les programmes suivants que vous écrirez.

L'explication du fonctionnement du premier programme fait l'objet des sections suivantes de ce document.



Ce que contient le répertoire d'un programme

Ouvrez le répertoire etapes-realisation-executif-cours-treel/01-blink-led.



| 1-build.py | c'est le fichier qui permet de lancer la compilation du projet (son utilisation est décrite dans les pages qui suivent). |
|---------------|--|
| makefile.json | Organisation de la compilation.Voir page suivante. |
| sources | Répertoire qui, comme son nom l'indique contient les sources du projet : dans le cas présent, le fichier main.c. |



Fichier makefile.json

La compilation d'un programme est décrite dans un fichier makefile.json au format JSON.

Référence:

https://fr.wikipedia.org/wiki/JavaScript_Object_Notation

Pour le programme « 01-blinkled », ce fichier est :

```
{
    "DEVELOPMENT_BOARD" : "teensy-3-1",
    "SOURCE_DIR" : ["sources"],
    "SOURCES" : ["main.c"]
}
```

| DEVELOPMENT_BOARD | Caractérise la plateforme de développement. Ne pas changer. |
|-------------------|---|
| SOURCE_DIR | Liste des répertoires sources. Ne pas changer, sauf si vous répartissez vos sources dans plusieurs répertoires. |
| SOURCES | Liste des fichiers sources. Dans les programmes suivants, vous ajouterez ici les noms des autres fichiers source. |



Compiler le programme d'exemple

Pour compiler le programme, rien de plus simple : il suffit de double-cliquer sur **1-build.py**. Si les installations ont été correctement faites, le script s'exécute avec succès.


Il produit un ensemble de fichiers et de répertoires qui sont décrits dans les pages suivantes.

```
--- Making /Volumes/dev-svn/dev-lpc2294/etapes-realisation-executif-teensy-3-1/01-blinkled
Building clean.py
Building 2-flash-teensy-and-run.py
Making "zBUILDS" directory
Compiling (thumb) main.c
Building zBUILDS/internal-flash.ld
Building 1-verbose-build.py
Building 1-build-as.py
Building display-obj-size.py
Checking (thumb) main.c
Make clean.py executable
Make 1-verbose-build.py executable
Make 1-build-as.py executable
Make display-obj-size.py executable
Making "zPRODUCTS" directory
Linking zPRODUCTS/product-internal-flash.elf
Hexing zPRODUCTS/product-internal-flash.ihex
*** Internal FLASH:
  ROM code:
               1164 bytes
  ROM data:
               0 bytes
  RAM + STACK: 1024 bytes
```



Le répertoire d'un programme après compilation

| 1-build-as.py | Construit les fichiers assembleur issus de la compilation C dans un répertoire zASBUILDS. |
|---------------------------|---|
| 1-verbose-build.py | Effectue la construction séquentiellement ; plus long, mais permet de mieux repérer les erreurs de compilation. |
| 2-flash-teensy-and-run.py | Lancer ce script pour flasher et exécuter le programme. |
| clean.py | Efface tous les fichiers construits. |
| display-obj-size.py | Affiche les informations relatives aux fichiers objet engendrés. |
| zBUILDS | Répertoire contenant les fichiers engendrés |
| zPRODUCTS | Répertoire contenant les fichiers exécutables. |





Flashage et exécution du programme

1) Connecter la carte avec le cordon USB : le programme en Flash s'exécute.




- 2) Double cliquer sur le script 2-flash-teensy-and-run :
 - (I) ceci lance le programme de flashage;

Teensy Loader, Command Line, Version 2.0
Read "zPRODUCTS/product-internal-flash.ihex": 1164 bytes, 0.9% usage Waiting for Teensy device...
(hint: press the reset button)

(3) appuyer fugitivement sur le poussoir Teensy pour lancer le flashage;

Found HalfKay Bootloader
Read "zPRODUCTS/product-internal-flash.ihex": 1164 bytes, 0.9% usage
Programming..
Booting
logout




- (4) le flashage s'effectue;
- (5) quand il est achevé, le script se termine, et le programme flashé s'exécute.

Pierre Molinaro, option INFO,TReel


3 — Matériel de développement



Entrées / sorties de la carte de TP





Les entrées logiques de la carte de TP






Connexion des entrées logiques de la carte de TP








Sorties logiques de la carte de TP






Diode électroluminescente sur la carte Teensy




« Led Teensy »




Port n°13 en sortie logique au niveau bas : le micro-contrôleur impose une tension proche de zéro Volt, la led est éteinte.

Port n°13 en sortie logique au niveau haut : le micro-contrôleur impose une tension proche de 3,3V, la led est allumée.

Diodes électroluminescentes sur la carte de TP






Port n°7 en sortie logique au niveau bas : le micro-contrôleur impose une tension proche de zéro Volt, la led L4 est éteinte.

Port n°7 en sortie logique au niveau haut : le micro-contrôleur impose une tension proche de 3,3 V, la led L4 est allumée.



Carte mémoire du micro-contrôleur



Registre de contrôle : emplacement mémoire dont la lecture et/ou l'écriture peut modifier le comportement du micro-contrôleur.



La mémoire Flash du micro-contrôleur

Le micro-contrôleur MK20DX256VLH7 intègre une mémoire FLASH de 256 Kio, placée aux adresses 0x0 à 0x3_FFFF.

Une mémoire FLASH (http://fr.wikipedia.org/wiki/Mémoire_flash) conserve ses données lors de la mise hors tension : elle est donc utilisée pour conserver le code du programme à exécuter, et les données permanentes. En usage normal, le micro-contrôleur n'y fait que des accès en lecture.

Une mémoire FLASH est divisée en secteurs (128 secteurs de 2Kio chacun).

Il existe deux opérations qui modifient le contenu d'une mémoire FLASH :

- l'effacement, qui met tous les bits à I ; l'effacement d'une FLASH s'effectue par secteur ; il n'est pas possible d'effacer un octet ou un mot particulier, ce sont tous les octets d'un secteur qui sont mis à I ;
- la programmation, qui ne peut qu'écrire des zéros ; pour la FLASH interne, l'écriture doit s'effectuer par paquet de 16 octets, mais cette quantification est transparente à partir des outils que nous utiliserons.

La programmation ne peut pas écrire une valeur « I » dans un bit à « 0 », mais soit laisser tel quel un bit à « I », soit écrire un « 0 » dans un bit à « I » : pour ramener un bit à « I », il faut effacer tout le secteur auquel il appartient.

Le nombre de programmations est limitée : la technologie utilisée pour le micro-contrôleur MK20DX256VLH7 assure un nombre minimum de **10 000** cycles de programmation, et une rétention d'au moins 50 ans.

Vecteurs d'interruption du micro-contrôleur

Pour le micro-contrôleur MK20DX256VLH7, la table des vecteurs d'interruption est à l'adresse **0** (et donc évidemment dans la Flash).

Les 16 premiers vecteurs sont propres à l'architecture ARM Cortex-M4.

Les 240 suivants sont propres au micro-contrôleur MK20DX256VLH7, qui n'en utilise que 93.

Pour cet enseignement, seuls les premiers vecteurs ARM Core nous intéressent.

| Address | Vector | IRQ ¹ | NVIC non-IPR register number | NVIC IPR register number | Source module | Source description |
|----------------------|-------------|------------------|---------------------------------------|-----------------------------------|---------------------|--|
| ARM Core Syste | m Handler V | ectors | , | _ | | |
| 0x0000_0000 | 0 | _ | _ | _ | ARM core | Initial Stack Pointer |
| 0x0000_0004 | 1 | _ | _ | _ | ARM core | Initial Program Counter |
| 0x0000_0008 | 2 | _ | _ | _ | ARM core | Non-maskable Interrupt (NMI) |
| 0x0000_000C | 3 | _ | _ | _ | ARM core | Hard Fault |
| 0x0000_0010 | 4 | _ | _ | _ | ARM core | MemManage Fault |
| 0x0000_0014 | 5 | - | - | _ | ARM core | Bus Fault |
| 0x0000_0018 | 6 | - | - | _ | ARM core | Usage Fault |
| 0x0000_001C | 7 | _ | _ | _ | _ | _ |
| 0x0000_0020 | 8 | - | - | _ | _ | _ |
| 0x0000_0024 | 9 | _ | _ | _ | _ | _ |
| 0x0000_0028 | 10 | _ | _ | _ | _ | _ |
| 0x0000_002C | 11 | - | - | _ | ARM core | Supervisor call (SVCall) |
| 0x0000_0030 | 12 | _ | _ | _ | ARM core | Debug Monitor |
| 0x0000_0034 | 13 | _ | _ | _ | _ | _ |
| 0x0000_0038 | 14 | _ | _ | _ | ARM core | Pendable request for system service (PendableSrvReq) |
| 0x0000_003C | 15 | _ | _ | _ | ARM core | System tick timer (SysTick) |
| Non-Core Vector | 's | | | | | |
| 0x0000_0040 | 16 | 0 | 0 | 0 | DMA | DMA channel 0 transfer complete |
| 0x0000_0044 | 17 | 1 | 0 | 0 | DMA | DMA channel 1 transfer complete |
| 0x0000_0048 | 18 | 2 | 0 | 0 | DMA | DMA channel 2 transfer complete |
| 0x0000_004C | 19 | 3 | 0 | 0 | DMA | DMA channel 3 transfer complete |
| 0x0000_0050 | 20 | 4 | 0 | 1 | DMA | DMA channel 4 transfer complete |
| 0x0000_0054 | 21 | 5 | 0 | 1 | DMA | DMA channel 5 transfer complete |
| 0v0000 0050 • • • | വ | 6 | n | 4 | DIAY | DMA channel & transfer complete |
| 0x0000_01AC | 107 | 91 | 2 | 22 | Port control module | Pin detect (Port E) |
| 0x0000_01B0 | 108 | 92 | 2 | 23 | _ | _ |
| 0x0000_01B4 | 109 | 93 | 2 | 23 | _ | _ |
| 0x0000_01B8 | 110 | 94 | 2 | 23 | Software | Software interrupt ⁴ |



Démarrage du micro-contrôleur

Un processeur ARM Cortex-M4 démarre de la façon suivante :

- la valeur initiale du pointeur de pile est chargée à partir de l'adresse 0;
- la valeur initiale du compteur programme est chargée à partir de l'adresse 4.

Le micro-contrôleur MK20DX256VLH7 ajoute des conditions complémentaires :

- le champ de configuration de la Flash (0x400 à 0x40F, voir ci-contre) doit être initialisé;
- le micro-contrôleur démarre avec une horloge interne de fréquence 8 MHz environ ;
- le watchdog timer est par défaut activé.

Un watchdog timer est un timer qui rédémarre le microcontrôleur si il arrive à échéance. The program flash memory contains a 16-byte flash configuration field that stores default protection settings (loaded on reset) and security information that allows the MCU to restrict access to the flash memory module.

| Flash Configuration Field Byte Address | Size (Bytes) | Field Description |
|--|--------------|--|
| 0x0_0400 - 0x0_0407 | 8 | Backdoor Comparison Key. Refer to Verify Backdoor Access Key Command and Unsecuring the Chip Using Backdoor Key Access. |
| 0x0_0408 - 0x0_040B | 4 | Program flash protection bytes. Refer to the description of the Program Flash Protection Registers (FPROT0-3). |
| 0x0_040F | 1 | Data flash protection byte. Refer to the description of the Data Flash Protection Register (FDPROT). |
| 0x0_040E | 1 | EEPROM protection byte. Refer to the description of the EEPROM Protection Register (FEPROT). |
| 0x0_040D | 1 | Flash nonvolatile option byte. Refer to the description of the Flash Option Register (FOPT). |
| 0x0_040C | 1 | Flash security byte. Refer to the description of the Flash Security Register (FSEC). |



4 — Description du programme 01-blinkled



Détail de la construction (1-verbose-build.py)

--- Making /Volumes/dev-svn/info-treel/etapes-realisation-executif-teensy-3-1/01-blinkled

Compilation C

Compiling (thumb) main.c

/Users/pierremolinaro/dev-arm/dev-arm-Intel-Darwin-gccarm-5_2-2015q4-20151219-openocd-0.8.0/bin/arm-none-eabi-gcc -mcpu=cortex-m4 -mthumb -fomit-frame-pointer -0s -foptimize-register-move -Wall -Werror -Wreturn-type -Wformat -Wsign-compare -Wpointer-arith -Wparentheses -Wcast-align -Wcast-qual -Wwrite-strings -Wswitch -Wuninitialized -ffunction-sections -fdata-sections -fno-stack-protector -fshort-enums -std=c99 -Wstrict-prototypes -Wbad-function-cast -Wmissing-declarations -Wimplicit-function-declaration -Wno-int-to-pointer-cast -Wno-pointer-to-int-cast -Wmissing-prototypes -c sources/main.c -o zBUILDS/main.c.oo -Isources -MD -MP - MF zBUILDS/main.c.oo.dep

Construction du script d'édition de liens

Building zBUILDS/internal-flash.ld

python /Volumes/dev-svn/dev-lpc2294/dev-files/python-scripts/build-linker-script.py --flash=0:256k -- ram=sram_u:0x20000000:32k --bss=sram_u --data=sram_u --stack=sram_u:1k --other-stacks= --heap=sram_u -- sections= --vector=flash --code=flash --output=zBUILDS/internal-flash.ld

Édition de liens

Linking zPRODUCTS/product-internal-flash.elf

/Users/pierremolinaro/dev-arm/dev-arm-Intel-Darwin-gccarm-5_2-2015q4-20151219-openocd-0.8.0/bin/arm-none-eabi-gcc -mcpu=cortex-m4 -mthumb zBUILDS/main.c.oo -TzBUILDS/internal-flash.ld -Wl,-Map=zPRODUCTS/product-internal-flash.elf -nostartfiles -Wl,--fatal-warnings -Wl,--warn-common -Wl,--no-undefined -Wl,--cref -lc -lgcc -lm -Wl,-static -Wl,-s -Wl,--gc-sections

Hexing zPRODUCTS/product-internal-flash.ihex

Traduction en format HEX

/Users/pierremolinaro/dev-arm/dev-arm-Intel-Darwin-gccarm-5_2-2015q4-20151219-openocd-0.8.0/bin/arm-none-eabi-objcopy -0 ihex zPRODUCTS/product-internal-flash.elf zPRODUCTS/product-internal-flash.ihex *** Internal FLASH:

ROM code: 1164 bytes ROM data: 0 bytes RAM + STACK: 1024 bytes



Description de la table des vecteurs d'interruption

```
typedef struct {
  uint32_t * mStackPointer;
  void (* mResetHandler) (void);
  int32_t mUnused [254];
  int32_t mFlash [4];
} vectorStructTemp;
```

Le type vectorStructTemp décrit composition de la table des vecteurs d'interruption du micro-contrôleur, ainsi que la configuration de la Flash.

Le placement de la table à l'adresse 0 ne peut pas être spécifié ici.

| Address | Vector | IRQ ¹ | NVIC non-IPR register number | NVIC IPR register number | Source module | Source description |
|-----------------|-------------|------------------|---------------------------------------|-----------------------------------|---------------------|--|
| ARM Core Syste | m Handler V | ectors | | | | |
| 0x0000_0000 | 0 | _ | _ | - | ARM core | Initial Stack Pointer |
| 0x0000_0004 | 1 | _ | - | _ | ARM core | Initial Program Counter |
| 0x0000_0008 | 2 | _ | - | _ | ARM core | Non-maskable Interrupt (NMI) |
| 0x0000_000C | 3 | _ | - | _ | ARM core | Hard Fault |
| 0x0000_0010 | 4 | _ | - | _ | ARM core | MemManage Fault |
| 0x0000_0014 | 5 | _ | - | _ | ARM core | Bus Fault |
| 0x0000_0018 | 6 | _ | - | _ | ARM core | Usage Fault |
| 0x0000_001C | 7 | _ | - | _ | _ | _ |
| 0x0000_0020 | 8 | _ | - | _ | _ | _ |
| 0x0000_0024 | 9 | _ | - | _ | _ | _ |
| 0x0000_0028 | 10 | _ | - | _ | _ | _ |
| 0x0000_002C | 11 | _ | - | _ | ARM core | Supervisor call (SVCall) |
| 0x0000_0030 | 12 | _ | - | _ | ARM core | Debug Monitor |
| 0x0000_0034 | 13 | _ | - | _ | _ | _ |
| 0x0000_0038 | 14 | - | _ | _ | ARM core | Pendable request for system service (PendableSrvReq) |
| 0x0000_003C | 15 | _ | - | _ | ARM core | System tick timer (SysTick) |
| Non-Core Vector | 's | | | | | |
| 0x0000_0040 | 16 | 0 | 0 | 0 | DMA | DMA channel 0 transfer complete |
| 0x0000_0044 | 17 | 1 | 0 | 0 | DMA | DMA channel 1 transfer complete |
| 0x0000_0048 | 18 | 2 | 0 | 0 | DMA | DMA channel 2 transfer complete |
| 0x0000_004C | 19 | 3 | 0 | 0 | DMA | DMA channel 3 transfer complete |
| 0x0000_0050 | 20 | 4 | 0 | 1 | DMA | DMA channel 4 transfer complete |
| 0x0000_0054 | 21 | 5 | 0 | 1 | DMA | DMA channel 5 transfer complete |
| 02000 0050 | 20 | 6 | 0 | 4 | DMA | DMA channel 6 transfer complete |
| • • • | | | | | | |
| 0x0000_01AC | 107 | 91 | 2 | 22 | Port control module | Pin detect (Port E) |
| 0x0000_01B0 | 108 | 92 | 2 | 23 | _ | _ |
| 0x0000_01B4 | 109 | 93 | 2 | 23 | _ | _ |
| 0x0000_01B8 | 110 | 94 | 2 | 23 | Software | Software interrupt ⁴ |



Description de la table des vecteurs d'interruption

La constante vector, de type vectorStructTemp, décrit la table des vecteurs d'interruption du microcontrôleur, ainsi que la configuration de la Flash:

- __system_stack_end est défini lors de l'édition de liens;
- ResetISR est le nom de la routine de démarrage.


Le placement de la table à l'adresse 0 sera résolu à l'édition de liens grâce à la déclaration :

```
__attribute__((section (".isr_vector")))
```

```
extern uint32_t __system_stack_end ;
const vectorStructTemp vector
attribute__ ((section (".isr_vector"))) = {
& __system_stack_end,
ResetISR,
0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0}
\{-1, -1, -1, -2\}
```



La routine ResetISR



Les registres de contrôle (WDOG_UNLOCK, ...) sont écrits en majuscule pour être plus facilement repérés. La page suivante montre comment si ils sont définis. Les boucles d'attente imposent que j soit déclaré volatile.



Définition du registre de contrôle WD0G_UNL0CK

| Absolute address (hex) | Register name | Width (in bits) | Access | Reset value | Section/ page |
|------------------------|--|--------------------|--------|-------------|------------------|
| 4005_2000 | Watchdog Status and Control Register High (WDOG_STCTRLH) | 16 | R/W | 01D3h | 23.7.1/474 |
| 4005_2002 | Watchdog Status and Control Register Low (WDOG_STCTRLL) | 16 | R/W | 0001h | 23.7.2/475 |
| 4005_2004 | Watchdog Time-out Value Register High (WDOG_TOVALH) | 16 | R/W | 004Ch | 23.7.3/476 |
| 4005_2006 | Watchdog Time-out Value Register Low (WDOG_TOVALL) | 16 | R/W | 4B4Ch | 23.7.4/476 |
| 4005_2008 | Watchdog Window Register High (WDOG_WINH) | 16 | R/W | 0000h | 23.7.5/477 |
| 4005_200A | Watchdog Window Register Low (WDOG_WINL) | 16 | R/W | 0010h | 23.7.6/477 |
| 4005_200C | Watchdog Refresh register (WDOG_REFRESH) | 16 | R/W | B480h | 23.7.7/478 |
| 4005_200E | Watchdog Unlock register (WDOG_UNLOCK) | 16 | R/W | D928h | 23.7.8/478 |
| 4005_2010 | Watchdog Timer Output Register High (WDOG_TMROUTH) | 16 | R/W | 0000h | 23.7.9/478 |
| 4005_2012 | Watchdog Timer Output Register Low (WDOG_TMROUTL) | 16 | R/W | 0000h | 23.7.10/479 |
| 4005_2014 | Watchdog Reset Count register (WDOG_RSTCNT) | 16 | R/W | 0000h | 23.7.11/479 |
| 4005_2016 | Watchdog Prescaler register (WDOG_PRESC) | 16 | R/W | 0400h | 23.7.12/480 |

WDOG_UNLOCK est un registre de 16 bits à l'adresse 0x4005_200E.

Son accès est défini par la macro:

#define WD0G_UNL0CK (*((volatile uint16_t *) $0\times4005200E$))



La déclaration volatile

Une variable volatile est une variable sur laquelle aucune optimisation de compilation n'est appliquée (https://fr.wikipedia.org/wiki/Variable_volatile).

Référence:

https://en.wikipedia.org/wiki/Volatile_(computer_programming)

```
.L6:
              while (1) {
                                                                           str r2, [r4]
                GPIOC_PSOR = 1 << 5;
                                                                           str r1, [sp, #4]
                volatile uint32_t j;
                                                                       .L2:
                for (j=0; j<200000 ; j++) {}
                                                                           ldr r3, [sp, #4]
                GPIOC\_PCOR = 1 << 5;
                                                                            cmp r3, r0
                                                                           bhi .L8
                for (j=0; j<200000 ; j++) {}
                                                                           ldr r3, [sp, #4]
                                                                           adds r3, r3, #1
                                                                            str r3, [sp, #4]
                                                                                .L2
while (1) {
                                           .L3:
                                                                       .L8:
                                                ldr r3, .L6+24
  GPIOC_PSOR = 1 << 5;
                                                                            str r2, [r5]
                                                str r2, [r0]
  uint32_t j;
                                                                            str r1, [sp, #4]
                                           .L2:
  for (j=0; j<2000000; j++) {}
                                                                       .L4:
                                                subs r3, r3, #1
  GPIOC_PCOR = 1 << 5;
                                                                           ldr r3, [sp, #4]
                                                bne .L2
                                                                           cmp r3, r0
  for (j=0; j<200000; j++) {}
                                                str r2, [r1]
                                                                            bhi .L6
                                                     .L3
                                                                           ldr r3, [sp, #4]
                                                                           adds r3, r3, #1
                                                                            str r3, [sp, #4]
     Pierre Molinaro, option INFO, TReel
                                                                                .L4
```

Le fichier main.c

```
#include <stdint.h>
                                     typedef struct {
                                      uint32_t * mStackPointer ;
#define PORTC_PCR5 (*((volatile uint32_t *) 0x4004B014))
                                      void (* mResetHandler) (void);
                                      int32_t mUnused [254] ;
                                      int32_t mFlash [4];
#define GPIOC_PDDR (*((volatile uint32_t *) 0x400FF094))
#define GPIOC_PSOR (*((volatile uint32_t *) 0x400FF084))
                                     } vectorStructTemp ;
#define GPIOC_PCOR (*((volatile uint32_t *) 0x400FF088))
                                     extern uint32_t __system_stack_end ;
#define SIM_SCGC5 (*((volatile uint32_t *) 0x40048038))
                                     const vectorStructTemp vector
#define WDOG_STCTRLH (*((volatile uint16_t *) 0x40052000))
                                     __attribute__ ((section (".isr_vector"))) = {
                                      & __system_stack_end.
#define WDOG_UNLOCK (*((volatile uint16_t *) 0x4005200E))
                                       ResetISR,
static void ResetISR (void) {
                                       WDOG_UNLOCK = 0xC520;
                                       WDOG\_UNLOCK = 0xD928;
                                       WDOG_STCTRLH = 0 \times 0010;
                                      SIM\_SCGC5 \mid = 1 \ll 11;
                                       PORTC_PCR5 = (1 << 8);
                                       GPIOC\_PDDR \mid = (1 << 5);
                                       while (1) {
                                      GPIOC_PSOR = 1 << 5;
                                      volatile uint32_t j;
                                       for (j=0; j<200000; j++) {}
                                      GPIOC_PCOR = 1 << 5:
                                      for (j=0; j<200000; j++) {}
                                       \{-1, -1, -1, -2\}
                                     };
```



Le fichier d'édition de liens décrit comment l'édition des liens est réalisée. Dans la chaîne de compilation utilisée, un script Python construit ce fichier.

```
Building zBUILDS/internal-flash.ld
python /Volumes/dev-svn/dev-lpc2294/dev-files/python-scripts/build-linker-script.py --
flash=0:256k --ram=sram_u:0x20000000:32k --bss=sram_u --data=sram_u --stack=sram_u:1k --other-
stacks= --heap=sram_u --sections= --vector=flash --code=flash --output=zBUILDS/internal-flash.ld
```

Dans la suite, nous allons uniquement voir les constructions qui sont utiles dans ce premier programme.

Le deuxième programme utilisera toutes les constructions du fichier d'éditions de liens.



Description de la carte mémoire



Placement de la table des vecteurs d'interruption



Pile système



5 — Complément : opérateurs du langage C



L'opérateur « et bit-à-bit » : « & »

Attention, ne pas confondre « & » et « && ».

L'opérateur « & » effectue une opération et bit-à-bit sur des nombres entiers.

Voici un exemple sur des nombres de 8 bits :

| | 7 | 6 | 5 | 4 | 3 | 2 | - 1 | 0 |
|-------|---|---|---|---|---|---|-----|---|
| А | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| В | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| A & B | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |



L'opérateur « et logique » : « && »

L'opérateur && : en C, cet opérateur n'évalue pas l'opérande de droite si celui de gauche est faux.

Ne pas confondre avec l'opérateur & (page précédente).

Par exemple:

```
if (a && b) {
   X
}else{
   Y
}
```

est équivalent à :

```
if (a) {
   if (b) {
        X
    }else{
        Y
    }
}else{
        Y
}
```



L'opérateur « ou bit-à-bit » : « | »

Attention, ne pas confondre « | » et « || ».

L'opérateur « | » effectue une opération ou bit-à-bit sur des nombres entiers.

Voici un exemple sur des nombres de 8 bits :

| | 7 | 6 | 5 | 4 | 3 | 2 | _ | 0 |
|-------|---|---|---|---|---|---|---|---|
| А | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| В | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| A B | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 |



L'opérateur « ou logique » : « || »

L'opérateur | : en C, cet opérateur n'évalue pas l'opérande de droite si celui de gauche est vrai.

Ne pas confondre avec l'opérateur | (page précédente).

```
Par exemple:
```

```
if (a | | b) {
   X
}else{
   Y
}
```

est équivalent à :

```
if (a) {
    X
}else if (b) {
    X
}else{
    Y
}
```



L'opérateur de décalage à gauche : « << »

Cet opérateur décale à gauche en insérant des zéros.

Un exemple sur des nombres de 8 bits :

| | 7 | 6 | 5 | 4 | 3 | 2 | - | 0 |
|--------|-----------------------|------------|------------|------------|----------------|----------------|----------------|-------|
| А | a 7 | a_6 | a 5 | a 4 | a ₃ | a_2 | a_1 | a_0 |
| A << 1 | a ₆ | a 5 | a 4 | a 3 | a_2 | a_1 | \mathtt{a}_0 | 0 |
| A << 2 | a 5 | a_4 | a 3 | a_2 | a_1 | \mathtt{a}_0 | 0 | 0 |

Conséquence : 1 << n est le nombre dont le seul bit à 1 est le bit $n^{\circ}n$.

| | 7 | 6 | 5 | 4 | 3 | 2 | I | 0 |
|--------|---|---|---|---|---|---|---|---|
| 1 << 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 << 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 << 2 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |

L'opérateur de décalage à droite : « >> »

Sur des nombres non signés, cet opérateur insère des zéros.

| A est un nombre non signé | 7 | 6 | 5 | 4 | 3 | 2 | - 1 | 0 |
|---------------------------|-------|------------|----------------|------------|------------|------------|------------|----------------|
| А | a_7 | a_6 | a 5 | a 4 | a 3 | a_2 | a_1 | a_0 |
| A >> 1 | 0 | a 7 | a_6 | a 5 | a 4 | a 3 | a_2 | a_1 |
| A >> 2 | 0 | 0 | a ₇ | a 6 | a 5 | a 4 | a 3 | \mathtt{a}_2 |

Sur des nombres signés, cet opérateur conserve le bit de poids fort.

| A est un nombre signé | 7 | 6 | 5 | 4 | 3 | 2 | - 1 | 0 |
|-----------------------|----------------|----------------|------------|-------------|------------|------------|------------|----------------|
| А | a 7 | a_6 | a 5 | a 4 | a 3 | a_2 | a_1 | \mathtt{a}_0 |
| A >> 1 | a 7 | a 7 | a_6 | a 5 | a 4 | a 3 | a_2 | a_1 |
| A >> 2 | a ₇ | a ₇ | a 7 | ${\sf a}_6$ | a 5 | a 4 | a 3 | a_2 |

