یک روش سریع به منظور کاهش اثرات سالمندی در مدارهای دیجیتال با استفاده از بازسنتز منطقی

سید میلاد ابراهیمی پور '، بهنام قوامی، محسن راجی $^{\text{\tiny T}}$

ا دانشجوی کارشناسی ارشد، دانشگاه شهید باهنر ، کرمان، miladebrahimi@eng.uk.ac.ir
استادیار، گروه مهندسی کامپیوتر، دانشگاه شهید باهنر ، کرمان
ghavami@uk.ac.ir
استادیار، دانشکده مهندسی برق و کامپیوتر، دانشگاه شیراز
mraji@shirazu.ac.ir

چکیده

با پیشرفت تکنولوژی و کاهش ابعاد ترانزیستورها، چالشهای جدیدی در حوزه قابلیت اطمینان تراشههای دیجیتال بوجود آمده است. از جمله این چالشها می توان به سالمندی ترانزیستورها اشاره کرد که باعث کاهش کارآیی و تخریب عملکرد مدار می شود. تاکنون روشهای مختلفی با استفاده از تکنیک بازسنتز منطقی به منظور کاهش اثرات سالمندی در یک مدار ارائه شده است. اما مشکل اصلی این روشها طولانی بودن زمان اجرا و غیر قابل اعمال بودن آنها برای مدارهای مقیاس بزرگ می باشد. در این مقاله، یک روش بازسنتز منطقی مبتنی بر بخش بندی به منظور کاهش تنزل کارآیی ناشی از سالمندی در یک مدار دیجیتال ارائه شده که به طور موثری زمان اجرای فرآیند بهینهسازی را کاهش می دهد. در روش پیشنهادی، مدار با استفاده از ساختارهای مخروطی به مجموعهای از زیرمدارها به منظور از زیرمدارها به منظور از زیرمدارها به منظور باز نیز مدارهای کوچکتر بخش بندی می شود. سپس این زیرمدارها سطح بندی شده و زیرمجموعهای از موثر ترین زیرمدارها به منظور بهینهسازی انتخاب شده و تکنیک بازسنتز منطقی بر روی هر زیر مدار اعمال می شود که باعث کاهش فضای جستجو و کاهش زمان-اجرای الگوریتم می شود. نتایج حاصل از شبیه سازی نشان می دهد که روش پیشنهادی با سربار مساحت ۲/۳٪ تنزل کارآیی ناشی از سالمندی را حدود ۱۲/۹٪ بهبود داده است. همچنین زمان اجرای روش پیشنهادی در مقایسه با روش همسان سازی مسیرها، حدود سات.

كلمات كليدي

قابلیت اطمینان، سالمندی، بخش بندی، بازسنتز منطقی،فرسودگی، ترانزیستور، مدارهای دیجیتال

۱- مقدمه

نیاز به کارآیی بیشتر، طراحان مدارهای دیجیتال را بر آن داشت تا اندازه ساخت ترانزیستورها را به ابعاد کمتر از چندین نانومتر کاهش دهند. این پیشرفتها باعث افزایش نمایی تعداد ترانزیستورها، افزایش فرکانس و کاهش ولتاژ کاری مدار شدهاند[1]. با پیشرفت تکنولوژی و کاهش ابعاد ترانزیستورها، طراحی و ساخت تراشههای الکترونیکی با مشکلات جدیدی مواجه شده است.

از جمله ی این موارد می توان به کاهش قابلیت اطمینان مدارهای دیجیتال اشاره کرد[2]. عواملی که قابلیت اطمینان سیستم را به خطر می اندازند، به دو دسته خرابی های مستقل از زمان، مانند تغییر پذیری ساخت و خرابی های وابسته به زمان، مانند سالمندی ترانزیستور در اثر ناپایداری حاصل از دما و بایاس منفی (NBTI)، تقسیم می شوند.

پدیده NBTI هنگامی اتفاق می افتید که ترانزیستور PMOS تحت بایاس منفی ($V_{\rm gs}=-V_{\rm dd}$) قرار گیرد که باعث افزایش ولتاژ اَستانه ترانزیستور و کاهش تاخیر گیت می شود. پدیده NBTI به طور قابل

ملاحظهای عملکرد و کارآیی مدار را در طول دوره کارکرد آن تحت تاثیر قرار می دهد و می تواند موجب نقض محدودیتهای زمانی مدار شود[3]. این پدیده می تواند تاخیر یک مسیر در یک مدار دیجیتال را حدود ۲۰٪ افزایش دهد[4]. از این رو برای افزایش قابلیت اطمینان یک مدار دیجیتال در برابر سالمندی، نیازمند توسعه روشهایی به منظور کاهش اثرات سالمندی در یک مدار ديجيتال ميباشيم.

در سال های اخیر روش های زیادی برای باز سنتز منطقی یک مدار دیجیتال ارائه شده است. با این وجود به دلیل زمان اجرای بالای آنها، بسیاری از این روشها برای مدارات مقیاس بزرگ قابل اعمال نیستند. این در حالی است که امروزه طراحی در کوتاهترین زمان ممکن یکی از مهمترین پارامترها در طراحی سیستمهای دیجیتال میباشد. لذا ارائه روشهای سریع و کارا در طراحی سیستمهای دیجیتال به یک نیاز ضروری تبدیل شود.

در این مقاله، یک روش مبتنی بر بازسنتز منطقی به منظور بهبود قابلیت اطمینان مدارهای دیجیتال مقیاس بزرگ در برابر سالمندی ارائه شده است. در روش ارائه شده، مدار اصلی با استفاده از ساختارهای مخروطی به مجموعهای زیرمدارهای کوچکتر بخش بندی می شود. سپس این زیر مدارها سطح بندی شده و گروهی از موثرترین زیرمدارها انتخاب شده و تکنیک بازسنتز منطقی بر روی هریک از آنها به صورت مستقل و مجزا اعمال می شود. در روش ارائه شده، با بخش بندی مدار به مجموعهای از زیر مدارهای کوچکتر فضای جستجو برای یافتن ساختاری با تاخیر کمتر در اثر سالمندی، به شدت کاهش مى يايد كه در نتيجه أن زمان اجراى الگوريتم كاهش مى يابد.

در ادامه این مقاله و در بخش دوم به معرفی پدیده NBTI پرداخته شده و نحوه محاسبه تاخیر مدار با در نظر گرفتن اثرات ناشی از سالمندی ارائه می-شود. در بخش سوم به بررسی کارهای پیشین پرداخته می شود. بخش چهارم به انگیزش از ارائه این مقاله پرداخته و در بخش پنجم روش پیشنهادی به منظور کاهش اثرات ناشی از NBTI در مدار توضیح داده خواهد شد. در بخش ششم نتایج حاصل از شبیه سازی ارائه شده و در نهایت در بخش هفتم نتیجه گیری ارائه می شود.

۲- ييش زمينهها


در این بخش پیشزمینه لازم در مورد پدیده NBTI و همچنین مدل استفاده شده به منظور تخمین تاخیر مدار در اثر سالمندی ارائه می شود.

۱-۲- یدیده NBTI

یدیده NBTI در ترانزیستورهای PMOS اتفاق می افتد. این پدیده باعث افزایش ولتاژ استانه شده و شامل دو مرحله استرس و بازیابی می باشد.

در طی مراحل ساخت و در طول فرآیند اکسیداسیون، اتمهای اکسیژن با سیلیسم تشکیل پیوند می دهند اما بدلیل تفاوت در ساختار اتمی سیلیسیم و اکسید سیلیسیم تعدادی از اتمهای سیلیسیم بدون پیوند باقی میمانند[5] که این اتمهای باقی مانده با هیدروژن واکنش میدهند و پیوند S_i -H ایجاد می-شود. در مرحله استرس، همانطور که در شکل (۱) مشخص است زمانی که ترانزیستور PMOS تحت بایاس منفی قرار می گیرد، یک میدان الکتریکی در سراسر لایه اکسید ایجاد میشود و حفرههای موجود در کانال موجب شکست پیوند سیلیسیم و هیدروژن میشوند. اگر اتمهای هیدروژن آزاد شده از مرحله قبل با یکدیگر واکنش دهند مولکول هیدروژن H₂ ایجاد شده و از اکسید


گیت خارج می شوند. S_i^+ باقی مانده از مرحله قبل موجب افزایش ولتاژ آستانه ترانزیستور می شوند. حال اگر ترانزیستور خاموش شود، مرحله بازیابی آغاز



شكل (١) مرحله استرس [5]

 H_2 در این مرحله اتمهای هیدروژنی کـه تشـکیل مولکـول هیـدروژن ندادهاند دوباره با یونهای سیلیسیم واکنش داده و باعث کاهش اثرات مرحله استرس می گردند.

نکته مهمی که باید به آن توجه کرد این است که همانطور که در شکل (۲) قابل مشاهده است، مرحله بازیابی نمی تواند به صورت کامل اثرات مرحله استرس را خنثی کند و در طولانی مدت ولتاژ آستانه ترانزیستور افزایش می-ىاىد.



شکل (۲) غلبه مرحله استرس بر مرحله بازیابی

۲-۲- مدل NBTI

تاخیر یک گیت در زمان t و در اثر سالمندی را می توان به صورت زیر بیان

$$D_{\text{gate}}(t) = D_{\text{gate}}(0) + \Delta D_{\text{gate}}(t)$$
 (\)

که در این معادله $D_{\mathrm{gate}}\left(t
ight)$ تاخیر گیت در زمان t در اثر سالمندی را نشان میدهد، ${
m D}_{
m gate}(0)$ نشان دهنـده تـاخیر اولیـه گیـت در زمـان ${
m D}_{
m gate}(0)$ -میزان تغییرات تاخیر ناشی از سالمندی را در زمان $\Delta D_{gate}(t)$ دهد. تاخیر اولیه گیت را می توان از طریق رابطه زیر محاسبه کرد[6]:

$$D_{gate} = \frac{C_L V_{dd}}{\beta (V_{dd} - V_{th})^{\alpha}} \tag{T}$$

 $^{
m a}$ که در این معادله، ${
m C_L}$ نشان دهنده خازن بار، lpha نشان دهنده اشباع سرعت می باشد. V_{th} نمایانگر مقدار اولیه ولتاژ آستانه و V_{dd} ولتاژ تغذیه را نشان می دهد. همچنین β پارامتری است که به اندازه گیت بستگی دارد.

براساس [6]، تغييرات تاخير با تغييرات ولتارُ آستانه رابطه خطى دارد، يعنى:

$$\Delta D_{gate} = \mu \Delta V_{th}$$
 (7)

$$\mu = \frac{\alpha D_{gate}}{V_{dd} - V_{th0}} \tag{f}$$

که در این روابط، ΔV_{th} تغییرات ناشی از سالمندی را نشان میدهد که می- توان آنرا از طریق روابط زیر تخمین زد[7]:

$$\Delta V_{th_nbti} = \left(\frac{\sqrt{K_v^2 s T_{clk}}}{1 - \beta_t^{\frac{1}{2n}}}\right)^{2n} \tag{a}$$

$$\beta_t = 1 - \left(\frac{2\varepsilon_1 t_e + \sqrt{\varepsilon_2 C (1 - s) T_{clk}}}{2t_{ox} + \sqrt{Ct}} \right) \tag{5}$$

$$K_v = \left(\frac{qt_{ox}}{\varepsilon_{ox}}\right)^3 K_1^2 C_{ox} (V_{gs} - V_{th}) \sqrt{C} e^{\left(\frac{2E_{ox}}{E_{o1}}\right)} \tag{Y}$$

$$C = T_0^{-1} e^{\left(-\frac{E_a}{kT}\right)} \tag{(A)}$$

که در این مدل، t نشان دهنده طول عمر مدار، Vth مقدار ولتاژ اَستانه در زمان 5 ، t=0 مدت زمان مشخص کننده دوره کاری ترانزیستور و 7 مدت زمان یک سیکل ساعت ترانزیستور را نشان می دهد. t=0 میباشد t=0.

۳- کارهای پیشین


تا كنون روشهای متعددی به منظور كاهش اثرات سالمندی با استفاده از تکنیک باز سنتز منطقی در مدارهای دیجیتال ارائه شده است. در [8] یک روش سنتز با استفاده از کتابخانه آگاه از BTI ارائه شده است. برای بدست آوردن کتابخانه آگاه از BTI باید تمامی سلولها به ازای دوره کاری مختلف در ورودی سلول توصیف شوند. مشکل این روش در این است که باید برای تمامی سلولها و همچنین تمامی حالات ممکن برای دورهکاری ورودی هر سلول، سلولهای مورد نظر را توصیف کنیم. در [9] با استفاده از همسان-سازی مسیرها یک روش سنتز آگاه از سالمندی با در نظر گرفتن یک باند محافظ مشخص ارائه شده است. در این روش، در هر مرحله از فرآیند بهینه-سازی ابتدا تاخیر ناشی از سالمندی برای هر خروجی مدار محاسبه شده و سپس با در نظر گرفتن این تاخیر، محدودیتهای زمانی در مرحله سنتز مدار به گونهای بهینهسازی میشوند که همهی مسیرها در یک زمان مشخص به باند محافظ مورد نظر برسند. در [10,11] با استفاده از تکنیکهای بازسازی منطقی مدار و همچنین مرتبسازی مجدد پینهای ورودی هر گیت، سعی شده تا تنزل تاخیر ناشی از سالمندی در مدار کاهش یابد. در [12] یک روش سنتز آگاه از سالمندی به منظور کاهش اثرات ناشی از سالمندی در یک مدار دیجیتال ارائه شده است. در این روش، ابتدا خروجیهایی از مدار اصلی که تاخیر ناشی از سالمندی در آنها موجب نقض محدودیتهای زمانی مدار می-شوند، مشخص شده و مخروط ورودی آنها استخراجی می شود. سپس هر یک از مخروطهای استخراج شده با استفاده از روش باز سنتز منطقی به گونه-ای بهینه سازی میشوند که تاخیر آنها در اثر سالمندی موجب نقض محدودیتهای زمانی مدار نشود.

نکته قابل توجه این است که در تمامی روشهای ذکر شده به دلیل اینکه در هر مرحله از فرآیند بهینه سازی مجبور به بررسی زمانی کل مدار هستیم و همچنین بدلیل اینکه در هر مرحله از فرآیند بهینه سازی بخش

بسیار بزرگی از مدار برای بهینهسازی انتخاب میشود، اجرای الگوریتم بسیار زمانبر خواهد بود که در نتیجه آن، این روشها قابل اعمال به مدارهای مقیاس بزرگ نمیباشند.

٤- انگيزش

شکل (۳)، نتایج حاصل از شبیه سازی تاخیر در اثر سالمندی چهار ساختار متفاوت از گیت AND چهار ورودی بعد از گذشت ۱۰ سال را نشان می دهد. همانطور که در شکل مشخص است تاخیر این ساختارها در اثر سالمندی با یکدیگر متفاوت است. در نتیجه می توان از طریق ایجاد تغییر در ساختار یک مدار آن را به گونه ای بهینه سازی نمود که کمترین تاخیر در اثر سالمندی را داشته باشد.



شکل(۳) ساختارهای مختلف گیت AND چهار ورودی


در این مقاله، با استفاده از تکنیک بازسنتز منطقی، ساختارهای مختلی از هر مدار ایجاد شده و سپس ساختاری که کمترین تاخیر را در اثر سالمندی داشته باشد، به عنوان ساختار بهینه انتخاب می شود.

ه- روش پیشنهادی

شکل (*) روش پیشنهادی برای کاهش تنزل کارآیی ناشی از سالمندی را نشان میدهد. در روش پیشنهادی، به منظور کاهش تنزل کارآیی ناشی از سالمندی ابتدا با استفاده از یک ابزار تحلیل زمانی ایستا مبتنی بر بلوک (STA)، تاخیر مدار در اثر سالمندی محاسبه می شود. سپس مدار اصلی با استفاده از ساختارهای مخروطی به مجموعهای از زیرمدارهای کوچکتر بخشبندی می شود. با توجه به اینکه در اثر سالمندی فقط تاخیر گروهی از موثرترین های مدار از محدودیتهای زمانی موجود تجاوز می کند، گروهی از موثرترین زیرمدارها برای بهینه سازی انتخاب شده و تکنیک باز سنتز منطقی بر روی هریک از آنها به صورت مستقل و مجزا اعمال می شود.

۱-۵ بخش بندی مدار

بخش بندی مدار به مجموعهای از زیرمدارهای کوچکتر از طریق ساختارهای مخروطی شکلی که از خروجیهای نهایی مدار نشات می گیرند، صورت می-پذیرد. ساختارهای مخروطی به صورت مجموعهای از دروازههای مدار که بین یک خروجی اصلی و ورودیهای اولیه مدار واقع شدهاند، تعریف می شود. با توجه به اینکه، برای ایجاد تغییر در تاخیر خروجی مدار فقط باید در ساختار




شکل (٤) روش پیشنهادی به منظور کاهش سالمندی

مخروطی آن خروجی تغییر ایجاد کرد، در این مقاله از ساختارهای مخروطی به منظور بخش بندی مدار استفاده شده است. به عنوان مثال شکل (۵) را در نظر بگیرید. به منظور تغییر تاخیر PO1 در این مدار، باید تغییراتی در ساختار زیرمدار ۲ و زیرمدار ۳ ایجاد شود.

برای بخشبندی مدار به مجموعهای از زیرمدارهای کوچکتر، بخشهایی از مدار که تنها در یک مخروط واقع شدهاند، به عنوان خوشههای مدار در نظر گرفته میشوند. همچنین بخشهایی از مدار که به صورت مشترک بین چندین مخروط واقع شدهاند به عنوان خوشههای جدید در نظر گرفته میشوند. بعد از اینکه ورودیها و خروجیهای مرتبط با هر خوشه به آن تخصیص داده شد، خوشههای استخراج شده، هر یک به عنوان مداری مستقل در نظر گرفته میشوند.

به منظور بخش بندی یک مدار ترکیبی به مجموعه ای از زیرمدارهای کوچکتر، ابتدا گراف مدار تشکیل شده و مرتبسازی توپولوژیکی برروی آن اعمال می شود. سپس از هریک از خروجی های مدار شروع به پیمایش رو به عقب می کنیم. در طول هر پیمایش برچسبی متناظر با خروجی مربوطه مدار به گرههایی که ملاقات می شوند، تخصیص می دهیم. در نهایت هر یک از گرههای کراف مدار دارای لیستی از برچسبها خواهد بود. سپس خوشههای گراف مدار استخراج می شوند. خوشه های گراف به صورت مجموعه گرههایی با لیست برچسب یکسان تعریف می شوند. سپس ورودی ها و خروجی های مربوط به هر خوشه مشخص می شوند. بدین منظور گرههایی در خوشه که دارای والدی با لیست برچسب متفاوت با لیست برچسب آن گره باشند به عنوان خروجی خوشه در نظر گرفته می شوند. همچنین یال های ورودی به یک گره خروجی خوشه در نظر گرفته می شوند. همچنین یال های ورودی به یک گره دارای لیست برچسب متفاوتی با لیست برچسب آن گره باشند، به عنوان دارای لیست برچسب متفاوتی با لیست برچسب آن گره باشند، به عنوان دارای لیست برچسب متفاوتی با لیست برچسب آن گره باشند، به عنوان دارای لیست برچسب متفاوتی با لیست برچسب آن گره باشند، به عنوان

شکل (۵) ساختار مخروطی گراف یک مدار به همراه زیر مدارهای ایجاد شده با استفاده از روش بخش بندی ارائه شده را نشان می دهد. در این شکل زیر مدار ۱ دارای لیست برچسب [PO1]، زیر مدار ۲ دارای لیست برچسب [PO1,PO2,PO3] می PO1,PO2] و زیر مدار \mathbb{P} دارای لیست برچسب ایست.



شکل (٥) ساختار مخروطی گراف یک مدار

٥-٢- سطح بندي زير مدارها

با توجه به اینکه تغییر ساختار هر زیر مدار منجر به تغییر زمان ورود دروازههای موجود در مخروط خروجی آن زیر مدار میشود، باید ابتدا تمامی زیر مدار
ها سطح بندی شده و سپس از ورودیهای اصلی مدار به سمت خروجیهای
آن زیر مدارهای موجود در هر سطر بهینهسازی شوند. مخروط خروجی یک
زیر مدار برابر مجموعه دروازههایی از مدار اصلی است که از خروجیهای
زیرمدار مسیری به آنها وجود دارد. به منظور سطحبندی زیر مدارها از مرتب
سازی توپولوژیکی استفاده میشود. بدین صورت که هر زیر مدار معادل یک
گره در نظر گرفته شده که ورودیهای آن برابر ورودیهای زیر مدار و
خروجیهای آن برابر خروجیهای زیر مدار در نظر گرفته میشوند و سپس
مرتبسازی توپولوژیکی بر روی این گرهها اعمال میگردد.

۵-۳- انتخاب مجموعه موثرترین زیر مدارها

با توجه به اینکه در اثر سالمندی فقط تاخیر گروهی از خروجیهای مدار از محدودیتهای زمانی موجود تجاوز میکند و تاخیر سایر خروجیها باعث نقض محدودیتهای زمانی مدار نمیشود، نیازی به تغییر ساختار تمامی زیرمدارهای حاصل از اعمال الگوریتم بخش بندی نمی باشد. بر این اساس در روش پیشنهادی و به منظور بهینه سازی سالمندی مدار، ابتدا با استفاده از نتایج بدست آمده از STA، خروجیهای اصلی مدار که باعث نقض محدودیتهای زمانی مدار می شوند، مشخص شده و سپس گروهی از زیرمدارها که در لیست برچسب آنها برچسب متناظر با هر یک از این خروجیها وجود دارد برای بهینه سازی انتخاب شده و در مجموعه موثر ترین زیرمدارها قرار می گیرند. از سایر زیر مدارها می توان برای کاهش مساحت مدار استفاده کرد.

۵-۴- بازسنتز منطقی

به منظور کاهش سالمندی مدار، هر یک از زیرمدارهای موجود در مجموعه موثرترین زیرمدارها با حفظ عملکرد "به نحوی تغییر ساختار می یابند که سالمندی مدار کاهش یابد. بدین منظور، پیاده سازی های منطقی متفاوتی از هر زیر مدار استخراج می شود. سپس هر یک از این پیاده سازی هده و تاخیر مدار در اثر سالمندی محاسبه می شود و درنهایت پیاده سازی که منجر به کمترین تاخیر شود، انتخاب می گردد.

جایگزینی پیادهسازیهای مختلف از هر زیر مدار در مدار اصلی و محاسبه تاخیر مدار به ازای هر یک از این پیادهسازیها منجر به طولانی شدن

زمان اجرای روش پیشنهادی می گردد. به منظور کاهش زمان اجرای روش پیشنهادی، ابتدا مخروط خروجی مربوط به هر زیر مدار در مدار اصلی استخراج می شود. سپس تاثیر هر پیاده سازی از زیر مدار برروی مخروط خروجی آن محاسبه می گردد که در نهایت منجر به کاهش زمان اجرای روش پیشنهادی می گردد.

٦- نتایج شبیهسازی

روش پیشنهادی به زبان C++ پیادهسازی و بر روی مدارهای محک ISCAS'85 اعمال شده است. برای مدل کردن سالمندی در سطح گیت از کتابخانه Nangate 45nm [13] و در سطح ترانزیستور از کتابخانه PTM 45nm است. به منظور ایجاد ساختارهای مختلف از هر زیر مدار از ابزار سنتز ABC [15] استفاده شده است.

۶-۱- کارآیی روش پیشنهادی

جدول (۱) نتایج حاصل از شبیه سازی را نشان می دهد. در این جدول ستون اول نام مدار و ستون دوم تاخیر اولیه مدار در زمان t=0 را نشان می-دهد. ستون سوم و چهارم به ترتیب درصد تغییرات تاخیر مدار در اثر سالمندی پس از گذشت ۱۰ سال و مساحت مدار قبل از انجام بهینه سازی با استفاده از روش پیشنهادی را نشان می دهد. ستون پنجم و ششم نیز به ترتیب درصد بهبود تغییرات تاخیر مدار در اثر سالمندی پس از گذشت ۱۰ سال و مساحت

مدار بعد از اعمال روش پیشنهادی را نشان می دهد. به عنوان مثال مدار C5315 را در نظر بگیرید. تاخیر اولیه این مدار 1/40 ns بوده که پس از گذشت ۱۰ سال و در اثر سالمندی تاخیر آن 1/40 افزایش یافته است. همچنین مساحت این مدار قبل از بهینهسازی 1/40 بوده است. پس از بهینهسازی تغییرات تاخیر این مدار در اثر سالمندی و پس از گذشت ۱۰ سال 1/40 نسبت به تغییرات تاخیر اولیه (قبل از بهینهسازی) بهبود یافته است که این بهبود باعث ایجاد سربار مساحتی حدود 1/40 شده است. اعداد منفی در ستون آخر جدول نشان دهنده کاهش مساحت مدار پس از انجام بهینهسازی می باشند.

۶-۲- زمان اجرای روش پیشنهادی

به منظور ارزیابی مقیاسپذیری روش پیشنهادی برای کاهش سالمندی یک مدار دیجیتال، روش سنتز آگاه از سالمندی با استفاده از همسانسازی مسیرها [9]، پیادهسازی شده و زمان اجرای آن برای بعضی از مدارهای محک EPFL و ISCAS'85 با زمان اجرای روش پیشنهادی مقایسه شده است. جدول (۲) نتایج حاصل از روش ارائه شده در [9] و روش پیشنهادی را نشان میدهد. همانطور که در این جدول مشخص است، روش پیشنهادی زمان اجرای فرآیند بهینهسازی را به طور میانگین حدود ۱۱ برابر کاهش داده است. این در حالی است که روش [9] تغییرات تاخیر در اثر سالمندی را حدود ۱/۲ برابر بیشتر از روش پیشنهادی بهبود داده است.

جدول (۱) نتایج حاصل از شبیه سازی برروی مدارهای محک ISCAS'85

بعد از بهینهسازی		قبل از بهینهساز <i>ی</i>			
درصد تغییرات مساحت	درصد بهبود تغییرات تاخیر در اثر سالمندی	مساحت	درصد تغییرات تاخیر در اثر سالمندی	تاخير اوليه	مدار
5.6	17.72	245.784	18.57	0.74	C499
-1.25	5.92	341.544	14.67	0.92	C880
7.73	20.65	437.304	18.12	0.94	C1355
-4.63	12.85	609.14	16.91	1.19	C1908
5.37	11.23	1013.99	11.51	1.19	C2670
-3.14	4.67	1399.96	10.27	1.53	C3540
6.45	19.59	2070.28	14.59	1.45	C5315
4.66	3.48	1987.55	4.8	6.89	C6288
8.26	20.04	2877.59	14.21	1.26	C7552
3.23	12.90		13.74		میانگین

- [4] M.Ebrahimi, F.Oboril, S.Kiamehr, and M.B.Tahoori, o gt"Aging-aware Logic Synthesis", IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp. 61-68, 2013.
- [5] I.C. Lin, C.H. Lin, and K.H. Li, "Leakage and Aging Optimization Using Transmission Gate-Based Technique", IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOL. 32, NO. 1, pp.87-99, 2013.
- [6] T. Sakurai, A.R. Newton, "Alpha-power law mosfet model and its application to cmos logics", IEEE Journal of Solid-State Circuits, VOL. 25, NO. 2, pp. 584–594, 1990
- [7] D. Blaauw, K. Chopra, A. Srivastava, L. Scheffer, "Statistical Timing Analysis: From Basic Principles to State of the Art", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, VOL 27. NO. 4. PP. 589-607, 2008...
- [8] Y. Wang, H. Luo, K. He, R. Luo, H. Yang, and Y. Xie, "Temperature-aware nbti modeling and the impact of input vector control on performance degradation", Proce. Design Automation and Test (DATE), pp. 546–551, 2007.
- [9] M.Ebrahimi, F.Oboril, S.Kiamehr, and M.B.Tahoori, "Aging-aware Logic Synthesis", IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp. 61-68, 2013.
- [10] K.-C. Wu and D. Marculescu, "Joint logic restructuring and pin reordering against NBTI-induced performance degradation", Proce. Design Automation and Test (DATE), pp. 75-80, 2009.
- [11] K.-C. Wu and D. Marculescu, "Aging-aware timing analysis and optimization considering path sensitization", Proce. Design Automation and Test (DATE), pp. 1-6, 2011.
- [12] C.H. Lin, S. Roy, C.Y. Wang, D.Z. Pan and D. Chen, "CSL: Coordinated and Scalable Logic Synthesis Techniques for Effective NBTI Reduction", 33rd IEEE International Conference on Computer Design (ICCD), pp. 236-243, 2015.
- [13] Nangate Inc., Sunnyvale, CA, "Nangate Open Cell Library", 2008. Available: http://www.nangate.com/
- [14] Nanoscale Integration and Modeling (NIMO) Group, ASU, Tempe, AZ. "Predictive Technology Model (PTM)",2009. Available: http://www.eas.asu.edu/~ptm/
- [15] Berkeley Logic Synthesis and Verification Group, ABC:
 "A System for Sequential Synthesis and Verification",
 http://www.eecs.berkeley.edu/~alanmi/abc/

يانويس ها

- ¹ Reliability
- ² Process Variation
- 3 Aging
- ⁴ Negative Bias Temperature Instability
- ⁵ Velocity Saturation
- ⁶ Signal Probability
- ⁷ Path Balancing
- 8 Guard Band
- 9 Block-Based Static Timing Analysis
- 10 Arrival Time
- ¹¹ Functionality

جدول (۲) مقایسه روش پیشنهادی و روش همسان سازی مسیرها [9]

رحسب ثانيه	زمان اجرا ب	درصد بهبود تغییرات تاخیر		
روش [9]	روش	روش [9]	روش روش	مدار
	پیشنهادی		پیشنهاد <i>ی</i>	
597.454	80.454	20.378	17.72	C499
469.925	73.97	6.98	5.92	C880
1308.42	59.48	21.6825	20.65	C1355
789.644	114.316	20.986	12.85	C1908
806.507	162.314	15.385	11.23	C2670
1174.76	246.77	6.258	4.67	C3540
2909.93	411.469	22.528	19.59	C5315
2644.03	306.774	3.897	3.48	C6288
3226.51	523.4	22.044	20.04	C7552
15684.17	1750.88	24.056	23.458	ROUND ROBIN
33325.65	2120.65	25.15	21.873	SQUARE
5721.55	531.86	17.21	14.68	میانگین

٧- نتيجه گيري

با کاهش روزافزون ابعاد ترانزیستورها، سالمندی و تنزل تدریجی خصوصیات ترانزیستورها که باعث کاهش کارآیی و تخریب عملکرد مدار می شود، به یک چالش اساسی در زمینه قابلیت اطمینان مدارهای مجتمع تبدیل شده است . در این مقاله، یک روش بازستز منطقی مبتنی بر بخشبندی به منظور برطرف کردن چالشهای زمانی ناشی از سالمندی در یک مدار دیجیتال ارائه شده که به طور موثری زمان اجرای فرآیند بهینهسازی را کاهش میدهد. در روش پیشنهادی، مدار با استفاده از ساختارهای مخروطی به مجموعهای از زیرمدارهای کوچکتر بخشبندی می شود. سپس این زیرمدارها سطح بندی شده و زیرمجموعهای از موثرترین زیرمدارها به منظور بهینهسازی انتخاب شده و تکنیک بازسنتز منطقی بر روی هر زیر مدار به طور مستقل اعمال میشده و تکنیک بازسنتز منطقی بر روی هر زیر مدار به طور مستقل اعمال میشود که باعث کاهش فضای جستجو و کاهش زمان اجرای الگوریتم می شود. نتایج حاصل از شبیه سازی برروی مدارهای محک ISCAS* نشان میدهد که روش پیشنهادی با سربار مساحت ۳۲/۳٪ تنزل کارآیی ناشی از سالمندی را حدود ۱۲۹۸٪ بهبود داده است.

مراجع

- [1] J. Fang, S. Gupta, S.V. Kumar, S.K. Marella, V. Mishra, P. Zhou, and S.S. Sapatnekar, "Circuit reliability: from physics to architectures", IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp. 243–246, 2012.
- [2] J. Henkel, L. Bauer, N. Dutt, P. Gupta, S. Nassif, M. Shafique, M. Tahoori, and N. When, "Reliable on-chip systems in the nano-era: lessons learnt and future trends", In Design Automation Conference (DAC), pp. 1–10, 2013.
- [3] W. Wang, S. Yang, S. Bhardwaj, R. Vattikonda, S. Vrudhula, F. Liu, and Y. Cao, "The impact of NBTI on the performance of combinational and sequential circuits", In Design Automation Conference (DAC), pp. 364–369, 2007