# یک روش سریع مبتنی بر بازسنتز منطقی به منظور کاهش اثرات سالمندی در مدارهای دیجیتال

سید میلاد ابراهیمی پور<sup>۱</sup>، بهنام قوامی<sup>۲</sup>، محسن راجی اسدآبادی<sup>۳</sup>

ا دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، دانشگاه شهید باهنر کرمان ، کرمان، miladebrahimi@eng.uk.ac.ir

دانشیار، روه مهندسی کامپیوتر، دانشگاه شهید باهنر کرمان ، کرمان، ghavami@uk.ac.ir

"استادیار، دانشکده مهندسی برق و کامپیوتر، دانشگاه شیراز، شیراز، mraji@shirazu.ac.ir

#### چکیده

با پیشرفت تکنولوژی و کاهش ابعاد ترانزیستورها، چالشهای جدیدی در حوزه قابلیت اطمینان تراشههای دیجیتال بوجود آمده است. از جمله این چالشها می توان به سالمندی ترانزیستورها ا شاره کرد که باعث کاهش کارآیی و تخریب عملکرد مدار می شود. تاکنون روشهای مختلفی با استفاده از تکنیک بازسنتز منطقی به منظور کاهش اثرات سالمندی در یک مدار ارائه شده است. اما مشکل اصلی این روشها طولانی بودن زمان اجرا و غیر قابل اعمال بودن آنها برای مدارهای مقیاس بزرگ می باشد. در این مقاله، یک روش بازسنتز منطقی مبتنی بر بخش بندی به منظور کاهش تنزل کارآیی ناشی از سالمندی در یک مدار دیجیتال ارائه شده که به طور موثری زمان اجرای فرآیند بهینه سازی را کاهش می دهد. در روش پیشنهادی، مدار با استفاده از ساختارهای مخروطی به مجموعه ای از زیرمدارها به منظور زیرمدارها به منظور زیرمدارها به منظور زیرمدارها به منظور به سازی انتخاب شده و تکنیک باز سنتز منطقی بر روی هر زیر مدار اعمال شده که باعث کاهش زمان اجرای الگوریتم می شود. همچنین با استفاده از زیرمدارهای ایجاد شده سعی شده تا سربار زمانی ناشی از محاسبه مجدد تاخیر مدار پس از هر دور از فرآیند بهینه سازی، کاهش یابد. نتایج حاصل از شبیه سازی نشان می دهد که روش پیشنهادی با سربار مساحت ۲۲/٤٪ تنزل کارآیی ناشی از سالمندی را حدود ۱۶/۱٪ بهبود داده است.

### كلمات كليدى

قابلیت اطمینان، سالمندی، بخش بندی، بازسنتز منطقی، ترانزیستور، مدارهای دیجیتال

#### ۱- مقدمه

نیاز به کارایی بیشتر، طراحان مدارهای دیجیتال را بر آن داشت تا اندازه ساخت ترانزیستورها را به ابعاد کمتر از چندین نانومتر کاهش دهند. این پیشرفتها باعث افزایش نمایی تعداد ترانزیستورها، افزایش فرکانس و کاهش ولتاژ کاری مدار شدهاند[1]. با پیشرفت تکنولوژی و کاهش ابعاد ترانزیستورها، طراحی و

ساخت تراشههای الکترونیکی با مشکلات جدیدی مواجه شده است. از جمله ی این موارد می توان به کاهش قابلیت اطمینان ٔ مدارهای دیجیتال اشاره کرد[2]. عواملی که قابلیت اطمینان سیستم را به خطر می اندازند، به دو دسته خرابیهای مستقل از زمان، مانند تغییرپذیری ساخت ٔ، و خرابیهای وابسته به زمان، مانند سالمندی ٔ ترانزیستور در اثر ناپایداری حاصل از دما و بایاس منفی ٔ نقسیم می شوند. (NBTI)

پدیده NBTI هنگامی اتفاق می افتد که ترانزیستور PMOS تحت با یاس منفی ( $V_{\rm gs}=-V_{\rm dd}$ ) قرار گیرد که با عث افزایش ولتاژ اَستانه ترانزیستور و کاهش تاخیر گیت می شود. پدیده NBTI به طور قابل ملاحظه ای عملکرد و کار آیی مدار را در طول دوره کار کرد اَن تحت تاثیر قرار می دهد و می تواند موجب نقض محدودیتهای زمانی مدار شود[E]. این پدیده می تواند تاخیر یک مسیر در یک مدار دیجیتال را حدود  $V_{\rm col}$  افزایش دهد[ $V_{\rm col}$ ] از این رو برای افزایش قابلیت اطمینان یک مدار دیجیتال در برابر سالمندی، نیازمند توسعه روش هایی به منظور کاهش اثرات سالمندی در یک مدار دیجیتال می باشیم.

در سالهای اخیر روشهای زیادی برای باز سنتز منطقی یک مدار دیجیتال ارائه شده است. با این وجود به دلیل زمان اجرای بالای آنها، بسیاری از این روشها برای مدارات مقیاس بزرگ قابل اعمال نیستند. این در حالی است که امروزه طراحی در کوتاهترین زمان ممکن یکی از مهمترین پارامترها در طراحی سیستمهای دیجیتال میباشد. لذا ارائه روشهای سریع و کارا در طراحی سیستمهای دیجیتال به یک نیاز ضروری تبدیل شود.

در این مقاله، یک روش مبتنی بر بازسنتز منطقی به منظور بهبود قابلیت اطمینان مدارهای دیجیتال مقیاس بزرگ در برابر سالمندی ارائه شده است. در روش ارائه شده، مدار اصلی با استفاده از ساختارهای مخروطی به مجموعهای زیرمدارهای کوچکتر بخشبندی می شود. سپس این زیر مدارها سطحبندی شده و گروهی از موثرترین زیرمدارها انتخاب شده و تکنیک بازسنتز منطقی بر روی هریک از آنها به صورت مستقل و مجزا اعمال می شود. در روش ارائه شده، با بخشبندی مدار به مجموعهای از زیر مدارهای کوچکتر فضای شده، با بغشبندی مدار به مجموعهای از زیر مدارهای کوچکتر فضای می یاید که در نتیجه آن زمان اجرای الگوریتم کاهش می یابد. همچنین در تمامی روشهای پی شین پس از هر دور از فرآیند بهینه سازی و ایجاد تغییر در مدار، نیازمند محاسبه مجدد تاخیر مدار هستیم که خود فرآیندی زمان بر است. در این مقاله سعی شده تا با استفاده از زیرمدارهای ایجاده شده از ساختارهای مخروطی، سربار زمان اجرای ناشی از محاسبه مجدد تاخیر مدار کاهش یابد.


در ادامه این مقاله و در بخش دوم به معرفی پدیده NBTI پرداخته شده و نحوه محاسبه تاخیر مدار با در نظر گرفتن اثرات ناشی از سالمندی ارائه میشود. سپس، به بررسی کارهای پیشین پرداخته و در نهایت، انگیزش از ارائه این مقاله بیان میشود. در بخش سوم روش پیشنهادی به منظور کاهش اثرات ناشی از NBTI در مدار توضیح داده خواهد شد. در بخش چهارم نتایج حاصل از شبیهسازی ارائه شده و در نهایت در بخش پنجم گیری ارائه میشود.

### ۲- پیش زمینهها

در این بخش پیش زمینه لازم در مورد پدیده NBTI و همچنین مدل ا ستفاده شده به منظور تخمین تاخیر مدار در اثر سالمندی ارائه می شود. سپس، به بررسی کارهای پیشین پرداخته و در نهایت، انگیزش از ارائه این مقاله بیان می شود.

### ۱-۲- یدیده NBTI

پدیده NBTI در ترانزیستورهای PMOS اتفاق می افتد. این پدیده باعث افزایش ولتاژ آستانه شده و شامل دو مرحله استرس و بازیابی می باشد.




### شكل (١) مرحله استرس [5]

در طی مراحل ساخت و در طول فرآیند اکسیداسیون، اتمهای اکسیژن با سیلیسم تشکیل پیوند می دهند اما بدلیل تفاوت در ساختار اتمی سیلیسیم و اکسید سیلیسیم تعدادی از اتمهای سیلیسیم بدون پیوند باقی می مانند[5] که این اتم های باقی ما نده با هیدروژن واکنش می دهند و پیوند H-آی ایجاد می شود. در مرحله استرس، همانطور که در شکل (۱) مشخص است زمانی که ترانزیستور PMOS تحت بایاس منفی قرار می گیرد، یک میدان الکتریکی در سراسر لایه اکسید ایجاد می شود و حفرههای موجود در کانال موجب شکست پیوند سیلیسیم و هیدروژن می شوند. اگر اتمهای هیدروژن آزاد شده از مرحله قبل با یکدیگر واکنش دهند مولکول هیدروژن H ایجاد شده و از اکسید گیت خارج می شوند. حال اگر ترانزیستور خاموش شود، مرحله بازیابی آغاز ترانزیستور می شود.

 $H_2$  در این مرحله اتمهای هیدروژنی که تشکیل مولکول هیدروژن ندادهاند دوباره با یونهای سیلیسیم واکنش داده و باعث کاهش اثرات مرحله استرس می گردند.

نکته مهمی که باید به آن توجه کرد این است که همانطور که در شکل (۲) قابل مشاهده است، مرحله بازیابی نمی تواند به صورت کامل اثرات مرحله اســـترس را خنثی کند و در طولانی مدت ولتاژ آســـتانه ترانزیســتور افزایش مــ باید.



شکل (۲) غلبه مرحله استرس بر مرحله بازیابی

#### ۲-۲- مدل NBTI

تاخیر یک گیت در زمان t و در اثر سالمندی را می توان به صورت زیر بیان کرد:  $D_{gate}\left(t\right) = D_{gate}\left(0\right) + \Delta D_{gate}\left(t\right) \tag{$1$}$  که در این معادله  $D_{gate}\left(t\right)$  تاخیر گیت در زمان  $D_{gate}\left(t\right)$  بنشان می دهد،  $D_{gate}\left(t\right)$  نشان در زمان  $D_{gate}\left(t\right)$  بوده و  $\Delta D_{gate}(t)$  میزان تغییرات تاخیر ناشی از سالمندی را در زمان  $\Delta D_{gate}(t)$  می دهد. تاخیر اولیه گیت را می توان از طریق رابطه (۶) محاسبه کرد [6]:  $C_{L} V_{ad}$ 

$$D_{gate} = \frac{c_L v_{dd}}{\beta (v_{dd} - v_{th})^{\alpha}} \tag{7}$$

که در این معادله، CL نشان دهنده خازن بار،  $\alpha$  نشان دهنده سرعت اشباع میباشد. Vth نمایانگر مقدار اولیه ولتاژ آستانه و Vdd ولتاژ تغذیه را نشان میدهد. همچنین  $\beta$  پارامتری است که به اندازه گیت بستگی دارد.

براساس[6]، تغييرات تاخير با تغييرات ولتاژ آستانه رابطه خطى دارد، يعنى:

$$\Delta D_{gate} = \mu \Delta V_{th} \tag{7}$$

$$\mu = \frac{\alpha D_{gate}}{V_{dd} - V_{th0}} \tag{f}$$

که در این روابط،  $V_{th}\Delta$  تغییرات ناشی از سالمندی را نشان می دهد که می توان آن را از طریق رابط (۵) تخمین زد[7]:

$$\Delta V_{th\_nbti} = \left(\frac{\sqrt{\kappa_v^2 s T_{clk}}}{1 - \beta_t^{\frac{1}{2n}}}\right)^{2n} \tag{(a)}$$

$$\beta_t = 1 - \left( \frac{2\varepsilon_1 t_e + \sqrt{\varepsilon_2 C (1 - s) T_{clk}}}{2t_{ox} + \sqrt{Ct}} \right) \tag{5}$$

$$K_{v} = \left(\frac{qt_{ox}}{\varepsilon_{ox}}\right)^{3} K_{1}^{2} C_{ox} (V_{gs} - V_{th}) \sqrt{C} e^{\left(\frac{2E_{ox}}{E_{o1}}\right)}$$
 (Y)

$$C = T_0^{-1} e^{\left(-\frac{E_a}{kT}\right)} \tag{(A)}$$

که در این مدل، t نشان دهنده طول عمر مدار، Vth مقدار ولتاژ آستانه در زمان s ، t=0 مشخص کننده دوره کاری ترانزیستور و  $T_{clk}$  مدت زمان یک سیکل ساعت ترانزیستور را نشان می دهد. n حدود 0.16 می باشد [7].

### ۳-۲- کارهای پیشین


تا کنون روشهای متعددی به منظور کاهش اثرات سالمندی با استفاده از تکنیک باز سنتز منطقی در مدارهای دیجیتال ارائه شده است. در [8] یک روش سنتز با استفاده از کتابخانه آگاه از BTI ارائه شده است. برای بدست آوردن کتابخانه آگاه از BTI باید تمامی سلولها به ازای دوره کاری مختلف در ورودی سلول توصیف شوند. مشکل این روش در این است که باید برای تمامی سلولها و همچنین تمامی حالات ممکن برای دورهکاری ورودی هر سلول، سلولهای مورد نظر را توصیف کنیم. در [9] با استفاده از همسان سازی مسیرها یک روش سنتز آگاه از سالمندی با در نظر گرفتن یک باند محافظ مشخص ارائه شده است. در این روش، در هر مرحله از فرآیند بهینهسازی ابتدا تاخیر ناشی از سالمندی برای هر خروجی مدار محاسبه شده و سپس با در نظر گرفتن این تاخیر، محدودیتهای زمانی در مرحله سنتز مدار به گونهای بهینهسازی میشوند که همهی مسیرها در یک زمان مشخص به باند محافظ مورد نظر برسند. در [10,11] با استفاده از تکنیکهای بازسازی منطقی مدار و همچنین مرتب-سازی مجدد پینهای ورودی هر گیت، سعی شده تا تنزل تاخیر ناشی از سالمندی در مدار کاهش یابد. در [12] یک روش سنتز آگاه از سالمندی به منظور کاهش اثرات ناشی از سالمندی در یک مدار دیجیتال ارائه شده است. در این روش، ابتدا خروجیهایی از مدار اصلی که تاخیر ناشی از سالمندی در آنها موجب نقض محدودیتهای زمانی مدار می شوند، مشخص شده و مخروط

ورودی آنها استخراجی می شود. سپس هر یک از مخروطهای استخراج شده با استفاده از روش باز سنتز منطقی به گونهای بهینه سازی می شوند که تاخیر آنها در اثر سالمندی موجب نقض محدودیتهای زمانی مدار نشود.

نکته قابل توجه این است که در تمامی روشهای ذکر شده به دلیل اینکه در هر مرحله از فرآیند بهینهسازی مجبور به بررسی زمانی کل مدار هستیم و همچنین بدلیل اینکه در هر مرحله از فرآیند بهینهسازی بخش بسیار بزرگی از مدار برای بهینه سازی انتخاب می شود، اجرای الگوریتم بسیار زمانبر خواهد بود که در نتیجه آن، این روشها قابل اعمال به مدارهای مقیاس بزرگ نمی باشند.

# ٤-۲- انگيزش

شکل (۳)، نتایج حا صل از شبیه سازی تاخیر در اثر سالمندی چهار ساختار متفاوت از گیت AND چهار ورودی بعد از گذشت ۱۰ سال را نشان می دهد. همانطور که در شکل مشخص ا ست تاخیر این ساختارها در اثر سالمندی با یکدیگر متفاوت است. در نتیجه می توان از طریق ایجاد تغییر در ساختار یک مدار آن را به گونه ای بهینه سازی نمود که کمترین تاخیر در اثر سالمندی را داشته باشد





شکل(۳) ساختارهای مختلف گیت AND چهار ورودی


در این مقاله، با استفاده از تکنیک باز سنتز منطقی، ساختارهای مختلفی از هر مدار ایجاد شده و سپس ساختاری که کمترین تاخیر را در اثر سالمندی داشته باشد، به عنوان ساختار بهینه انتخاب می شود.

# ۳- روش پیشنهادی

شکل (۴) فلوچارت روش پیشنهادی برای کاهش تنزل کارآیی ناشی از سالمندی را نشان می دهد. در روش پیشنهادی، به منظور کاهش تنزل کارآیی ناشی از ناشی از سالمندی ابتدا با استفاده از یک ابزار تحلیل زمانی ایستا مبتنی بر بلوک (STA)، تاخیر مدار در اثر سالمندی محاسبه می شود. سپس مدار اصلی با استفاده از ساختارهای مخروطی به مجموعهای از زیرمدارهای کوچکتر بخش بندی شده و برای هر زیر مدار، جدولی شامل تاخیر آن زیرمدار از هریک از ورودی های زیر مدار به هریک از خروجی های آن محاسبه می شود. با توجه به این که در اثر سالمندی فقط تاخیر گروهی از خروجی های مدار از محدودیت های زمانی موجود تجاوز می کند، گروهی از موثرترین زیر مدار ها برای بهینه سازی انتخاب شده و تکنیک باز سنتز منطقی بر روی هریک از مانی مورت م ستقل و مجزا اعمال می شود. سپس با استفاده از جداول آنها به صورت م ستقل و مجزا اعمال می شود. سپس با استفاده از جداول تاخیر زیرمدارها، تاخیر مدار در اثر سالمندی محاسبه می گردد.








شکل (٤) روش پیشنهادی به منظور کاهش سالمندی

# ۱-۳- بخش بندی مدار

بخش بندی مدار به مجموعهای از زیرمدارهای کوچکتر از طریق ساختارهای مخروطی شکلی که از خروجیهای نهایی مدار نشات می گیرند، صورت می پذیرد. ساختارهای مخروطی به صورت مجموعهای از دروازههای مدار که بین یک خروجی ا صلی و ورودیهای اولیه مدار واقع شدهاند، تعریف می شود. با توجه به اینکه، برای ایجاد تغییر در تاخیر خروجی مدار فقط باید در ساختار مخروطی آن خروجی تغییر ایجاد کرد، در این مقاله از ساختارهای مخروطی به منظور بخش بندی مدار استفاده شده است. به عنوان مثال شکل (۵) را در نظر بگیرید. به منظور تغییر تاخیر PO1 در این مدار، باید تغییراتی در ساختار زیرمدار ۱، زیرمدار ۲ و زیرمدار ۳ ایجاد شود.



شکل (٥) ساختار مخروطی گراف یک مدار


برای بخش بندی مدار به مجموعهای از زیرمدارهای کوچکتر، بخشهایی از مدار که تنها در یک مخروط واقع شدهاند، به عنوان خوشههای مدار در نظر گرفته می شوند. همچنین بخشهایی از مدار که به صورت مشترک بین چندین مخروط واقع شدهاند به عنوان خوشههای جدید در نظر گرفته می شوند. بعد از اینکه ورودیها و خروجیهای مرتبط با هر خو شه به آن تخ صیص داده شد، خوشههای استخراج شده، هر یک به عنوان مداری مستقل در نظر گرفته

به منظور بخش بندی یک مدار ترکیبی به مجموعه ای از زیر مدارهای کوچکتر، ابتدا گراف مدار تشکیل شده و مرتبسازی توپولوژیکی برروی آن اعمال می شود. سپس از هریک از خروجیهای مدار شروع به پیمایش رو به عقب می کنیم. در طول هر پیمایش برچسبی متناظر با خروجی مربوطه مدار به گره هایی که ملاقات می شوند، تخصیص می دهیم. در نهایت هر یک از گرههای گراف مدار دارای لیستی از برچسبها خواهند بود. سپس خو شههای

گراف مدار استخراج می شوند. خو شههای گراف به صورت مجموعه گرههایی با لیست برچسب یکسان تعریف می شوند. شکل (۶) زیر مدارهای ایجاد شده با استفاده از روش بخش بندی ارائه شده را برای گراف مدار شکل (۵) نشان می دهد. در این شکل زیر مدار ۱ دارای لیست برچسب [PO1]، زیر مدار ۲ دارای لیست برچسب دارای لیست برچسب [PO1,PO2] و زیر مدار ۳ دارای لیست برچسب [PO1,PO2,PO3] می باشند.

پس از خوشـهبندی مدار، ورودیها و خروجیهای مربوط به هر خوشـه مشخص می شوند. بدین منظور، گرههایی در خوشه که دارای والدی با لیست برچسب متفاوت با لیست برچسب آن گره با شند به عنوان خروجی خوشه در نظر گرفته میشوند. همچنین یالهای ورودی به یک گره که جز ورودیهای اولیه مدار باشند و یا از گرههای فرزندی نشأت بگیرند که دارای لیست برچسب متفاوتی با لیست برچسب آن گره باشند، به عنوان ورودی خوشه در نظر گرفته میشوند.

در هنگام بهینهسازی مدار پس از هر دور از فرآیند بهینهسازی نیازمند محاسبه مجدد تاخیر مدار هستیم که خود فرآیندی بسیار زمان بر است. از اینرو، همانطور که در شکل (۷) مشخص شده به منظور کاهش سربار زمانی ناشی از محاسبه مجدد تاخیر مدار، قبل از اجرای فرآیند بهینه سازی ابتدا تاخیر ناشی از سالمندی هر زیر مدار محاسبه میشود و سپس هر زیر مدار به صورت یک ابر دروازه در نظر گرفته می شود که تاخیر آن از هر ورودی به هر خروجی آن مشخص می باشد.



شکل (۷) ابر دروازههای ایجاد شده از زیرمدارهای شکل (٦)

# ۲–۳- سطحبندی زیر مدارها

با توجه به اینکه تغییر ساختار هر زیر مدار منجر به تغییر زمان ورود" دروازههای موجود در مخروط خروجی آن زیر مدار می سود، باید ابتدا تمامی زیر مدار ها سطح بندی شده و سپس از ورودیهای اصلی مدار به سمت خروجیهای آن زیر مدارهای موجود در هر سطر بهینه سازی شوند. مخروط خروجی یک زیر مدار برابر مجموعه دروازههایی از مدار اصلی است که از خروجیهای زیرمدار مسیری به آنها وجود دارد. به منظور سطح بندی زیر

مدارها از مرتب سازی توپولوژیکی ا ستفاده می شود. بدین صورت که هر زیر مدار معادل یک گره در نظر گرفته شده که ورودیهای آن برابر ورودیهای زیر مدار و خروجیهای آن برابر خروجیهای زیر مدار در نظر گرفته میشوند و سپس مرتبسازی توپولوژیکی بر روی این گرهها اعمال می گردد.

### ٣-٣- انتخاب مجموعه موثرترین زیرمدارها

با توجه به اینکه در اثر سالمندی فقط تاخیر گروهی از خروجیهای مدار از محدودیتهای زمانی موجود تجاوز می کند و تاخیر سایر خروجیها باعث نقض محدودیتهای زمانی مدار نمی شود، نیازی به تغییر ساختار تمامی زیرمدارهای حاصل از اعمال الگوریتم بخش بندی نمی باشد. بر این اساس در روش پیشنهادی و به منظور بهینه سازی سالمندی مدار، ابتدا با استفاده از نتایج بد ست آمده از STA خروجیهای اصلی مدار که باعث نقض محدودیتهای زمانی مدار می شوند، مشخص شده و سپس گروهی از زیرمدارها که در لیست برچسب آنها برچسب متناظر با هر یک از این خروجیها وجود دارد برای بهینه سازی انتخاب شده و در مجموعه موثر ترین زیرمدارها قرار می گیرند. از سایر زیر مدارها می توان برای کاهش مساحت مدار استفاده کرد.

# ٤-٣- بازسنتز منطقى

به منظور کاهش سالمندی مدار، هر یک از زیرمدارهای موجود در مجموعه موثرترین زیرمدارها با حفظ عملکرد $^{11}$  به نحوی تغییر ساختار می یابند که سالمندی مدار کاهش یابد. بدین منظور، پیاده سازیهای منطقی متفاوتی از هر زیر مدار ا ستخراج می شود. سپس هر یک از این پیاده سازیها در مدار ا صلی جایگزین شده و تاخیر مدار در اثر سالمندی محاسبه می شود و درنهایت پیاده سازی که منجر به کمترین تاخیر شود، انتخاب می گردد.

جایگزینی پیادهسازی های مختلف از هر زیر مدار در مدار اصلی و محاسبه تاخیر مدار به ازای هر یک از این پیادهسازیها منجر به طولانی شدن زمان اجرای روش پیشنهادی میگردد. به منظور کاهش زمان اجرای روش پیشنهادی، ابتدا مخروط خروجی مربوط به هر زیر مدار در مدار اصلی استخراج میشود. سپس تاثیر هر پیادهسازی از زیر مدار برروی مخروط خروجی آن محا سبه میگردد که در نهایت منجر به کاهش زمان اجرای روش پی شنهادی میگردد.

# ٤- نتايج شبيهسازي

روش پیشنهادی به زبان C++ پیادهسازی و بر روی مدارهای محک ISCAS'85 اعمال شده است. برای مدل کردن سالمندی در سطح گیت از کتابخانه Mangate 45nm و در سطح ترانزیستور از کتابخانه 45nm کتابخانه شده است. به منظور ایجاد ساختارهای مختلف از هر زیر مدار از ابزار سنتز ABC [15] استفاده شده است.

# ۱-٤- کارآیی روش پیشنهادی

جدول (۱) نتایج حا صل از شبیه سازی را نشان می دهد. در این جدول ستون اول نام مدار و ســتون دوم تاخیر اولیه مدار در زمان  $\mathbf{t}=0$  را نشــان می دهد. ستون سوم و چهارم به ترتیب درصد تغییرات تاخیر مدار در اثر سالمندی پس

وی مدارهای محک	ز شبیهسازی بر	حاصل از	(۱) نتایج	جدول (
----------------	---------------	---------	-----------	--------

بنهسازى	بعد از بهی	قبل از بهینهساز <i>ی</i>			
درصد تغییرات مساحت	درصد بهبود تغییرات تاخیر در اثر سالمندی	مساحت	درصد تغییرات تاخیر در اثر سالمندی	تعداد دروازهها	مدار
5.6	17.72	245.784	18.57	575	C499
-1.25	5.92	341.544	14.67	459	C880
7.73	20.65	437.304	18.12	588	C1355
-4.63	12.85	609.14	16.91	524	C1908
5.37	11.23	1013.99	11.51	834	C2670
-3.14	4.67	1399.96	10.27	1088	C3540
6.45	19.59	2070.28	14.59	1666	C5315
4.66	3.48	1987.55	4.8	2416	C6288
8.26	20.04	2877.59	14.21	3513	C7552
10.57	23.68	34231.18	19.46	54215	Sqrt
7.29	22.94	36158.74	18.87	55910	Multiplier
4.26	14.80		14.73		میانگین

از گذشت ۱۰ سال و مساحت مدار قبل از انجام بهینه سازی با استفاده از روش پیشنهادی را نشان می دهد. ستون پنجم و ششم نیز به ترتیب در صد بهبود تغییرات تاخیر مدار در اثر سالمندی پس از گذشت ۱۰ سال و مساحت مدار بعد از اعمال روش پیشنهادی را نشان می دهد. به عنوان مثال مدار C5315 را در نظر بگیرید. تاخیر اولیه این مدار ۱۸۴۵ بوده که پس از گذشت ۱۰ سال و در اثر سالمندی تاخیر آن ۱۴/۵۹٪ افزایش یافته است. همچنین مساحت این مدار قبل از بهینه سازی مساحت این تغییرات تاخیر این مدار در اثر سالمندی و پس از گذشت ۱۰ سال ۱۹/۵۹٪ تغییرات تاخیر اولیه (قبل از بهینه سازی) بهبود یافته است که این بهبود باعث ایجاد سربار مساحتی حدود ۴۵/۶٪ شده است. اعداد منفی در ستون آخر جدول نشان دهنده کاهش مساحت مدار پس از انجام بهینه سازی

# ۲-۶- زمان اجرای روش پیشنهادی

به منظور ارزیابی مقیاس پذیری روش پیشنهادی برای کاهش سالمندی یک مدار دیجیتال، روش سنتز آگاه از سالمندی با استفاده از همسان سازی مسیرها [9]، پیاده سازی شده و زمان اجرای آن برای بعضی از مدارهای محک ISCAS'85 و ISCAS'85 با زمان اجرای روش پیشنهادی مقایسه شده است. جدول (۲) نتایج حاصل از روش ارائه شده در [9] و روش پیشنهادی را نشان می دهد. همان طور که در این جدول مشخص است، روش پیشنهادی زمان اجرای فرآیند بهینه سازی را به طور میانگین حدود ۱۱ برابر کاهش داده است. این در حالی بهینه سازی را به طور میانگین حدود ۱۱ برابر کاهش داده است. این در حالی

است که روش [9] تغییرات تاخیر در اثر سالمندی را حدود ۱/۲ برابر بیشتر از روش پیشنهادی بهبود داده است.

### ٥- نتيجه گيري

با کاهش روزافزون ابعاد ترانزیستورها، سالمندی و تنزل تدریجی خصوصیات ترانزیستورها که باعث کاهش کارآیی و تخریب عملکرد مدار میشود، به یک چالش اساسی در زمینه قابلیت اطمینان مدارهای مجتمع تبدیل شده است. در این مقاله، یک روش بازسنتز منطقی مبتنی بر بخشبندی به منظور برطرف کردن چالشهای زمانی ناشی از سالمندی در یک مدار دیجیتال ارائه شده که به طور موثری زمان اجرای فرآیند بهینهسازی را کاهش میدهد. در روش پیشنهادی، مدار با استفاده از ساختارهای مخروطی به مجموعهای از زیرمدارهای کوچکتر بخشبندی میشود. سپس این زیرمدارها سطح بندی شده و زیرمجموعهای از موثرترین زیرمدارها به منظور بهینهسازی انتخاب شده و تکنیک بازسنتز منطقی بر روی هر زیر مدار به طور مستقل اعمال میشود که باعث کاهش فضای جستجو و کاهش زمان اجرای الگوریتم میشود. نتایج حاصل از شبیهسازی برروی مدارهای محک 35'SCAS نشان میدهد که روش پیشنهادی با سربار مساحت ۲۶٬۳۶٪ تنزل کارآیی ناشی از سالمندی را حدود ۱۳/۸٪ بهبود داده است.

- Conference on Computer-Aided Design (ICCAD), pp. 61-68, 2013
- [5] I.C. Lin, C.H. Lin, and K.H. Li, "Leakage and Aging Optimization Using Transmission Gate-Based Technique", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, VOL. 32, NO. 1, pp.87-99, 2013.
- [6] T. Sakurai, A.R. Newton, "Alpha-power law mosfet model and its application to cmos logics", IEEE Journal of Solid-State Circuits, VOL. 25, NO. 2, pp. 584–594, 1990.
- [7] H. Amrouch, V. van Santen, T. Ebi, V. Wenzel, and J. Henkel, "Towards Interdependencies of Aging Mechanisms," IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp. 478-485, 2014.
- [8] Y. Wang, H. Luo, K. He, R. Luo, H. Yang, and Y. Xie, "Temperature-aware nbti modeling and the impact of input vector control on performance degradation", Design Automation and Test in Europe Conference (DATE), pp. 546–551, 2007.
- [9] M.Ebrahimi, F.Oboril, S.Kiamehr, and M.B.Tahoori, "Aging-aware Logic Synthesis", IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp. 61-68, 2013.
- [10] K.-C. Wu and D. Marculescu, "Joint logic restructuring and pin reordering against NBTI-induced performance degradation", Design Automation and Test in Europe Conference (DATE), pp. 75-80, 2009.
- [11] K.-C. Wu and D. Marculescu, "Aging-aware timing analysis and optimization considering path sensitization", Design Automation and Test in Europe Conference (DATE), pp. 1-6, 2011.
- [12] C.H. Lin, S. Roy, C.Y. Wang, D.Z. Pan and D. Chen, "CSL: Coordinated and Scalable Logic Synthesis Techniques for Effective NBTI Reduction", 33rd IEEE International Conference on Computer Design (ICCD), pp. 236-243, 2015.
- [13] Nangate Inc., Sunnyvale, CA, "Nangate Open Cell Library", 2008. Available: http://www.nangate.com/
- [14] Nanoscale Integration and Modeling (NIMO) Group, ASU, Tempe, AZ. "Predictive Technology Model (PTM)",2009. Available: http://www.eas.asu.edu/~ptm/
- [15] Berkeley Logic Synthesis and Verification Group, ABC: "A System for Sequential Synthesis and Verification", http://www.eecs.berkeley.edu/~alanmi/abc/

جدول (۲) مقایسه روش پیشنهادی و روش همسانسازی مسیرها [9] درصد دهمد تغییرات زمان احیار حسب ثانید

زمان اجرا برحسب تانیه		درصد بهبود تغییرات			
			تاخير		
روش [9]	روش	روش [9]	روش	مدار	
	پیشنهادی	L> 1 (6-9)	پیشنهادی		
597.45	43.45	20.378	17.72	C499	
469.93	33.97	6.98	5.92	C880	
1308.42	23.48	21.6825	20.65	C1355	
789.64	51.32	20.986	12.85	C1908	
806.51	71.31	15.385	11.23	C2670	
1174.76	119.77	6.258	4.67	C3540	
2909.93	209.47	22.528	19.59	C5315	
2644.03	170.77	3.897	3.48	C6288	
3226.51	290.41	22.044	20.04	C7552	
23684.17	1350.88	24.056	23.68	Sqrt	
37325.65	1820.65	25.15	22.94	Multiplier	
6812.45	380.49	17.21	14.80	میانگین	

### مراجع

- [1] J. Fang, S. Gupta, S.V. Kumar, S.K. Marella, V. Mishra, P. Zhou, and S.S. Sapatnekar, "Circuit reliability: from physics to architectures", IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp. 243–246, 2012.
- [2] J. Henkel, L. Bauer, N. Dutt, P. Gupta, S. Nassif, M. Shafique, M. Tahoori, and N. When, "Reliable on-chip systems in the nano-era: lessons learnt and future trends", In Design Automation Conference (DAC), pp. 1–10, 2013.
- [3] W. Wang, S. Yang, S. Bhardwaj, R. Vattikonda, S. Vrudhula, F. Liu, and Y. Cao, "The impact of NBTI on the performance of combinational and sequential circuits", In Design Automation Conference (DAC), pp. 364–369, 2007
- [4] M.Ebrahimi, F.Oboril, S.Kiamehr, and M.B.Tahoori, "Aging-aware Logic Synthesis", IEEE/ACM International

**Abstract:** As CMOS devices become smaller, transistor aging due to Bias Temperature Instability (BTI) become a major issue for circuit reliability. Aging results in circuit performance degradation over time and eventually leads to a lifetime reduction of Integrated Circuits. There are a lot of works in the literature that aims to resynthesize the circuit but their main drawback is that they are expensive in term of run time. These methods require changes to adapt to large-scale circuits. In this paper, an efficient circuit partitioning-based optimization method based-on the resynthesizing is presented, which significantly speeds up the optimization process. In the proposed method, the circuit is divided into the topologically levelized small subcircuits by cone structures. Then, a group of critical subcircuits is extracted and resynthesis technique is applied to them. Experimental results show that the proposed method can improve the delay degradation of the circuit by 14.8% at the expense of 4.26% area overhead, on average.

- <sup>7</sup> Path Balancing
- <sup>8</sup> Guard Band
- 9 Block-Based Static Timing Analysis
- <sup>10</sup> Super Gate
- <sup>11</sup> Arrival Time
- 12 Functionality

- <sup>1</sup> Reliability
- <sup>2</sup> Process Variation
- 3 Aging
- <sup>4</sup> Negative Bias Temperature Instability
- <sup>5</sup> Velocity Saturation
- <sup>6</sup> Signal Probability