کاهش اثرات سالمندی در حافظه نهان دستورالعمل با استفاده از روش کدگذاری مجموعه دستورالعمل

سید میلاد ابراهیمیپور\، بهنام قوامی ، محسن راجی ۳

ا دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، دانشگاه شهید باهنر کرمان ، کرمان، miladebrahimi@eng.uk.ac.ir

^۲دانشیار، گروه مهندسی کامپیوتر، دانشگاه شهید باهنر کرمان ، کرمان، ghavami @uk.ac.ir

استادیار، دانشکده مهندسی برق و کامپیوتر، دانشگاه شیراز ، شیراز، mraji@shirazu.ac.ir

چکیده

با پیشرفت تکنولوژی و کاهش ابعاد ترانزیستورها، چالشهای جدیدی در حوزه قابلیت اطمینان تراشههای دیجیتال بوجود آمده است. از جمله این چالشها می توان به سالمندی ترانزیستورها اشاره کرد که باعث کاهش کارآیی و تخریب عملکرد مدار می شود. سالمندی ترانزیستورها موجب کاهش حاشیه نویز ایستا در سلولهای حافظه می گردد. تاکنون روشهای زیادی به منظور کاهش اثرات سالمندی در حافظه ارائه شده است، اما تمامی این روشها سربار مساحت زیادی را به سیستم تحمیل می کنند. در این مقاله، یک روش کدگذاری مجموعه دستورالعمل آگاه از سالمندی به منظور کاهش اثرات سالمندی در حافظه نهان دستورالعمل ارائه شده است. در روش پیشنهادی بخشهای مختلف یک دستورالعمل به گونهای کدگذاری مجدد می شوند که اثرات ناشی از سالمندی در حافظه نهان حدود ۳۵/۳۵٪ اثرات ناشی از سالمندی را در یک حافظه نهان بهبود می بخشد.

كلمات كليدي

قابلیت اطمینان، سالمندی، حاشیه نویز ایستا، حافظه نهان

۱- مقدمه

نیاز به کارآیی بیشتر، طراحان مدارهای دیجیتال را بر آن داشت تا اندازه ساخت ترانزیستورها را به ابعاد کمتر از چندین نانومتر کاهش دهند. این پیشرفتها باعث افزایش نمایی تعداد ترانزیستورها، افزایش فرکانس و کاهش ولتاژ کاری مدار شدهاند[1]. با پیشرفت تکنولوژی و کاهش ابعاد ترانزیستورها، طراحی و ساخت تراشههای الکترونیکی با مشکلات جدیدی مواجه شده است. از جمله ی این موارد می توان به کاهش قابلیت اطمینان مدارهای دیجیتال

اشاره کرد[2]. پدیده سالمندی ترانزیستور در اثر ناپایداری حاصل از دما و بایاس (BTI)، یکی از مهم ترین عواملی است که قابلیت اطمینان سیستم را به خطر می اندازد[۹۳].

پدیده BTI شامل دو مرحله استرس و بازیابی است. همان طور که در شکل (۱) مشخص شده در مرحله استرس و هنگامی که ترانزیستور فعال است، چگالی جریان ٔ در طول زمان کاهش یافته و منجر به افزایش ولتاژ آستانه ترانزیستور می شود. از سوی دیگر در مرحله بازیابی و هنگامی که ترانزیستور خاموش است، اثرات ناشی از مرحله استرس کاهش مییابد. با این


وجود، نکته مهمی که باید به آن توجه کرد این است که همانطور که در شکل (۱) قابل مشاهده است، مرحله بازیابی نمی تواند به صورت کامل اثرات مرحله استرس را خنثی کند و در طولانی مدت ولتاژ آستانه ترانزیستور افزایش می- یابد. در نتیجه، پدیده BTI موجب افزایش ولتاژ آستانه و همچنین افزایش تاخیر مدارهای ترکیبی شده و به طور قابل ملاحظهای عملکرد و کارآیی مدار را در طول دوره کارکرد آن تحت تاثیر قرار می دهد و در نهایت می تواند منجر به نقض محدودیتهای زمانی مدار شود [۵]. با توجه به موارد ذکر شده می- توان نتیجه گرفت که پدیده BTI می تواند موجب کاهش میانگین زمان تا بروز خطا 6 (MTTF) و همچنین فرسودگی 8 سریع تر سیستم شود.

اگرچه پدیده BTI می تواند باعث افزایش تاخیر مدارهای ترکیبی شود، اما این پدیده به طور موثری موجب کاهش حاشیه زمانی ایستا V (SNM) در یک سلول حافظه SRAM شده [2 و V] و تـاثیر آن بـر تـاخیر دسترسـی SRAM قابل چشـم,پوشـی اسـت[A و 9]. SRAM یک سـلول حافظه SRAM نشان دهنده میزان مقاومت آن سلول در مقابل نویز ولتاژی است. به عبارت دیگر، SNM نشان دهنده بیشینه میزان نویز ولتاژی است که می توانـد توسط یک سلول حافظه SRAM تحمل شود بدون اینکه مقدار ذخیره شـده در آن سلول تغییر یابد[1].

نرخ دوره کاری $^{\circ}$ (DCR) یک سلول حافظه SRAM برابر است با درصدی از طول عمر پیشبینی شده سلول حافظه که درآن مقدار یک ذخیره شده است. اگر سلول SRAM برای یک مدت زمان طولانی مقداری را در خود ذخیره کند، DCR نزدیک به صفر یا یک، تنزل SNM ناشی از افزایش می یابد [۱۱]. در نتیجه، به منظور کمینه کردن تنزل SNM ناشی از BTI میزان DCR آن سلول باید به $^{\circ}$ 0 نزدیک شود [۱۲].

از آنجایی که حافظه نهان دستورالعمل ۱٬ (ICache) یکی از اجزا اصلی پردازندههای نهفته میباشد که از سلولهای SRAM ساخته شده و همچنین به دلیل این که سلولهای این حافظه مقدار ثابتی را برای مدت زمانی طولانی در خود ذخیره می کنند، تاثیر BTI بر روی حافظههای ICache تشدید می-شود. بنابراین، مقاومسازی حافظههای ICache در مقابل پدیده BTI یکی از مهم ترین مراحل به منظور بهبود قابلیت اطمینان پردازندههای نهفته میباشد. در این مقاله، یک روش کدگذاری مجموعه دستورالعمل ((ISE)) به منظور بهبود قابلیت اطمینان حافظههای ICache در مقابل پدیده BTI ارائه شده است. در روش ارائه شده، ابتدا جایگزینیهای متوالی دستورالعملها در یک حافظه امایش داده می شود. در مرحله بعد با استفاده از گراف استخراج دستورالعملها نمایش داده می شود. در مرحله بعد با استفاده از گراف استخراج شده، کدگذاری بهینه دستورات به گونهای استخراج می شود که اثرات ناشی از شده، کدگذاری بهینه دستورات به گونهای استخراج می شود که اثرات ناشی از مدان مکترین مقدار ممکن برسد.

در ادامه این مقاله و در بخش دوم به بررسی تاثیر BTI بـر تنـزل SNM در سلولهای SRAM پرداخته شده و همچنین کارهای پیشـین مـورد بررسـی قرار میگیرند. در بخش سوم روند اسـتفاده شـده بـه منظـور اسـتخراج تنـزل ISE مر حافظههای ICache معرفی شده و در بخـش چهـارم روش ICache پیشنهادی به منظور کاهش اثـرات ناشـی از BTI در حافظـههـای Tache توضیح داده خواهد شد. در بخش پنجم نتایج حاصل از شبیهسازی ارائه شده و در نهایت در بخش هفتم نتیجهگیری ارائه می شود.



شکل (۱) غلبه مرحله استرس بر مرحله بازیابی [۵]

۲- پیش زمینهها

در این بخش ابتدا اثرات BTI بر سلول حافظه SRAM مـورد بررسـی قـرار گرفته و سپس کارهای پیشین بررسی میشوند.


1-Y- تاثير BTI بر حافظههاي SRAM

SNM یک سلول SRAM نشان دهنده میزان مقاومت آن سلول در مقابل نویز ولتاژی است. بسته به میزان SNM این نویز میتواند مقدار ذخیره شده در سلول حافظه SRAM را تخریب کند. به عبارت دیگر هرچه میزان SNM یک سلول SRAM بیشتر باشد، مقاومت آن سلول در مقابل نویز ولتاژی افزایش یافته و نویز ولتاژی قوی تری نیاز است تا بتواند موجب تخریب داده ذخیره شده در سلول حافظه شود.

شكل (٢-الف) يك سلول حافظه SRAM با شش ترانزيستور را نشان مى دهد. SNM اين سلول با استفاده از نمودار پروانهاى كـه نشاندهنـده مشخصه انتقالى يك سلول SRAM است، محاسبه مىشود. همانطور كه در شكل (٢-ب) مشخص شده است، SNM شامل SNM بالايى و SNM پايينى است كه ميزان هر كدام برابر است با طول مربعى كه بـين دو منحنـى قرار مى گيرد. در نهايت، SNM يك سلول SRAM برابـر است بـا كمينـه ميزان MNC بالايى و SNM پايينى أن سلول:

$$SNM_{SRAM\ cell} = \min\left(SNM_{top}, SNM_{bottom}\right)$$
 (\)

میزان تنزل SNM ناشی از BTI در یک سلول SRAM میزان تنزل DCR ناشی از DCR میزان تنزل DCR آن سلول است. در حالت DCR آن سلول مقدار صفر را در خود نگه



شکل (۲) ساختار سلول حافظه SRAM و نمودار پروانهای سلول به منظور محاسبه حاشیه نویز ایستا


 N_1 و P_2 ترانزیستورهای $O_2='1'$ و $O_1='0'$ ترانزیستورهای P_2 در حالت استرس و ترانزیستورهای P_1 و P_2 در حالت بازیابی قرار می گیرند. BTI بنابراین همان طور که در شکل (۳-الف) مشخص شده است، پدیـده SNM سلول موجب افزایش ولتاژ اَستانه ترانزیستورهای P_2 و P_3 و کاهش SNA سلول SNA سلول کاهش می یابد. از سـوی SRAM شده و در نتیجه اَن قابلیت اطمینان سلول کاهش می یابد. از سـوی دیگر و در حالتی که DCR=1 باشد، سلول مقدار یک را در خود نگه می- دارد. در این حالت $P_1=0$ و $P_2=0'$ ترانزیستورهای $P_3=0$ در حالت بازیابی قرار می گیرند. حالت استرس و ترانزیستورهای $P_3=0$ و $P_3=0$ در حالت بازیابی قرار می گیرند.

در حالت O.F = 0.5 همه ی ترانزیستورها به یک اندازه دچار استرس می شوند که در نتیجه ی آن همان طور که در شکل (۳–ب) مشخص شده تنزل SNM سلول متقارن خواهد بود. از مقایسه شکل (۳–الف) و شکل (۳–ب) می توان نتیجه گرفت که تنزل SNM و در نتیجه نـرخ سـالمندی سـلول در حالت OCR = 0.5 کمتر از حالات OCR = 0.5 می باشد.

۲-۲- کارهای پیشین

تاکنون روشهای متعددی به منظور کاهش اثرات سالمندی در حافظهها ارائه شده است. روش "چرخش بیت ۱۳" [۱۴ و ۱۳]که در آن از مدارهای شیفت چرخشی به چپ یا راست استفاده می شود، یکی از روشهایی است که به صورت گسترده برای کاهش تاثیر BTI در بایگانی ثبات ۱۳ استفاده می شود. اما از آن جایی که این روش نیازمند استفاده از شیفت دهندها در درگاههای ورودی و خروجی بایگانی ثبات می باشد، استفاده از این روش موجب ایجاد سربار مساحت و توان مصرفی می شود. همچنین کارآیی این روش هنگامی که داده ذخیره شده در ثبات شامل صفرها و یا یکهای متوالی است، کاهش می یابد. روش معکوس کردن بیت ۱۳ [۱۷–۱۵] روش دیگری است که در آن سعی شده تا با معکوس کردن مقدار ذخیره شده در سلول SRAM به صورت متناوب، اثرات ناشی از سالمندی در حافظه کاهش یابد. این روش نیز مانند روش چرخش بیت نیازمند مدارات اضافی است که موجب ایجاد سربار مساحت روش حورن مصرفی در حافظه می شود.

کدگذاری مجموعه دستورالعملها از جمله روشهای موثری است که در آن از طریق کاهش فعالیت سوئیچینگ ۱۵ سلولهای SRAM به منظور کاهش توان مصرفی در حافظههای ICache استفاده می شود [۲۰–۱۸]، اما باید در نظر داشت که کاهش فعالیت سویچینگ یک سلول SRAM موجب افزایش اثرات ناشی از BTI در آن سلول می شود. در [۲۲ و ۲۲] یک روش



شکل (۳) تاثیر سالمندی بر روی حاشیه نیز ایستا سلول SRAM

افزایش اثرات ناشی از BTI در آن سلول می شود. در [۲۲ و ۲۱] یک روش کدگذاری مجموعه دستورالعمل ها به منظور مقابله با اثرات سالمندی ناشی از BTI در واحد دیکد پردازنده ارائه شده است. اما،از آن جایی که هدف این BTI در واحد رمزگشا پردازنده است، تنها بخش آثید BTI در واحد رمزگشا پردازنده است، تنها بخش آپکد دستورالعمل ها مورد بررسی قرار گرفته است. بنابراین، از این روش نمی توان دستورالعمل ها مورد بررسی قرار نگرفته است. بنابراین، از این روش نمی توان به منظور کاهش تاثیر BTI بر حافظه های ICache استفاده کرد. در [۲۳] با استفاده از تکنیک ISE سعی شده تا اثر BTI در حافظه های ICache بهینه است که در هر مرحله از آن کدی با کمترین میزان تنزل ناشی از BTI شده است که در هر مرحله از آن کدی با کمترین میزان تنزل ناشی از BTI انتخاب می شود. نکته قابل توجه این است که در این روش به دلیل این که در هر مرحله از فرآیند بهینه سازی به صورت تصادفی کد باینری دستورات با یکدیگر جابجا می شود، اجرای الگوریتم بسیار زمان بر خواهد بود.

۳- بررسی تنزل SNM ناشی از سالمندی در حافظه ICache

قبل از تشریح روش پیشنهادی، در این بخش روند استفاده شده به منظور تخمین تنزل SNM ناشی از سالمندی در حافظههای SNM معرفی می- شود. به این منظور، در ابتدا با استفاده از شبیهسازی HSPICE بـرای هـر ترانزیستور موجود در حافظه SRAM، تنزل ولتاژ آستانه ناشی از BTI به ازای DCRهای مختلف محاسبه می گردد. سپس با استفاده از نتایج بدست آمده و همچنین با استفاده از شبیهسازی HSPICE، میـزان SNM سـلول SRAM به ازای DCRهای مختلف محاسبه شده و در جدولی ذخیره می- شود.

از سوی دیگر با استفاده از یک شبیهساز سطح معماری مانند SPEC CPU2006 (۲۴]، به ازای بارهای کاری مختلف از مجموعه محک DCR هر سلول احمای دستورات در حافظه DCR استخراج شده و DCR هر سطر از حافظه از رابطه (۲) محاسبه می گردد. سپس، DCR هر سطر از حافظه از رابطه می گردد:

$$DCR_{i} = \max_{1 \le j \le m} \left(DCR_{ij} \right) \tag{7}$$

در این رابطه، m نشان دهنده تعداد ستون ها و DCR_i و DCR_i به ترتیب نشان دهنده DCR سطر i میاشند و سرانجام نشان دهنده DCR حافظه DCR از رابطه (۳) محاسبه می شود:

$$DCR_{ICache} = \max_{1 \le i \le n} (DCR_i)$$
 (**

در این رابطه، n نشان دهنده تعداد سطرها میباشد. در نهایت، DCR حافظه ICache از طریـق درون یـابی نقـاط موجـود در جـدول SNM کـه بـه DCR استخراج شده از رابطه (۳) نزدیک هستند، استخراج می گردد.

٤- كدگذارى مجموعه دستورالعمل آگاه از سالمندى

در این مقاله، بدون نقض کلیت و به منظور توضیح روش کدگذاری مجموعه دستورالعمل ۱ ARM (ISA) استفاده

شده است، اما روش پیشنهادی کلی بوده و برای سایر ISAها نیز قابل استفاده

قسمتهای مختلف یک دستور را می توان به دو دسته کلی بخشهای وابسته به کدگذاری، مانند آپکد و کد عملکرد'، و بخشهای مستقل از کدگذاری، مانند بخش بی واسطه'، تقسیم کرد. مانند بسیاری از ARM هر دستور در معماری ARM دارای سه بخش وابسته به کدگذاری به نامهای آپکد و ثبات به آپکد، کد عملکرد و همچنین بخش ثبات می باشد. بخشهای آپکد و ثبات به ترتیب مشخص کننده عمل اصلی دستورالعمل و ثبات مورد استفاده دستور را می باشند. کد عملکرد نیز مشخص می کند که از میان صور گوناگون دستور ممی مشخص شده در آپکد، کدام یک باید اجرا شود. بنابراین، مسئله کدگذاری مجموعه دستورالعملها را می توان به سه مسئله بهینهسازی یافتن کدگذاری مجموعه دستورالعملها را می توان به سه مسئله بهینهسازی یافتن کدگذاری آگاه از سالمندی بخش آپکد، بخش کد عملکرد و همچنین بخش ثبات تقسیم بندی کرد. حل مسئله یافتن کدگذاری آگاه از سالمندی برای بخش گیکد و همچنین بخش کد عملکرد یکسان است. اما، در مسئله یافتن کدگذاری بهینه بخش ثبات باید به این نکته توجه کرد که در قالب هر دستورالعمل چندین بخش ثبات مانند بخش ثبات عملوند مبداء و بخش ثبات عملوند مقصد قرار دارد.

بخشهای ثبات یک دستورالعمل، کد باینری ثباتهای قابل مشاهده توسط برنامهنویس را ذخیره میکند. اگر هریک از این بخشها به صورت مجزا بهینه سازی شوند، یک ثبات یکسان ممکن است به شکلهای گوناگونی کدگذاری شود که می تواند روند اجرای دستورات را تغییر داده و منجر به خروجی نادرست برنامه شود. در نتیجه، برای حل این مشکل در حل مسئله یافتن کدگذاری بخش ثبات باید تمامی بخشهای ثبات یک دستورالعمل را در نظر گرفت.

در ادامه، از واژه "کد" به جای آپکد، کد عملکرد و همچنین که ثبات i استفاده شده است. i دستورالعمل را در نظر بگیرید که هر دستورالعمل دارای کد E_i میباشد. هدف نهایی الگوریتم، یافتن مجموعهای از کههای جدید E به گونهای است که اولاً تنزل SNM در حافظه ICache کمینه شود و ثانیاً هیچ دو دستوری دارای کد یکسان نباشند:

$$\forall_{i,j\in M\mid i\neq j} E_i \neq E_j \tag{f}$$

کد E_i به عنوان یک کد آگاه از سالمندی انتخاب می شود، اگر و تنها اگر، DCR بیتهای مربوط به این کد در حافظه ICache باشد. DCR از آن جایی که با افزایش فعالیت سوئیچینگ هر بیت احتمال نزدیک شدن DCR آن بیت به 0.0 افزایش می بابد، در الگوریتم پیشنهادی سعی شده تا فعالیت سوئیچینگ هر بیت افزایش یابد. بنابراین، تابع هدف الگوریتم پیشنهادی را می توان به صورت رابطه (0.0) بیان کرد:

 $\max(Switching\ Activity_{total}) =$

$$\max \left(\sum_{\forall (I_i, I_j) \in M} R_{i,j} HD(I_i, I_j) \right) \tag{(a)}$$

که در این رابطه، $Switching\ Activity$ نشان دهنده فعالیت I_i ، I_i) و I_i ، I_i ، نشان دهنده تعداد دفعاتی است که دستور


یا با دستور I_j و یا دستور I_j با دستور I_i جایگزین شده است. همچنین، $HDig(I_i,I_jig)$ فاصله همینگ بین دستورات I_i را نشان می دهد.

روش پیشنهادی شامل دو مرحله است. در مرحله اول، ابتدا جایگزینیهای متوالی دستورالعملها در یک حافظه ICache بررسی شده و سپس در
قالب گرافی به نام گراف جایگزینی دستورالعملها نمایش داده می شود. در
مرحله بعد با استفاده از گراف استخراج شده، کدگذاری آگاه از سالمندی
دستورات به گونهای استخراج می شود که اثرات ناشی از BTI در سلولهای
حافظه ICache به کم ترین مقدار ممکن برسد.

١-٤- گراف جايگزيني دستورالعمل

مسئله پیدا کردن بهترین کدگذاری دستورات از جمله مسائل ان پی سخت ۲۰ به شـمار مـیرود[۲۶]. بنـابراین، پیـدا کـردن بهتـرین کدگـذاری مجموعـه دستورالعملها از طریق ایجاد کردن تمـامی حـالات ممکـن در مـدت زمـان معقول غیر ممکن است. در این مقاله به منظور حل این مسئله در مدت زمـان قابل قبول، از یک روش مبتنی بر گراف استفاده می کنیم. با استفاده از گـراف جایگزینی دستورات را استخراج کـرد و بـا استفاده از اَن کدگذاری مجموعه دستورالعملها را به گونـهای انجـام داد کـه فعالیت سوئیچینگ سلولهای SRAM موجود در حافظـه ICache افـزایش

گراف جایگزینی دستورالعمل، یک گراف وزن دار است که به صورت G(V,E) با مجموعه گرههای $V_i \in V$ و مجموعه یالهای $V_i \in V$ عریف می شود. در ایس گراف هر گره هر گره $V_i \in V$ نشان دهنده یک که مشخص و یال $e\left(v_i,v_j\right) \in E$ بالعکس است. شکل (۴-الف) نشان دهنده جایگزینی دستورات در یک حافظه ICache را نشان می دهه د. شکل (۴-ب) نشان دهنده گراف جایگزینی دستورالعمل استخراج شده از شکل (۴-الف) می باشد.



شکل (٤) الف) جایگزینی دستورات در یک حافظه ICache ب) گراف جایگزینی دستورالعمل

۲-٤- تخصيص كد آگاه از سالمندى


الگوریتم (۱)، شبه کد الگوریتم تخصیص کد آگاه از سالمندی را نشان می دهد. در این الگوریتم، مجموعه X نشان دهنده گرههایی از V است که به آن ها کد جدیدی تخصیص داده شده است. در الگوریتم پیشنهادی، ابتدا تعداد جایگزینی های هر گره v_i از طریق رابطه (۶) محاسبه می شود:

$$Total_Weight(v_i) = \sum_{\forall v_j \in Graph} e(v_i, v_j)$$
 (5)


Algorithm 1. Aging-aware Code Assignment

- 1. Inputs: instruction replacement graph G(V, E)
- 2. Output: Optimized ISE
- 3. X: Set of nodes that assigned new code
- 4. Available_Codes : Set of available codes that has not been assigned to any node
- 5. for each node_{vi} in Graph G do
- 6. Compute $Total_Weight(v_i)$
- 7. end for
- 8. Add $node_{v_i}$ with max $Total_Weight$ to X
- 9. for each node_{vi} in Graph G do
- 10. **if** $(node_{v_i} is not in X)$
- 11. $Total_Weight_X(v_i)$
- 12. end if
- 13. end for
- 14. Select $node_{v_i}$ with max $Total_Weight_X$
- 5. for each mapping code; in Available_Codes do
- 16. Switching Activity $(v_i, code_i)$
- 17. end for
- 18. select code; with max Switching Activity
- 19. Change node_{vi} code to code_i
- 20. Add $node_{v_i}$ to X
- 21. if(size(X) != size(v))
- 22. **goto line 9**

شود. در نهایت بدلیل اینکه کد "11" باعث ایجاد بیشترین میزان Switching Activity می شود، کد "11" به این گره تخصیص داده می شود. در مرحله سوم (شکل (۶–ج))، تعداد جایگزینی های هر دستور با دستورات II و II محاسبه شده و در نهایت گره II به منظور تخصیص کد انتخاب شده و کد "10" به آن تخصیص داده می شود. در مرحله آخر از اجرای الگوریتم نیز کد "10" به گره II تخیصی داده می شود (شکل (۶–د)).



الف) مرحله اول اجراى الگوريتم



ج) مرحله سوم اجراي الگوريتم

X کره V_i با بیشترین میزان V_i انتخاب شده و به مجموعه V_i اضافه می شود. سپس برای هر گره V_i که عضوی از V_i نمیباشد، تعداد جایگزینی های آن با هریک از گرههای موجود در V_i از طریق رابطه (۷) محاسبه می شود:


$$Total_Weight_X(v_i) = \sum_{\forall v_i \in X} e(v_i, v_j)$$
 (Y)

در ادامه، گرهای با بیشترین میزان $Total_Weight_X$ بـرای تخصیص کد جدید بـه ازای تمـامی کد جدید انتخاب می شود. بـه منظـور تخصـیص کـد جدید بـه ازای تمـامی نگاشتهای ممکن از میان کدهای باینری موجود، کدی انتخاب می شـود کـه فعالیت سوئیچینگ گره را نسبت به گرههای موجود در X به حداکثر برساند: $Switching\ Activity(v_i,code_i)=$


$$\sum_{\forall v_i \in X} e(v_i, v_j) HD(code_i, v_j)$$
(A)

در این رابطه $Switching\ Activity\left(v_i,code_j
ight)$ نشان دهنده میزان فعالیت سوئیچینگ گره v_i به ازای نگاشت $code_j$ را نشان می دهد. در این مرحلی که کسید $code_j$ کسید دارای بیشترین مقیدار $Switching\ Activity\left(v_i,code_j
ight)$ است به عنوان کد جدید v_i انتخاب شده و به مجموعه v_i اضافه می شود. این فرآیند تا زمانی ادامه می یابد که به همه ی گره ها کد جدیدی تخصیص یابد.

شکل (۶) نتایج حاصل از هر مرحله از الگوریتم پیشنهادی را بر روی گراف شکل (۴–ب) نشان می دهد. همان طور که در شکل مشخص است، در مرحله اول از اجرای الگوریتم (شکل (۶–الف))، بدلیل اینکه گره Π دارای بیشترین تعداد جایگزینی می باشد (بیشترین میزان Total_Weight)، این گره برای تخصیص کد انتخاب شده و کد "00" به آن تخصیص داده می-شود. در مرحله دوم (شکل (۶–ب))، تعداد جایگزینی هر دستور Π دستور Π محاسبه شده (Π دارای Π دستور Π است برای تخصیص کد انتخاب می-بیشترین میزان جایگزینی با دستور Π است برای تخصیص کد انتخاب می-




ب) مرحله اول اجراي الگوريتم



د) مرحله چهارم اجرای الگوریتم

شکل (٦) نتایج حاصل از اجرای هر مرحله از الگوریتم تخصیص کد آگاه از سالمندی بر روی گراف شکل (٤-ب)



شکل (۷) تنزل SNM ناشی از سالمندی در یک سلول حافظه SRAM به ازای مقادیر مختلف DCR


٥- نتايج شبيهسازي

روش پیشنهادی با استفاده از برنامههای مجموعه محک SPEC روش پیشنهادی با استفاده از برنامه است. CPU2006 بر روی یک پردازنده ARM مورد ارزیابی قرار گرفته است.

در ابتدا، با استفاده از شبیهسازیهای HSPICE معرفی شده در بخش ۳، جدول میزان SNM براساس مقادیر مختلف DCR استخراج می-ش شود. شکل (۷)، تنزل SNM یک سلول SRAM به ازای مقادیر مختلف DCR را بعد از گذشت ۱۰ سال نشان می دهد. همان طور که در شکل قابیل مشاهده است، با نزدیک شدن DCR به ۵/۰ میزان تنزل SNM سلول SRAM کاهش می یابد. سپس بیا استفاده از شبیهساز سطح معماری gem5 ردیابی دستورات در حافظه ICache استخراج می شود و در نهایت با استفاده از روش معرفی شده در بخش ۳، SNM حافظه ICache محاسبه می گردد.

به منظور ارزیابی روش پیشنهادی، بارهای کاری موجود در مجموعه محک SPEC CPU2006 به دو مجموعه آموزش و ارزیابی تقسیم شدهاند. پهار بارکاری از مجموعه محک به عنوان مجموعه آموزش برای آموزش الگوریتم پیشنهادی استفاده شده و سایر بارهای کاری موجود در مجموعه محک به عنوان مجموعه ارزیابی با هدف بررسی میزان کارآیی روش پیشنهادی مورد استفاده قرار گرفتهاند. در ابتدا، بارهای کاری موجود در مجموعه آموزشی با استفاده از شبیهساز gem5 اجرا شده و ردیابی دستورات مربوط به آنها استخراج میشوند. سپس با استفاده از نتایج حاصل از ردیابی دستورات، گراف جایگزینی دستورالعمل اعمال شده و ارائه شده در بخش ۴-۲ بر روی گراف جایگزینی دستورالعمل اعمال شده و کدگذاری جدید دستورات استخراج میشود.

به منظور ارزیابی روش پیشنهادی، کدگذاری جدید دستورات برروی بارهای کاری موجود در مجموعه محک مجموعه ارزیابی اعمال شده و SNM مربوط به حافظه ICache محاسبه می گردد. شکل (۸) میزان تنزل SNM ناشی از BTI در حافظه ICache را بهازای کدگذاری اولیه و همچنین کدگذاری آگاه از سالمندی، برای هریک از بارهای کاری موجود در مجموعه ارزیابی نشان می دهد. همان طور که در شکل قابل مشاهده است، روش پیشنهادی به طور میانگین تنزل SNM ناشی از BTI را حدود در ۳۲/۳۵ بهبود می دهد. همچنین برای بسیاری از بارهای کاری موجود در




شکل(۸) تنزل SNM ناشی از سالمندی در حافظه نهان دستورالعمل مجموعه ارزیابی، تنزل SNM ناشی از سالمندی به طور چشمگیری بهبود یافته است.

شکل (۹) میزان DCR حافظه ICache را به ازای کدگذاری اولیه، کدگذاری آگاه از سالمندی روش پیشنهادی و همچنین کدگذاری استخراج شده از روش ارائه شده در [۲۳] را نشان می دهد. همان طور که در شکل قابل ملاحظه است، روش پیشنهادی به طور چشمگیری DCR حافظه ICache را بهبود می دهد. همچنین برای بسیاری از بارهای کاری موجود در مجموعه ارزیابی، DCR بدست آمده از روش پیشنهادی در مقایسه با روش ارائه شده در [۲۳]، به ۰/۵ نزدیکتر است.

باید توجه داشت که از آنجایی که روش کدگذاری مجموعه دستورالعملها یک روش زمان طراحی۲۳ است. سربار مساحت ناشی از روش پیشنهادی محدود به سربار ناشی از پیادهسازی جدید واحد دیکد پردازنده است و همان طور که در [۲۲] نشان داده شده، سربار مساحت ناشی از این روش در مقایسه با روشهای پیشین بسیار اندک است.

٦- نتيجه گيري

با کاهش روزافزون ابعاد ترانزیستورها، سالمندی و تنزل تدریجی خصوصیات ترانزیستورها که باعث کاهش کارآیی و تخریب عملکرد مدار می- شود، به یک چالش اساسی در زمینه قابلیت اطمینان مدارهای مجتمع تبدیل شده است. در سلولهای حافظه SRAM پدیده BTI به طور موثری موجب کاهش حاشیه زمانی ایستا در یک سلول حافظه SRAM می شود. در این



شکل (۹) میزان DCR حافظه نهان دستورالعمل به ازای کدگذاری اولیه، روش پیشنهادی و همچنین کدگذاری استخراج شده از [۲۳]

- [16] S. Kothawade, K. Chakraborty and S. Roy, "Analysis and mitigation of NBTI aging in register file: An end-to-end approach," in International Symposium on Quality Electronic Design (ISQED), 2011.
- [17] H. Amrouch, T. Ebi and J. Henkel, "Stress Balancing to Mitigate NBTI Effects in Register Files," in Dependable Systems and Networks (DSN), 2013.
- [18] Helkala et al. "Variable length instruction compression on transport triggered architectures". In Embedded Computer Systems, 2014.
- [19] Chattopadhyay et al." Power-efficient instruction encoding optimization for embedded processors". In VLSI Design, 2007.
- [20] Guo et al. Shifted "gray encoding to reduce instruction memory address bus switching for low-power embedded systems". Journal of Systems Architecture, 2010.
- [21] Oboril et al. "Arise: Aging-aware instruction set encoding for lifetime improvement". In ASP-DAC, 2014
- [22] F. Oboril, and M.B. Tahoori, "Exploiting Instruction Set Encoding for Aging-Aware Microprocessor Design", ACM Trans. Des. Autom. Electron. Syst. 21, 1, Article 5 (November 2015), 26 pages.
- [23] A. Gebregiorgis, F. Oboril, M.B. Tahoori, and S. Hamdioui, "Instruction Cache Aging Mitigation Through Instruction Set Encoding", International Symposium on Quality Electronic Design (ISQED) 2016.
- [24] Binkert N.; at al. "The gem5 simulator". ACM SIGARCH Computer Architecture News, vol.39 (2), 2011. www.gem5.org
- [25] J. Henning. "Performance Counters and Development of SPEC CPU2006". Computer Architecture News. March 2007
- [26] Kim et al. "Opcode encoding for low-power instruction fetch". Electronics Letters Vol. 35, Issue. 13, 1999.

پانویس ها

- ¹ Reliability
- ² Aging
- ³ Negative Bias Temperature Instability
- ⁴ Current Density
- ⁵ Mean Time To Failure
- ⁶ Wear out
- ⁷ Static Noise Margin
- 8 Access Latency
- ⁹ Duty Cycle Ratio
- 10 Instruction Cache
- ¹¹ Instruction Set Encoding
- 12 Bit Rotation
- 13 Register File
- 14 Bit Flipping
- 15 Switching Activity
- 16 Decode
- 17 Opcode
- ¹⁸ Simulated Annealing
- ¹⁹ Instruction Set Architecture
- ²⁰ Function Code
- ²¹ Immediate Field
- ²² NP Hard
- ²³ Design-Time Technique

مقاله یک روش کدگذاری مجموعه دستورالعمل به منظور بهبود تنزل SNM ناشی از سالمندی در حافظه نهان دستورالعمل ارائه شد. نتایج حاصل از شبیه-سازی نشان میدهد که روش ارائه شده میتواند تنزل SNM در یک حافظه نهان دستورالعمل را حدود ۳۴/۳۵٪ بهبود دهد.

مراجع

- [1] J. Fang, S. Gupta, S.V. Kumar, S.K. Marella, V. Mishra, P. Zhou, and S.S. Sapatnekar, "Circuit reliability: from physics to architectures", IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp. 243–246, 2012.
- [2] J. Henkel, L. Bauer, N. Dutt, P. Gupta, S. Nassif, M. Shafique, M. Tahoori, and N. When, "Reliable on-chip systems in the nano-era: lessons learnt and future trends", In Design Automation Conference (DAC), pp. 1–10, 2013.
- [3] W. Wang, S. Yang, S. Bhardwaj, R. Vattikonda, S. Vrudhula, F. Liu, and Y. Cao, "The impact of NBTI on the performance of combinational and sequential circuits", In Design Automation Conference (DAC), pp. 364–369, 2007
- [4] Plamondon, R., Lorette, G., "Automatic Signature Verification and Writer Identification The State of the Art", Pattern Recognition, Vol. 22, pp. 107-131, 1989.
- [5] W. Wang, S. Yang, S. Bhardwaj, R. Vattikonda, S. Vrudhula, F. Liu, and Y. Cao, "The impact of NBTI on the performance of combinational and sequential circuits", In Design Automation Conference (DAC), pp. 364–369, 2007
- [6] H. Amrouch, B. Khaleghi, A. Gerstlauer, and J. Henkel, "Reliability-aware design to suppress aging", in Design Automation Conference (DAC), 2016.
- [7] S. Arasu, M. Nourani, J. M. Carulli, and V. K. Reddy, "Controlling aging in timing-critical paths", IEEE Design and Test, vol. 33, no. 4, pp. 82–91, 2016.
- [8] S. Khan et al., "Bias temperature instability analysis of FinFET based SRAM cells," in Proc. Design, Autom. Test Eur. Conf. Exhibit., 2014, pp. 1–6
- [9] M. Namaki-Shoushtari, A. Rahimi, N. Dutt, P. Gupta, and R. K. Gupta, "ARGO: Aging-aware GPGPU register file allocation," in Proc. 9th IEEE/ACM/IFIP Int. Conf. Hardw./Softw. Codesign Syst. Synth., Oct. 2013, Art. no.
- [10] N. Rohbani, M. Ebrahimi, S.G. Miremadi, and M.B. Tahoori, "Bias Temperature Instability Mitigation via Adaptive Cache Size Management", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2016.
- [11] Kunitake et al. "Signal probability control for relieving nbti in sram cells". In International Symposium on Quality Electronic Design (ISQED), 2010.
- [12] Kumar et al. "Impact of nbti on sram read stability and design for reliability". In International Symposium on Quality Electronic Design (ISQED), 2006.
- [13] H. Amrouch, T. Ebi and J. Henkel, "Stress Balancing to Mitigate NBTI Effects in Register Files," in Dependable Systems and Networks (DSN), 2013.
- [14] S. Wang, T. Jin, C. Zheng and G. Duan, "Low power aging-aware register file design by duty cycle balancing," in Design, Automation and Test in Europe (DATE), 2012.
- [15] T. Siddiqua and S. Gurumurthi, "Recovery boosting: A technique to enhance NBTI recovery in SRAM arrays," in Annual Symposium on VLSI, 2010.