(8)

(a)

(원)

(b) (બ)

Q. 3

પ્રશ્ન.3

GUJARAT TECHNOLOGICAL UNIVERSITY

Diploma Engineering – SEMESTER – 5 (NEW) – EXAMINATION – Summer-2025

Subject Code: 4353206 Date: 19-05-2025 Subject Name: VLSI Technology Time: 02:30 PM TO 05:00 PM **Total Marks: 70** Instructions: 1. Attempt all questions. 2. Make Suitable assumptions wherever necessary. 3. Figures to the right indicate full marks. 4. Use of simple calculators and non-programmable scientific calculators are permitted. 5. English version is authentic. Marks Draw neat labeled diagram of physical structure of n-channel MOSFET. 0.1 (a) 03 n-યેનલ MOSFET ના ભૌતિક બંધારણનું સુધડ લેબલવાળી આકૃતિ દોરો. 03 **以**욌.1 (원) Draw energy band diagram of depletion and inversion of MOS under 04 external bias with MOS biasing diagram. Explain inversion region in detail. એક્સટર્નલ બાયઝ હેઠળ MOSનું ડેપલિશન અને ઇનવરઝનનું એનર્જી બેન્ડ ०४ ડાયાગ્રામ દોરો ઇનવરઝન પ્રદેશને વિગતવાર સમજાવો. Explain I-V characteristics of MOSFET. 07 (c) MOSFET ની I-V કેરેકટરીસ્ટિક સમજાવો (8) 0,9 Define scaling. Explain the need of scaling. List and explain the negative **07** (c) effects of scaling. સ્કેલિંગ વ્યાખ્યાયિત કરો. સ્કેલિંગની જરુરિયાત સમજાવો. સ્કેલિંગની 09 નકારાત્મક અસરોની સૂચિ બનાવો અને સમજાવો. Implement Y' = (AB' + A'B) using CMOS. **Q.2** 03 CMOS નો ઉપયોગ કરીને Y' = (AB' + A'B) અમલમાં મકો. પ્રશ્ન.2 (અ) 0.3 Explain enhancement load inverter with its circuit diagrams. 04 **(b)** એન્હાન્સમેન્ટ લોડ ઇન્વર્ટર તેના સર્કિટ ડાયાગ્રામ સાથે સમજાવો. (W) oΥ Explain Voltage Transfer Characteristic of inverter. (c) 07 ઇન્વર્ટરની વોલ્ટેજ ટાન્સફર લાક્ષણિકતા સમજાવો. (ક) 0,9 **Q.2** Explain NAND2 gate using CMOS. 03 (a) CMOS નો ઉપયોગ કરીને NAND2 ગેટ સમજાવો. પ્રશ્ન.2 (અ) 0,3 Explain operating mode and VTC of Resistive load inverter circuit. 04 **(b)** રેજીસ્ટિવ લોડ ઇન્વર્ટર સર્કિટના ઓપરેટિંગ મોડ અને VTC સમજાવો. (W) 98 Draw CMOS inverter and explain its operation with VTC. (c) 07

CMOS ઇન્વર્ટર દોરો અને VTC સાથે તેની કામગીરી સમજાવો.

ડિપ્લેશન લોડનો ઉપયોગ કરીને $Y = \overline{(A+B)C+D+E}$ રજ કરો.

Realize Y= $\overline{(A+B)C+D+E}$ using depletion load.

Write a short note on FPGA.

FPGA પર ટુંક નોંધ લખો.

0,9

03

03

04

9

	(c)	Draw and explain Y chart design flow.	07
	(ક)	Y યાર્ટ ડિઝાઇન ફ્લો દોરો અને સમજાવો.	09
		OR	
Q. 3	(a)	Explain NOR2 gate using depletion load.	03
પ્રશ્ન.3	(અ)	ડિપ્લેશન લોડનો ઉપયોગ કરીને NOR2 ગેટ સમજાવો	03
	(b)	Compare full custom and semi-custom design styles.	04
	(બ)	ફૂલ કસ્ટમ અને સેમિ કસ્ટમ ડિઝાઇન શૈલીઓની તુલના કરો.	०४
	. ,	•	_
	(c)	Draw and explain ASIC design flow in detail.	07
	(ક)	ASIC ડિઝાઇન ફ્લો વિગતવાર દોરો અ <u>ને સમજાવો.</u>	0.9
Q. 4	(a)	Implement the logic function $G = \overline{(A(D + E) + BC)}$ using CMOS	03
પ્રશ્ન.4	(씨)	CMOS સાથે $G = \overline{(A(D + E) + BC)}$ અમલમાં મૂકો.	οЗ
	(b)	Write a Verilog code for 3 bit parity checker.	04
	(બ)	3 બીટ પેરીટી યેકરને અમલમાં મૂકવા માટે વેરીલોગ કોડ લખો.	०४
	(c)	Implement:	07
		1) $G = (AD + BC + EF)$ using CMOS	[03]
		2) $Y' = (ABCD + EF(G+H) + J)$ using CMOS	[04]
	(ક)	અમલમાં મૂકોઃ	0.9
	(3)	£,	_
		1) G = (AD +BC+EF) CMOS ની મદદથી	[03]
		2) Y' = (ABCD + EF(G+H)+ J) CMOS ની મદદથી	[o8]
		OR	
Q. 4	(a)	Explain AOI logic with example.	03
Ų. 寸 닛욂.4	(a) (અ)		03
×3.4	(b)	Write Verilog Code for 4- bit Serial IN Parallel out shift register.	04
		4-બીટ સીરીયલ ઈન પેરેલલ આઉટ શિફ્ટ રજીસ્ટર માટે વેરીલોગ કોડ લખો.	
	(બ)	• =	٥٧ 0 7
	(c)	Implement clocked NOR2 SR latch and D-latch using CMOS.	07
	(ક)	CMOS નો ઉપયોગ કરીને ક્લોક્ડ NOR2 SR લેય અને ડી-લેયનો અમલ કરો.	09
Q.5	(a)	Draw the stick diagram for $Y = (PQ + U)$ ' using CMOS considering Euler	03
Q.S	(a)	path approach.	UJ
પ્રશ્ <u>ય</u> .5	(અ)		03
26 61.5	()	માટે સ્ટીક ડાયાગ્રામ દોરો.	
	(b)	Implement 8×1 multiplexer using Verilog	04
		વેરિલોગનો ઉપયોગ કરીને 8×1 મલ્ટિપ્લેક્સર અમલમાં મૂકો.	०४
	(M)	Implement full adder using behavioral modeling style in Verilog.	07
	(c)		07 იტ
	(ક)	વેરિલોગમાં બિહેવીયરલ મોડેલિંગ શૈલીનો ઉપયોગ કરીને ફુલ એડરને અમલમાં	00
		મૂકો.	
		OR	
Q.5	(a)	Implement NOR2 gate CMOS circuit with its stick diagram.	03
પ્રશ્ન.5	(અ)	NOR2 ગેટ CMOS સર્કિટને તેના સ્ટિક ડાયાગ્રામ સાથે અમલમાં મૂકો.	οЗ
	(b)	Implement 4 bit up counter using Verilog	04
	(બ)	વેરિલોગનો ઉપયોગ કરીને 4 બીટ અપ કાઉન્ટર અમલમાં મૂકવું	०४
	(c)	Implement 3:8 decoder using behavioral modeling style in Verilog.	07
	(ક)	વેરિલોગમાં બિહેવિયરલ મોડલિંગ સ્ટાઈલનો ઉપયોગ કરીને 3:8 ડીકોડરનો	09
	-	અમલ કરો	
