## **GUJARAT TECHNOLOGICAL UNIVERSITY**

 $Diploma\ Engineering-SEMESTER-2\ (NEW)-EXAMINATION-Summer-2023$ 

Subject Code: 4321102 Date: 07-08-2023

**Subject Name: Digital Electronics** 

Time: 10:30 AM TO 01:00 PM Total Marks: 70

**Instructions:** 

1. Attempt all questions.

- 2. Make Suitable assumptions wherever necessary.
- 3. Figures to the right indicate full marks.
- 4. Use of programmable & Communication aids are strictly prohibited.
- 5. Use of non-programmable scientific calculator is permitted.
- 6. English version is authentic.

<b>Q.1</b> પ્રશ્ન.1	(a) (ଧ)	Explain De-Morgan's theorem for Boolean algebra બુલિયન એલ્જીબ્રા માટેના ડે-મોર્ગનના નિયમ સમજાવો	Marks 03 03
	<b>(b)</b>	Convert following decimal number into binary and octal number (i) 215 (ii) 59	04
	(બ)	નીયેના ડેસિમલ નંબરને બાયનરી અને ઓકટલ નંબરમાં ફેરવો (i) 215 (ii) 59	०४
	(c)	(I) Write the base of decimal, binary, octal and hexadecimal number system	02
		(II) $(147)_{10} = (\underline{})_2 = (\underline{})_{16}$	02
		(III) Convert following binary code into grey code (i) 1011 (ii) 1110	03
	(ક)	(I) ડેસિમલ, બાયનરી, ઓકટલ અને હેકઝાડેસિમલ નંબર સિસ્ટમનો બેઝ લખો	૦૨
		(II) $(147)_{10} = (\underline{})_2 = (\underline{})_{16}$	૦૨
		(III) નીયેના બાયનરી કોડનું ગ્રે કોડમાં રુપાંતર કરો (i) 1011 (ii) 1110	60
		OR	
	(c)	(I) Write the full form of BCD and ASCII	02
		(II) Write 1's and 2's complement of following binary numbers : (i) 1010 (ii)1011	02
		(III) Perform subtraction using 2's complement method (i) $(110110)_2 - (101010)_2$	03
	(ક)	(I) BCD અને ASCII નું ફૂલફોર્મ લખો	૦૨

		(II) નાયના બાયનરા નબરના 1's અન 2's કામ્પ્લિમન્ટ શાધા (i) 1010 (ii)1011	૦૨
		(III) 2's કોમ્પ્લિમેન્ટ મેથડથી બાદબાકી કરો (i) (110110) <sub>2</sub> – (101010) <sub>2</sub>	03
Q.2	(a)	Draw logic circuit of AND, OR and NOT gate using NAND gate only	03
<b>ม</b> ผ.2	(અ)	NAND ગેટનો જ ઉપયોગ કરી AND, OR અને NOT ગેટની લૉજિક સર્કિટ બનાવો	63
	<b>(b)</b>	Draw/Write logic symbol, truth table and equation of following logic gates (i) XOR gate (ii) OR gate	04
	(બ)	નીયેના લૉજિક ગેટનો લૉજિક સિમ્બોલ, ટ્રુથ ટેબલ અને સમીકરણ લખો/દોરો (i) XOR gate (ii) OR gate	০४
	(c)	(I) Simplify the Boolean expression using algebraic method $Y=A+B[AC+(B+\overline{C}\ )\ D\ ]$	03
		(II) Simplify the Boolean expression using Karnaugh Map $F(A,B,C) = \sum m(0, 2, 3, 4, 5, 6)$	04
	(ક)	(I) બુલિયન સમીકરણ $Y = A + B[AC + (B + \overline{C}) D]$ ને algebraic મેથડથી સરળ બનાવો	63
		(II) બુલિયન સમીકરણ (A,B,C) = $\Sigma$ m(0, 2, 3, 4, 5, 6) ને Karnaugh Map ની મદદથી સરળ બનાવો	৽४
0.2	(a)	OR	02
Q.2 以욂.2	(a) (ሢ)	Draw logic circuit of AND, OR and NOT gate using NOR gate only NOR ગેટનો જ ઉપયોગ કરી AND, OR અને NOT ગેટની લૉજિક સર્કિટ બનાવો	03 •3
	<b>(b)</b>	Draw/Write logic symbol, truth table and equation of following logic gates (i) NOR gate (ii) AND gate	04
	(બ)	નીયેના લૉજિક ગેટનો લૉજિક સિમ્બોલ, ટ્રુથ ટેબલ અને સમીકરણ લખો/દોરો (i) NOR gate (ii) AND gate	৽४
	<b>(c)</b>	A -	07
		Write the Boolean expression of Q for above logic circuit. Simplify the Boolean expression of Q and draw the logic circuit of simplified circuit using AND-OR-Invert method	
	(ક)	ઉપરની લૉજિક સર્કિટ માટે બુલિયન સમીકરણ લખો. આ સમીકરણને સરળ બનાવો અને આ સરળ સમીકરણની લૉજિક સર્કિટ AND-OR-Invert મેથડથી	09
Q. 3	(a)	દીરી Define combinational circuit. Give two examples of combinational circuits	03
પ્રશ્ન.3	(ሢ)	કોમ્બીનેશનલ સર્કિટની વ્યાખ્યા લખો. કોમ્બીનેશનલ સર્કિટના બે ઉદાહરણ લખો	63

	<b>(b)</b>	Explain half adder using logic circuit and truth table	04
	(બ)	લૉજિક સર્કિટ અને ટૂથ ટેબલની મદદથી હાફ એડર સમજાવો	०४
	(c)	(I) Explain multiplexer in brief	03
		(II) Design 8:1 multiplexer. Write its truth table and draw its logic circuit	04
	(ક)	(I) મલ્ટિપ્લેક્સર ટૂંકમાં સમજાવો	60
		(II) 8:1 મલ્ટિપ્લેક્સર ડિઝાઇન કરો. તેનું ટૂથ ટેબલ લખો અને લૉજિક સર્કિટ	०४
		દોરો	•
		OR	
Q. 3	(a)	Draw the block diagram of 4-bit binary parallel adder	03
_		4-bit બાયનરી પેરેલલ એડરનો બ્લોક ડાયાગ્રામ દોરો	
પ્રશ્ન.3	(અ)		0.3
	(b)	Explain full adder using logic circuit and truth table	04
	(બ)	લૉજિક સર્કિટ અને ટુથ ટેબલની મદદથી ફૂલ એડર સમજાવો	οχ
	<b>(c)</b>	(I) Explain 4:1 multiplexer using logic circuit and truth table	03
		(II) Design 8:1 multiplexer using two 4:1 multiplexer.	04
	(ક)	(I) લૉજિક સર્કિટ અને ટ્રુથ ટેબલની મદદથી 4:1 મલ્ટિપ્લેક્સર સમજાવો	03
		(II) બે 4:1 મલ્ટિપ્લેક્સરનો ઉપયોગ કરીને 8:1 મલ્ટિપ્લેક્સર ડિઝાઇન કરો	०४
Q. 4	<b>(a)</b>	Define sequential circuit. Give two examples of it	03
પ્રશ્ન.4	(씨)	સિક્વન્સીયલ સર્કિટની વ્યાખ્યા લખો. તેના બે ઉદાહરણ લખો	03
	<b>(b)</b>	Design decade counter	04
	(બ)	ડિકેડ કાઉન્ટર ડિઝાઇન કરો	०४
	<b>(c)</b>	(I) Explain S-R flip-flop using NOR gate. Draw its logic symbol and	03
		write its truth table.	
		(II) Explain S-R flip-flop using NAND gate. Write the limitation of S-R flip flop	04
	(ક)	(I) NOR ગેટની મદદથી S-R ફ્લિપ-ફ્લોપ સમજાવો. તેનો લૉજિક સિમ્બોલ	0.3
	(0)	દોરો અને ટ્રથ ટેબલ લખો	
		(II) NAND ગેટની મદદથી S-R ફ્લિપ-ફ્લોપ સમજાવો. S-R ફ્લિપ-ફ્લોપની	०४
		મર્યાદા લખો	- 0
		OR	
Q. 4	(a)	Write the definition of flip-flop. List the types of flip-flops	03
Ų. <b>▼</b> 以욂.4	(a) (અ)	િકલપ-ફલોપની વ્યાખ્યા લખો. ફિલપ-ફલોપના પ્રકાર લખો	03
<b>я</b> г.4	( <b>b</b> )	Design 3-bit ring counter	04
	(b) (બ)		0X
	(c)	(I) Explain J-K flip-flop using its logic symbol and truth table	03
	(C)		
		(II) Draw logic circuit of D flip-flop and T flip-flop using J-K flip-flop	04
	(ક)	(I) લૉજિક સિમ્બોલ અને ટ્રુથ ટેબલની મદદથી J-K ફ્લિપ-ફ્લોપ સમજાવો	0.3
		(II) J-K ફ્લિપ-ફ્લોપનો ઉપયોગ કરી D ફ્લિપ-ફ્લોપ અને T ફ્લિપ-ફ્લોપની	०४
		લોજિક સર્કિટ દોરો	
Q.5	(a)	Compare RAM and ROM	03
<b>у</b> 8.5	(અ)	RAM અને ROMની સરખામણી કરો	03
N 81.5	( <b>b</b> )	Explain Serial In Serial Out shift register	04
	(b) (બ)	સિરિયલ ઇન સિરિયલ આઉટ શિફ્ટ ૨જીસ્ટર સમજાવો	98
	(c)	Write short note on logic families	07
		ભારા કોર્નિસ મારે ટ્રેક નોંધ લખો	07 <b>0</b> 9
	(ક)	जा कि इस्मायक पर टूड गांप पजा OR	99
Q.5	(a)	Compare SRAM and DRAM	03
<b>У.</b> 5	(a) (અ)		03
7. U.J	( <b>b</b> )	Explain 8:3 encoder	04
	(b) (બ)	8:3 એનકોડર સમજાવો	०४
	1 - 11		~ 0

- (c) Define (i) Fan-in (ii) Fan-out (iii) Noise margin (iv) Propagation delay **07** 09
- (v) Power dissipation for logic families લૉજિક ફેમિલિઝ માટે નીચેની વ્યાખ્યાઓ લખો (i) ફેન-ઇન (ii) ફેન-આઉટ (iii) નોઇસ માર્જિન (iv) પ્રોપેગેશન ડિલે (v) પાવર ડિસિપેશન (ક)