Seat No.: Enrolment No.:

GUJARAT TECHNOLOGICAL UNIVERSITY

Diploma Engineering - SEMESTER - 6 (NEW) - EXAMINATION - Summer-2024

Subject Code: 4361102 Date: 16-05-2024

Subject Name: VLSI

Time: 10:30 AM TO 01:00 PM Total Marks: 70

Instructions:

- 1. Attempt all questions.
- 2. Make Suitable assumptions wherever necessary.
- 3. Figures to the right indicate full marks.
- 4. Use of programmable & Communication aids are strictly prohibited.
- 5. Use of non-programmable scientific calculator is permitted.
- 6. English version is authentic.

| | | | Marks |
|--------------------------|--|--|----------------------------------|
| Q.1 以욂.1 | (a) (ଧ) (b) (너) | Draw the structure of FinFET and write its advantages. FinFET ની રચના દોરો અને તેના ફાયદા લખો. Explain depletion and inversion of MOS structure under external bias એક્સટર્નલ બાયઝ હેઠળ MOS રચનાનું ડેપલિશન અને ઇનવરઝન સમજાવો | 03 ∘3 04 ∘∀ |
| | (c) | Explain n-channel MOSFET with the help of its Current-Voltage characteristics. | 07 |
| | (ક) | n-યેનલ MOSFET ને તેની કરન્ટ-વોલ્ટેજ લાક્ષણિકતાઓની મદદથી સમજાવો. | 09 |
| | (c) (§) | OR Define scaling. Compare full voltage scaling with constant voltage scaling. Write the disadvantages of scaling. સ્કેલિંગ વ્યાખ્યાયિત કરો. full voltage સ્કેલિંગ સાથે constant voltage સ્કેલિંગની તુલના કરો. સ્કેલિંગના ગેરફાયદા લખો. | 07 09 |
| Q.2 પ્રશ્ન.2 | (a) (4) (b) (4) (c) (§) | Draw two input NAND gate using CMOS. CMOS ની મદદ થી બે ઇનપુટ NAND ગેટ દોરો. Explain noise immunity and noise margin for nMOS inverter. nMOS ઇન્વર્ટર માટે noise immunity અને noise margin સમજાવો. Explain Voltage Transfer Characteristics (VTC) of CMOS inverter. CMOS ઇન્વર્ટરની વોલ્ટેજ ટ્રાન્સફર લાક્ષણિકતાઓ (VTC) સમજાવો. | 03 •3 •4 •∀ •∀ •• |
| Q.2 | (a) | OR Implement NOR2 gate using depletion load nMOS. | 03 |
| પ્ર <u>-</u> પ્રશ્ન.2 | (મ) (અ) | ડિપ્લેશન લોડ nMOS નો ઉપયોગ કરીને NOR2 ગેટનો અમલ કરો. | 03 |

| | (b) | Differentiate between enhancement load inverter and Depletion load inverter. | 04 |
|----------------|--------------|--|----------|
| | (Վ) | ^{1030 invener.} એન્હાન્સમેન્ટ લોડ ઇન્વર્ટર અને ડિપ્લેશન લોડ ઇન્વર્ટર વચ્ચે તફાવત | ٥٧ |
| | (- 1) | શોધો. | - 0 |
| | (c) | Explain Depletion load nMOS inverter with its VTC. | 07 |
| | (ક) | ડિપ્લેશન લોડ nMOS ઇન્વર્ટરને તેના VTC સાથે સમજાવો. | 09 |
| Q. 3 | (a) | Implement EX-OR using Depletion load nMOS. | 03 |
| પ્રશ્ન.3 | (앤) | ડિપ્લેશન લોડ nMOS નો ઉપયોગ કરીને EX-OR નો અમલ કરો. | οЗ |
| | (b) | Explain design hierarchy with example. | 04 |
| | (બ) | ડિઝાઇન હાઈરાર્કી ને ઉદાહરણ સાથે સમજાવો. | ०४ |
| | (c) | Draw and explain Y chart design flow. | 07 |
| | (ક) | Y યાર્ટ ડિઝાઇન ફ્લો દોરો અને સમજાવો. | ૦૭ |
| | | OR | |
| Q. 3 | (a) | Implement NAND2 - SR latch using CMOS | 03 |
| પ્રશ્ન.3 | (앤) | CMOS નો ઉપયોગ કરીને NAND2 - SR લેયનો અમલ કરો. | οЗ |
| | (b) | Which method is used to transfer pattern or mask on the silicon | 04 |
| | ((,1) | wafer? Explain it with neat diagrams સિલિકોન વેફર પર પેટર્ન અથવા માસ્ક ટ્રાન્સફર કરવા માટે કઇ | ٥٧ |
| | (બ) | પદ્ધતિનો ઉપયોગ થાય છે? તેને સુધડ આકૃતિઓ સાથે સમજાવો. | ٥٥ |
| | | વધ્ધાલના ઉપયોગ વાવ છે? તેને તુવેડ આફાલઆ તાવ તમજાવા. | |
| | | William I and I also the Month | |
| | (c) | Which are the methods used to deposit metal in MOSFET febrication? Explain deposition in detail with proper diagram | 07 |
| | (ક) | fabrication? Explain deposition in detail with proper diagram. MOSFET ફેબ્રિકેશનમાં metal deposit કરવા માટે કઇ પદ્ધતિઓનો | 0.9 |
| | (3) | ઉપયોગ થાય છે? યોગ્ય ડાયાગ્રામ સાથે ડિપોઝિશનને વિગતવાર | 00 |
| | | સમજાવો. | |
| Q. 4 | (a) | Implement $Z = ((A+B+C)\cdot (D+E+F))$. G)' with depletion nMOS | 03 |
| ζ | (44) | load. | |
| પ્રશ્ન.4 | (અ) | ડિપ્લેશન nMOS લોડ સાથે Z=((A+B+C)·(D+E+F). G)' અમલમાં | οЗ |
| | | મૂકો. | |
| | (b) | List and explain the design styles used in VERILOG. | 04 |
| | (બ) | VERILOG માં વપરાતી ડિઝાઇન શૈલીઓની સૂચિ બનાવો અને | ٥X |
| | | સમજાવો. | . – |
| | (c) | Implement NAND2 SR latch using CMOS and also implement | 07 |
| | (6) | NOR2 SR latch using CMOS. | - 0 |
| | (ક) | CMOS નો ઉપયોગ કરીને NAND2 SR લેયનો અમલ કરો અને | 09 |
| | | CMOS નો ઉપયોગ કરીને NOR2 SR લેયનો પણ અમલ કરો. OR | |
| Q. 4 | (a) | Implement $Y = (ABC + DE + F)$ ' with depletion nMOS load. | 03 |
| પ્રશ્ન.4 | (અ) | Y= (ABC + DE + F)' ને ડિપ્લેશન nMOS લોડ સાથે અમલમાં મૂકો. | 03 |
| <i>1</i> 61. ⊤ | (b) | Write Verilog Code to implement full adder. | 04 |
| | (બ) | ફૂલ એડરને અમલમાં મૂકવા માટે વેરિલોગ કોડ લખો. | ०४ |
| | (c) | Implement Y =(S1'S0'I0 + S1'S0 I1 + S1 S0' I2 + S1 S2 I3) | 07 |
| | | using depletion load | |
| | (ક) | ડિપ્લેશન લોડનો ઉપયોગ કરીને Y = (S1'S0'I0 + S1'S0 I1 + S1 | ୦૭ |
| o = | , , | S0' I2 + S1 S2 I3) લાગુ કરો | <u> </u> |
| Q.5 | (a) | Implement the logic function $G = (PQR + U(S+T))^2$ using CMOS | 03 |
| પ્રશ્ન.5 | (અ) | CMOS નો ઉપયોગ કરીને લોજિક ફંક્શન G = (PQR +U(S+T))' નો | οЗ |
| | (b) | અમલ કરો Implement % 1 multipleyer using Veriles | Ω4 |
| | (b) | Implement 8×1 multiplexer using Verilog | 04 |

| | (બ) | વેરિલોગનો ઉપયોગ કરીને 8×1 મલ્ટિપ્લેક્સર અમલમાં મૂકો. | ०४ |
|----------|------------------|--|----|
| | (c) | Implement 4 bit full adder using structural modeling style in | 07 |
| | | Verilog. | |
| | (ક) | વેરિલોગમાં સ્ટ્રક્યરલ મોડેલિંગ શૈલીનો ઉપયોગ કરીને 4 બીટ ફુલ | ୦૭ |
| | | એડરને લાગુ કરો. | |
| | | OR | |
| Q.5 | (a) | Implement logic function $Y = ((AF(D + E)) + (B + C))$ ' using | 03 |
| | | CMOS. | |
| પ્રશ્ન.5 | (અ) | CMOS નો ઉપયોગ કરીને લોજિક ફંક્શન Y = ((AF(D + E))+ (B+ | ०३ |
| | | C))' ને અમલમાં મૂકો. | |
| | (b) | Implement 4 bit up counter using Verilog | 04 |
| | (U) | વેરિલોગનો ઉપયોગ કરીને 4 બીટ અપ કાઉન્ટર અમલમાં મૂકવું | ०४ |
| | (c) | Implement 3:8 decoder using behavioral modeling style in | 07 |
| | | Verilog. | |
| | (ક) | વેરિલોગમાં બિહેવિયરલ મોડલિંગ સ્ટાઈલનો ઉપયોગ કરીને 3:8 | 09 |
| | | ડીકોડરનો અમલ કરો | |
| | | | |
