# PROJECT EEAMHNOY

# Ψηφιακά Συστήματα Hardware σε Χαμηλά Επίπεδα Λογικής ΙΙ

Δήμητρα Ελένη Λεούδη
ΑΕΜ: 10854
Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης

Εαρινό Εξάμηνο 2024/2025



# Περιεχόμενα

Εισαγωγή	3
Main Module - fp_mult.sv	4
Normalization Module - normalize_mult.sv	8
Round Module - round_mult.sv	9
Exception Handling Module - exception_mult.sv	10
Testbench Module - fp_mult_tb.sv	12
Assertion Module - test_status_bits.sv	13
Assertion Module - test_status_z_combinations.sv	14
Αποτελέσματα Ποοσομοίωσης και Κυματομορφές	15

# Εισαγωγή

Στο πλαίσιο αυτής της εργασίας, στόχος είναι η υλοποίηση ενός πολλαπλασιαστή κινητής υποδιαστολής (floating point multiplier) σε γλώσσα SystemVerilog. Η υλοποίηση αφορά αριθμούς κινητής υποδιαστολής μονής ακρίβειας (32-bit), σύμφωνα με τις προδιαγραφές του προτύπου IEEE 754 Single Precision.

Ο σχεδιασμός του πολλαπλασιαστή διαχωρίζεται σε τρία βασικά στάδια, το καθένα από τα οποία υλοποιήθηκε ως ξεχωριστό module:

- το στάδιο κανονικοποίησης,
- το στάδιο στρογγυλοποίησης,
- και το στάδιο διαχείρισης εξαιρέσεων.

Για την επαλήθευση της λειτουργικότητας και της ορθότητας του πολλαπλασιαστή, αναπτύχθηκαν επιπλέον testbenches και assertions, τα οποία θα παρουσιαστούν και θα αναλυθούν λεπτομερώς στο πλαίσιο αυτής της αναφοράς.

sign	exponent	mantissa
0	10000110	110101000000000000000000
1 bit	8 bit	23 bit
		— 32 bit ————
		— 32 DIT ———————————————————————————————————

# Main Module - fp\_mult.sv

Το χύριο module fp\_mult υλοποιεί έναν πολλαπλασιαστή χινητής υποδιαστολής (single precision, 32-bit) σύμφωνα με το πρότυπο IEEE 754. Σχοπός του είναι να λάβει δύο αριθμούς χινητής υποδιαστολής και να υπολογίσει το γινόμενό τους με σωστή διαχείριση πρόσημου, εχθέτη, mantissa, στρογγυλοποίησης και εξαιρέσεων.

#### 1. Inputs-Outputs

Οι χύριες είσοδοι του module είναι:

- a, b: Δύο 32-bit αριθμοί κινητής υποδιαστολής μονής ακρίβειας.
- rnd: 3-bit σήμα επιλογής τρόπου στρογγυλοποίησης rounding mode).
- clk, rst: Σήματα ρολογιού και επαναφοράς.

Ενώ οι έξοδοι είναι:

- z: 32-bit αποτέλεσμα του πολλαπλασιασμού των a, b.
- status: 8-bit flags κατάστασης που ενημερώνουν για εξαιρέσεις όπως overflow, underflow, inexact κτλ.

# 2. Υπολογισμός πρόσημου

Το πρόσημο του γινομένου υπολογίζεται με XOR των bit πρόσημου των εισόδων, δηλαδή:

```
assign sign = a[31] \hat{b}[31];
```

## 3. Υπολογισμός εκθέτη

Ο εκθέτης του αποτελέσματος προκύπτει ως:

```
assign exp_add = ({2'b00, a[30:23]}+{2'b00, b[30:23]})-10'd127;
```

όπου το bias για single precision είναι 127.

Η χρήση 10-bit, αντί για 8 στους εκθέτες αποτρέπει overflow κατά την πρόσθεση.

#### 4. Υπολογισμός mantissa

Οι mantissa των δύο αριθμών πολλαπλασιάζονται αφού προηγουμένως έχουν προσαυξηθεί με το leading—one που υποδηλώνει την κανονικοποιημένη μορφή:

```
assign mantissa_mult = {1'b1, a[22:0]}*{1'b1, b[22:0]};
```

Το αποτέλεσμα είναι 48-bit για να διατηρηθεί η ακρίβεια πριν τη στρογγυλοποίηση.

#### 5. Κανονικοποίηση

Στην συνέχεια αρχικοποιείται το normalize\_mult, δηλαδή το στάδιο της στρογγυλοποίησης

#### 6. Pipeline stage

Το επόμενο σημαντικό στάδιο του κυκλώματος είναι η υλοποίηση pipeline μετά το στάδιο της κανονικοποίησης. Αυτό το στάδιο απαιτείται για να συγχρονιστούν τα ενδιάμεσα σήματα και να εξασφαλιστεί η ομαλή ροή δεδομένων προς τα επόμενα στάδια. Όλα τα σχετικά σήματα αποθηκεύονται σε pipeline καταχωρητές με τη βοήθεια ενός μπλοκ always\_ff, το οποίο ενεργοποιείται στην ανερχόμενη ακμή του ρολογιού και περιλαμβάνει ενεργό χαμηλό σήμα επαναφοράς. Σε περίπτωση επαναφοράς, τα καταχωρημένα σήματα μηδενίζονται. Αντίθετα, κατά την κανονική λειτουργία, οι τιμές τους ενημερώνονται με τα αντίστοιχα αποτελέσματα της κανονικοποίησης, αλλά και με άλλες σημαντικές πληροφορίες, όπως τα σήματα εισόδου a, b και η επιλογή τρόπου στρογγυλοποίησης round\_mode. Επίσης, το σήμα mantissa\_round\_input δημιουργείται κατάλληλα με το leading one και την κανονικοποιημένη μαντισσα. Με αυτόν τον τρόπο επιτυγχάνεται αποδοτική υλοποίηση pipeline, επιτρέποντας την εκκίνηση νέων πράξεων πριν ολοκληρωθούν οι προηγούμενες, γεγονός που ενισχύει την απόδοση του πολλαπλασιαστή.

Το στάδιο λειτουργεί ως εξής:

```
always_ff @(posedge clk or negedge rst) begin
          if(!rst) begin
2
              sign_pipe <= 1'b0;</pre>
3
              exp_pipe <= 10'b0;</pre>
4
              mant_pipe <= 23'b0;</pre>
5
              a_pipe <= 32'b0;
6
              b_pipe <= 32'b0;
              guard_pipe <= 1'b0;</pre>
8
              sticky_pipe <= 1'b0;</pre>
9
              round_mode_pipe <= 3'b0;</pre>
10
              mantissa_round_input <= 24'b0;</pre>
11
          end
12
          else begin
13
              sign_pipe <= a[31] ^ b[31];
14
              exp_pipe <= exp_norm;</pre>
15
              mant_pipe <= mant_norm;</pre>
16
              a_pipe <= a;
17
              b_pipe <= b;</pre>
18
              mantissa_round_input <= {1'b1, mant_norm};</pre>
19
              guard_pipe <= guard;</pre>
20
              sticky_pipe <= sticky;</pre>
              round_mode_pipe <= round_mode;</pre>
22
          end
23
    end
24
```

# 7. Στρογγυλοποίηση

Μετά γίνεται αρχικοποίηση του στάδιου της στρογγυλοποίησης, δηλαδή του round\_mult.

# 8. Έλεγχος overflow και underflow


Με βάση το αποτέλεσμα του εχθέτη μετά το στάδιο της στρογγυλοποίησης, γίνεται έλεγχος για overflow ή underflow, δηλαδή ελέγχεται αν ο εχθέτης

φτάνει στο μέγιστο ή αν μηδενίζεται. Αυτές οι πληροφορίες που θα προχύψουν, θα περαστούν στο στάδιο διαχείρισης εξαιρέσεων. Ο έλεγχος γίνεται ως εξής:

```
always_comb begin
2
        if (round_exponent[7:0] == 8'b1111_1111)
3
                     overflow = 1;
4
        else
                     overflow = 0;
6
7
        if (round_exponent[7:0] == 8'b0000_0000)
8
                     underflow = 1;
9
        else
10
                     underflow = 0;
11
    end
12
```

## 9. Διαχείριση εξαιρέσεων

Τέλος αρχικοποιείται και το στάδιο στο οποίο γίνεται η διαχείρηση των εξεραίσεων, δηλαδή το exceptional\_mult.



## Normalization Module - normalize\_mult.sv

Το module normalize\_mult είναι υπεύθυνο για το στάδιο της κανονικοποίησης, δηλαδή την κανονικοποίηση του αποτελέσματος του πολλαπλασιασμού της mantissa, του εκθέτη, καθώς και για τον υπολογισμό των guard και sticky bits. Στόχος του είναι να φέρει την mantissa σε κανονικοποιημένη μορφή, δηλαδή να διατηρεί ένα μη μηδενικό δυαδικό ψηφίο πριν την υποδιαστολή, και να προσαρμόσει αναλόγως τον εκθέτη.

#### Είσοδοι:

- P (48-bit): το αποτέλεσμα του πολλαπλασιασμού των mantissas
- S (10-bit): το άθροισμα των εχθετών μείον το bias

#### Έξοδοι:

- norm\_mantissa (23-bit): η κανονικοποιημένη mantissa
- norm\_exponent (10-bit): ο κανονικοποιημένος εκθέτης
- guard: το guard bit
- sticky: το sticky bit

Η κανονικοποίηση εξαρτάται από το MSB του αποτελέσματος P[47]. Το δυαδικό σημείο τοποθετείται μεταξύ των P[46] και P[45]. Αν το P[47] είναι 1, αυτό σημαίνει ότι υπάρχει «υπερχείλιση» στην mantissa και απαιτείται μετατόπιση του δυαδικού σημείου αριστερά κατά 1 θέση και ταυτόχρονη αύξηση του εκθέτη κατά 1. Αν είναι 0, δεν απαιτείται μετατόπιση και ο εκθέτης παραμένει ως έχει.

Τα guard και sticky bits παίζουν κρίσιμο ρόλο στη στρογγυλοποίηση, για αυτό φροντίσουμε να τα κρατήσουμε από αυτό το στάδιο και να τα περάσουμε ως εισόδους στο επόμενο.

- Το guard bit είναι το επόμενο δυαδικό ψηφίο αμέσως μετά την 23η θέση της mantissa.
- Το  $sticky\ bit$  είναι το λογικό OR όλων των υπολειπόμενων bit μετά το  $quard\ bit.$

#### 6. Round Module - round mult.sv

Το round\_mult είναι υπεύθυνο για την υλοποίηση της στρογγυλοποίησης της mantissa, ανάλογα με το σήμα λειτουργίας round\_mode. Οι είσοδοι περιλαμβάνουν την mantissa έτοιμη για στρογγυλοποίηση, τα σήματα guard και sticky, καθώς και το πρόσημο του αριθμού. Οι έξοδοι είναι η mantissa μετά τη στρογγυλοποίηση, το πρόσημο και το σήμα inexact που δηλώνει αν το αποτέλεσμα ήταν ακριβές.

Η λογική στρογγυλοποίησης καθορίζεται με βάση το round\_mode. Για παράδειγμα, στην περίπτωση ΙΕΕΕ\_near, αν το guard bit είναι 1 και ταυτόχρονα είτε το sticky είτε το τελευταίο bit της mantissa είναι 1, τότε προστίθεται 1 στη mantissa. Το απόσπασμα υλοποίησης του είναι το εξής:

```
if (pipe_guard && (pipe_sticky mantissa_extended[0])) begin
mantissa_extended = mantissa_extended + 1;
end
```

Αντίστοιχα, για άλλες τιμές του round\_mode (IEEE\_zero, IEEE\_pinf, IEEE\_ninf, near\_up, away\_zero), οι συνθήκες στρογγυλοποίησης αλλάζουν ώστε να προσαρμοστούν στις απαιτήσεις κάθε περίπτωσης.

Το αποτέλεσμα της στρογγυλοποίησης αποθηκεύεται στο round\_mantissa, ενώ το inexact υπολογίζεται ως το λογικό OR των pipe\_guard και pipe\_sticky, υποδεικνύοντας ότι το αποτέλεσμα δεν ήταν ακριβές.

Με αυτόν τον τρόπο, το στάδιο στρογγυλοποίησης ολοκληρώνει την προετοιμασία του τελικού αποτελέσματος πριν από την είσοδο στο στάδιο διαχείρισης εξαιρέσεων.

Name	Values	Description
		IEEE round to nearest, even. Round to the nearest
IEEE_nea	IEEE_near	representable value, if both are equally near, output the
		result with an even significand.
L	IEEE_zero	IEEE round towards zero.
	IEEE_pinf	IEEE round to +Infinity.
round	IEEE_ninf	IEEE round to -Infinity.
round	near_up	Round to the nearest representable value, if both are
		equally near, output the result closer to +Infinity.
	away_zero	Round away from zero.

# Exception Handling Module - exception mult.sv

Το exception\_mult module είναι υπεύθυνο για τη διαχείριση των εξαιρέσεων και την τελική παραγωγή του αποτελέσματος z. Με βάση τα σήματα underflow, overflow και inexact, καθώς και τις τιμές των εισόδων a, b και z\_calc, το module προσδιορίζει εάν το τελικό αποτέλεσμα πρέπει να είναι μηδέν, άπειρο ή κανονικός αριθμός, ακολουθώντας τις προδιαγραφές του προτύπου ΙΕΕΕ-754, με μερικές εξαιρέσεις, όπως ορίζονται από την εκφώνηση.

#### Είσοδοι:

- a, b (32-bit): Οι αριθμοί εισόδου κινητής υποδιαστολής.
- z\_calc (32-bit): Το αποτέλεσμα του προηγούμενου σταδίου, έτοιμο προς έλεγχο.
- underflow, overflow (1-bit): Σήματα που υποδειχνύουν υποχείλιση ή υπερχείλιση.
- inexact (1-bit): Σήμα που δηλώνει ανακριβές αποτέλεσμα.
- round\_mode (3-bit): Τρόπος στρογγυλοποίησης.

#### Έξοδοι:

- z (32-bit): Το τελικό αποτέλεσμα σε μορφή IEEE-754.
- zero\_f, inf\_f, nan\_f, tiny\_f, huge\_f, inexact\_f (1-bit): Σήματα κατάστασης που υποδεικνύουν ειδικές περιπτώσεις ή εξαιρέσεις.

Η λειτουργία του module βασίζεται σε δύο βοηθητικές συναρτήσεις:

- num\_interp: Ερμηνεύει τον τύπο ενός αριθμού (π.χ. μηδέν, άπειρο, κανονικός αριθμός) με βάση το πεδίο εκθέτη.
- z\_num: Επιστρέφει την κατάλληλη δυαδική αναπαράσταση για έναν τύπο αριθμού.

Ανάλογα με τον συνδυασμό των τύπων εισόδου (π.χ. zero  $\times$  zero, zero  $\times$  inf, norm  $\times$  norm), το module:

- Παράγει απευθείας μηδενικό ή άπειρο αποτέλεσμα.
- Εφαρμόζει ελέγχους overflow/underflow, λαμβάνοντας υπόψη το round\_mode, ώστε να αποφασίσει εάν το αποτέλεσμα πρέπει να γίνει inf ή max\_norm (σε περίπτωση overflow), ή zero ή min\_norm (σε περίπτωση underflow).
- Ενημερώνει τα σήματα κατάστασης όπως zero\_f, inf\_f, tiny\_f, huge\_f και inexact\_f για τη σωστή ένδειξη των εξαιρέσεων.

Παράδειγμα του τρόπου που ελέγχεται το overflow:

```
if (overflow) begin
        huge_f = 1;
2
         inexact_f = 1;
3
         case (round_mode)
4
             IEEE_near, away_zero: begin
5
                  z = \{z_{calc}[31], z_{num}(INF)\};
                  inf_f = 1;
7
             end
8
             IEEE_zero: begin
9
                  z = \{z_{alc}[31], z_{num}(MAX_NORM)\};
10
             end
             // ...
12
         endcase
13
    end
14
```

Με αυτόν τον τρόπο, ολοκληρώνεται τη διαδικασία ελέγχου και διαχείρισης των εξαιρέσεων, παράγοντας το τελικό αποτέλεσμα z και τα σήματα κατάστασης που απαιτούνται από το πρότυπο ΙΕΕΕ-754.

## Testbench Module - fp\_mult\_tb.sv

Το fp\_mult\_tb αποτελεί το testbench για την επαλήθευση του floating point multiplier σε επίπεδο συστήματος. Χρησιμοποιεί το module fp\_mult\_top, το οποίο υλοποιεί την αρχιτεκτονική του πολλαπλασιαστή με όλα τα στάδια, και υποστηρίζει δοκιμές σε διαφορετικούς τρόπους στρογγυλοποίησης, καθώς και δοκιμές με corner cases.

#### Κύρια χαρακτηριστικά:

- Το ρολόι clk δημιουργείται με περίοδο 10 ns.
- Αρχικοποίηση του reset για συγχρονισμό όλων των καταχωρητών.
- Δοκιμές για όλους τους τρόπους στρογγυλοποίησης (IEEE\_near, IEEE\_zero, IEEE\_pinf, IEEE\_ninf, near\_up, away\_zero).
- Χρήση της εξωτερικής συνάρτησης multiplication για τον υπολογισμό του αναμενόμενου αποτελέσματος expected\_z.
- Καθυστέρηση 3 κύκλων για την εξομοίωση του pipeline delay.

Διαχείριση corner cases: Ένας πίναχας corner\_case\_t περιλαμβάνει ειδικές περιπτώσεις, όπως: NaN, infinity, κανονικούς αριθμούς, υποκανονικούς αριθμούς και μηδενικά. Οι συναρτήσεις corner\_case\_to\_bits και corner\_case\_to\_string παρέχουν τον δυαδικό κωδικό και το αντίστοιχο όνομα για κάθε περίπτωση.

Έλεγχος corner cases: Με διπλούς βρόχους for, όλες οι συνδυαστικές περιπτώσεις ελέγχονται διεξοδικά. Σε περίπτωση NaN, προσαρμόζεται η έξοδος ώστε να συμμορφώνεται με το πρότυπο ΙΕΕΕ-754.

Συνολικά, το testbench αυτό διασφαλίζει την πληρότητα του ελέγχου για όλους τους συνδυασμούς εισόδων, στρογγυλοποίησης και corner cases, επικυρώνοντας τη σωστή λειτουργία και την αξιοπιστία του πολλαπλασιαστή κινητής υποδιαστολής.

# Assertion Module - test\_status\_bits.sv

Το test\_status\_bits module περιέχει λογικούς ελέγχους (assertions) που εκτελούνται σε κάθε θετική ακμή του ρολογιού clk. Στόχος του είναι να εντοπίσει πιθανές ασυμβατότητες ή λάθη στα status bits (8-bit), τα οποία συνοψίζουν την κατάσταση του πολλαπλασιαστή.

#### Λειτουργία:

- Ελέγχει αν υπάρχουν παράλληλα ενεργά bits που δεν θα έπρεπε να συνυπάρχουν, όπως:
  - zero και infinity
  - zero και invalid
  - zero και tiny
  - infinity και huge, κλπ.
- Αν εντοπιστεί τέτοια περίπτωση, εμφανίζεται μήνυμα λάθους (error) με συγκεκριμένη περιγραφή.
- Η λειτουργία εκτελείται μόνο αν το status\_bits δεν είναι άγνωστο (isunknown).

#### Ενδεικτικός έλεγχος:

```
assert (!(status_bits[0] & status_bits[1]))
else $error("Zero and Infinity bits are both asserted");
```

Με αυτό τον τρόπο, το module test\_status\_bits διασφαλίζει ότι οι σημαίες κατάστασης (status flags) που παράγει ο πολλαπλασιαστής είναι συνεπείς μεταξύ τους και δεν παραβιάζουν τους κανόνες του προτύπου IEEE-754.

# Assertion Module test status z combinations.sv

Το test\_status\_z\_combinations module περιέχει ελέγχους ορθότητας για τον συνδυασμό των status\_bits και της εξόδου z (καθώς και των εισόδων a και b). Οι έλεγχοι αυτοί διασφαλίζουν ότι η σημαία που τίθεται (π.χ. ZERO, INF, NAN, TINY, HUGE) αντιστοιχεί πράγματι σε σωστή μορφή του z ή στις συνθήκες των εισόδων.

#### Κύρια σημεία ελέγχου:

- ZERO: Αν το status\_bit ZERO είναι ενεργό, το πεδίο εχθέτη του z πρέπει να είναι μηδέν.
- INF: Αν το INF είναι ενεργό, ο εκθέτης του z πρέπει να είναι 8'hFF.
- NAN: Ο έλεγχος βασίζεται στο αν οι εκθέτες των εισόδων a και b (3 κύκλους πριν) καλύπτουν την περίπτωση παραγωγής NaN.
- HUGE: Το z πρέπει να είναι είτε infinity (8'hFF) είτε ο μέγιστος κανονικοποιημένος αριθμός (8'hFE) και μαντισσα 0x7FFFFF.
- ΤΙΝΥ: Το z πρέπει να είναι είτε μηδέν (8'h00) είτε ο ελάχιστος κανονικοποιημένος (8'h01 και mantissa μηδενική).

#### Ενδεικτικό απόσπασμα ελέγχου:

Η χρήση της SystemVerilog sequence nan\_condition επιτρέπει τον έλεγχο για NaN βάσει των εισόδων a και b με καθυστέρηση 3 κύκλων. Αυτό διασφαλίζει την ακρίβεια του ελέγχου για πιο σύνθετες εξαρτήσεις.


Με τον τρόπο αυτό, το module test\_status\_z\_combinations παρέχει μία ολοκληρωμένη πλατφόρμα ελέγχου για την αξιοπιστία και την ακρίβεια της σημασιοδότησης των αποτελεσμάτων του πολλαπλασιαστή κινητής υποδιαστολής.

# Αποτελέσματα Προσομοίωσης και Κυματομορφές

Σε αυτή την ενότητα παρατίθενται τα αποτελέσματα της προσομοίωσης, καθώς και οι αντίστοιχες κυματομορφές. Τα αποτελέσματα αποδεικνύουν την ορθή λειτουργία του πολλαπλασιαστή, καθώς και την πλήρη κάλυψη όλων των εξαιρέσεων και ακραίων περιπτώσεων (corner cases).

#### 1. Έλεγγοι

Η παρακάτω εικόνα δείχνει τα μηνύματα επιτυχίας (PASS) ή αποτυχίας (FAIL) που προκύπτουν κατά την εκτέλεση των testbenches. Παρατηρείται ότι όλες οι συνθήκες επαληθεύτηκαν επιτυχώς:




1) Έλεγχος με τυχαίες τιμές εισόδων: Το testbench δημιουργεί τυχαίες τιμές για τις εισόδους α και b χρησιμοποιώντας τη συνάρτηση \$urandom(). Το αποτέλεσμα του πολλαπλασιασμού (z) συγκρίνεται με το αναμενόμενο αποτέλεσμα, το οποίο υπολογίζεται μέσω της συνάρτησης multiplication. Επειδή η multiplication υπολογίζει το αποτέλεσμα ακαριαία (χωρίς καταχωρητές καθυστέρησης), ενώ το fp\_mult έχει καθυστέρηση 3 κύκλων, έγινε κατάλληλη ευθυγράμμιση του z μέσω καταχωρητών. Σε περίπτωση αναντιστοιχίας, θα εμφανιζόταν FAIL μήνυμα στο transcript.

- 2) Έλεγχος με corner cases: Το δεύτερο μέρος του testbench επιχεντρώνεται σε όλους τους πιθανούς συνδυασμούς corner cases για τις εισόδους α και b. Για τον σκοπό αυτόν, δημιουργήθηκε μια συνάρτηση που αντιστοιχεί τα δυαδικά μοτίβα των corner cases με περιγραφικές συμβολοσειρές. Αυτές οι corner cases περιλαμβάνουν ειδικούς αριθμούς όπως NaN, infinity, zero, denormal κτλ. Ολοκληρώθηκαν 144 έλεγχοι (12 × 12 συνδυασμοί), όπως απαιτείται από την εκφώνηση. Κάθε περίπτωση επαληθεύτηκε με την αναμενόμενη τιμή από τη multiplication και επιβεβαιώθηκε με PASS μηνύματα.
- 3) Έλεγχοι με Assertions: Κατά τη διάρχεια της εχτέλεσης των testbenches, ενεργοποιήθηκαν τα assertion modules test\_status\_bits.sv και test\_status\_z\_combinations.sv, τα οποία περιείχαν πολλαπλούς λογικούς ελέγχους για την επαλήθευση της συνέπειας και ορθότητας των σημάτων εξόδου. Σημαντικό είναι ότι:
  - Δεν εμφανίστηκαν αποτυχίες, γεγονός που επιβεβαιώνει ότι όλες οι συνθήκες λειτουργίας ικανοποιούνται απόλυτα.
  - Παρακολούθησαν κρίσιμα σήματα, όπως τα status bits, τους εκθέτες, τις μαντισσα, και τις εξαιρέσεις NaN, Inf, Zero κτλ.
  - Η απουσία οποιουδήποτε μηνύματος σφάλματος (error) αποτελεί ισχυρή απόδειξη για την αξιοπιστία της υλοποίησης.

Οι τρεις κατηγορίες ελέγχων διασφαλίζουν την πληρότητα του testbench και την αξιοπιστία του πολλαπλασιαστή. Με βάση τα παραπάνω, ολοκληρώθηκε με επιτυχία η επαλήθευση του πολλαπλασιαστή κινητής υποδιαστολής, ικανοποιώντας όλες τις απαιτήσεις της εκφώνησης.

# 2. Κυματομορφές σημάτων

Οι επόμενες εικόνες παρουσιάζουν τις κυματομορφές των βασικών σημάτων του testbench κατά την εκτέλεση του.



Απεικονίζουν την αλληλουχία σημάτων κατά τη διάρκεια της εξομοίωσης. Συγκεκριμένα:

- Παρατηρείται σωστός χρονισμός του ρολογιού (clk) με περίοδο 10ns όπως ορίζεται από την εκφώνηση.
- Τα σήματα εισόδων a και b ενημερώνονται συγχρονισμένα με το ρολόι, εξασφαλίζοντας την ομαλή εκκίνηση κάθε νέας δοκιμής.
- Η έξοδος z (αποτέλεσμα πολλαπλασιασμού) εμφανίζεται με καθυστέρηση 3 κύκλων, επιβεβαιώνοντας τη σωστή λειτουργία του pipeline.
- Τα status bits εμφανίζονται αμέσως μετά την ολοκλήρωση κάθε υπολογισμού, δηλώνοντας τις καταστάσεις όπως zero, inf, nan, huge, tiny, inexact.
- Οι τιμές των expected\_z και z συγκλίνουν απόλυτα για κάθε περίπτωση, αποδεικνύοντας την ακρίβεια του πολλαπλασιαστή.

Οι κυματομορφές αυτές αποτελούν ένδειξη ότι όλες οι φάσεις (από την εισαγωγή δεδομένων, μέχρι την παραγωγή της τελικής εξόδου και των status bits) εκτελούνται με απόλυτο συγχρονισμό και ακρίβεια. Επιβεβαιώνεται ότι:

- $\Delta$ εν υπάρχουν «μεταβατικές καταστάσεις» ή glitches στα σήματα εξόδου.
- Η καθυστέρηση λόγω pipeline είναι σταθερή και αναμενόμενη (3 κύκλοι).
- Οι τιμές των corner cases αναγνωρίζονται σωστά από τα αντίστοιχα status flags.

Κατά συνέπεια, η συμπεριφορά που αποτυπώνεται στις κυματομορφές διαβεβαιώνει την πλήρη και ορθή λειτουργία του πολλαπλασιαστή, τηρώντας απόλυτα τις προδιαγραφές του προτύπου ΙΕΕΕ-754 και της εκφώνησης.