

# PROJECT ΕΞΑΜΗΝΟΥ

Ψηφιακά Συστήματα Hardware σε Χαμηλά Επίπεδα  
Λογικής II

Δήμητρα Ελένη Λεούδη  
Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών  
Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης

Εαρινό Εξάμηνο 2024/2025



ΑΡΙΣΤΟΤΕΛΕΙΟ  
ΠΑΝΕΠΙΣΤΗΜΙΟ  
ΘΕΣΣΑΛΟΝΙΚΗΣ

## Περιεχόμενα

Εισαγωγή	3
Main Module - fp_mult.sv	4
Normalization Module - normalize_mult.sv	8
Round Module - round_mult.sv	9
Exception Handling Module - exception_mult.sv	10
Testbench Module - fp_mult_tb.sv	12
Assertion Module - test_status_bits.sv	13
Assertion Module - test_status_z_combinations.sv	14
Αποτελέσματα Προσομοίωσης και Κυματομορφές	15


## Εισαγωγή

Στο πλαίσιο αυτής της εργασίας, στόχος είναι η υλοποίηση ενός πολλαπλασιαστή κινητής υποδιαστολής (floating point multiplier) σε γλώσσα SystemVerilog. Η υλοποίηση αφορά αριθμούς κινητής υποδιαστολής μονής ακρίβειας (32-bit), σύμφωνα με τις προδιαγραφές του προτύπου IEEE 754 Single Precision.

Ο σχεδιασμός του πολλαπλασιαστή διαχωρίζεται σε τρία βασικά στάδια, το καθένα από τα οποία υλοποιήθηκε ως ξεχωριστό module:

- το στάδιο κανονικοποίησης,
- το στάδιο στρογγυλοποίησης,
- και το στάδιο διαχείρισης εξαιρέσεων.

Για την επαλήθευση της λειτουργικότητας και της ορθότητας του πολλαπλασιαστή, αναπτύχθηκαν επιπλέον testbenches και assertions, τα οποία θα παρουσιαστούν και θα αναλυθούν λεπτομερώς στο πλαίσιο αυτής της αναφοράς.



## Main Module - fp\_mult.sv

Το κύριο module `fp_mult` υλοποιεί έναν πολλαπλασιαστή κινητής υποδιαστολής (single precision, 32-bit) σύμφωνα με το πρότυπο *IEEE 754*. Σκοπός του είναι να λάβει δύο αριθμούς κινητής υποδιαστολής και να υπολογίσει το γινόμενό τους με σωστή διαχείριση πρόσημου, εκθέτη, *mantissa*, στρογγυλοποίησης και εξαιρέσεων.

### 1. Inputs-Outputs

Οι κύριες είσοδοι του *module* είναι:

- `a`, `b`: Δύο 32-bit αριθμοί κινητής υποδιαστολής μονής ακρίβειας.
- `rnd`: 3-bit σήμα επιλογής τρόπου στρογγυλοποίησης (rounding mode).
- `clk`, `rst`: Σήματα ρολογιού και επαναφοράς.

Ενώ οι έξοδοι είναι:

- `z`: 32-bit αποτέλεσμα του πολλαπλασιασμού των `a`, `b`.
- `status`: 8-bit *flags* κατάστασης που ενημερώνουν για εξαιρέσεις όπως overflow, underflow, inexact κτλ.

### 2. Υπολογισμός πρόσημου

Το πρόσημο του γινομένου υπολογίζεται με *XOR* των *bit* πρόσημου των εισόδων, δηλαδή:

```
1 assign sign = a[31] ^ b[31];
```

### 3. Υπολογισμός εκθέτη

Ο εκθέτης του αποτελέσματος προκύπτει ως:

```
1 assign exp_add = ({2'b00, a[30:23]}+{2'b00, b[30:23]})-10'd127;
```

όπου το *bias* για *single precision* είναι 127.

Η χρήση 10-bit, αντί για 8 στους εκθέτες αποτρέπει *overflow* κατά την πρόσθεση.

## 4. Υπολογισμός *mantissa*

Οι *mantissa* των δύο αριθμών πολλαπλασιάζονται αφού προηγουμένως έχουν προσαυξηθεί με το *leading-one* που υποδηλώνει την κανονικοποιημένη μορφή:

```
1 assign mantissa_mult = {1'b1, a[22:0]}*{1'b1, b[22:0]};
```

Το αποτέλεσμα είναι 48-bit για να διατηρηθεί η ακρίβεια πριν τη στρογγυλοποίηση.

## 5. Κανονικοποίηση

Στην συνέχεια αρχικοποιείται το `normalize_mult`, δηλαδή το στάδιο της στρογγυλοποίησης

## 6. Pipeline stage

Το επόμενο σημαντικό στάδιο του κυκλώματος είναι η υλοποίηση *pipeline* μετά το στάδιο της κανονικοποίησης. Αυτό το στάδιο απαιτείται για να συγχρονιστούν τα ενδιάμεσα σήματα και να εξασφαλιστεί η ομαλή ροή δεδομένων προς τα επόμενα στάδια. Όλα τα σχετικά σήματα αποθηκεύονται σε *pipeline* καταχωρητές με τη βοήθεια ενός μπλοκ `always_ff`, το οποίο ενεργοποιείται στην ανερχόμενη ακμή του ρολογιού και περιλαμβάνει ενεργό χαμηλό σήμα επαναφοράς. Σε περίπτωση επαναφοράς, τα καταχωρημένα σήματα μηδενίζονται. Αντίθετα, κατά την κανονική λειτουργία, οι τιμές τους ενημερώνονται με τα αντίστοιχα αποτελέσματα της κανονικοποίησης, αλλά και με άλλες σημαντικές πληροφορίες, όπως τα σήματα εισόδου `a`, `b` και η επιλογή τρόπου στρογγυλοποίησης `round_mode`. Επίσης, το σήμα `mantissa_round_input` δημιουργείται κατάλληλα με το *leading one* και την κανονικοποιημένη μαντισσα. Με αυτόν τον τρόπο επιτυγχάνεται αποδοτική υλοποίηση *pipeline*, επιτρέποντας την εκκίνηση νέων πράξεων πριν ολοκληρωθούν οι προηγούμενες, γεγονός που ενισχύει την απόδοση του πολλαπλασιαστή.

Το στάδιο λειτουργεί ως εξής:

```
1  always_ff @(posedge clk or negedge rst) begin
2      if(!rst) begin
3          sign_pipe <= 1'b0;
4          exp_pipe <= 10'b0;
5          mant_pipe <= 23'b0;
6          a_pipe <= 32'b0;
7          b_pipe <= 32'b0;
8          guard_pipe <= 1'b0;
9          sticky_pipe <= 1'b0;
10         round_mode_pipe <= 3'b0;
11         mantissa_round_input <= 24'b0;
12     end
13     else begin
14         sign_pipe <= a[31] ^ b[31];
15         exp_pipe <= exp_norm;
16         mant_pipe <= mant_norm;
17         a_pipe <= a;
18         b_pipe <= b;
19         mantissa_round_input <= {1'b1, mant_norm};
20         guard_pipe <= guard;
21         sticky_pipe <= sticky;
22         round_mode_pipe <= round_mode;
23     end
24 end
```

## 7. Στρογγυλοποίηση

Μετά γίνεται αρχικοποίηση του σταδίου της στρογγυλοποίησης, δηλαδή του `round_mult`.

## 8. Έλεγχος *overflow* και *underflow*

Με βάση το αποτέλεσμα του εκθέτη μετά το στάδιο της στρογγυλοποίησης, γίνεται έλεγχος για *overflow* ή *underflow*, δηλαδή ελέγχεται αν ο εκθέτης

φτάνει στο μέγιστο ή αν μηδενίζεται. Αυτές οι πληροφορίες που θα προκύψουν, θα περαστούν στο στάδιο διαχείρισης εξαιρέσεων. Ο έλεγχος γίνεται ως εξής:


```

1  always_comb begin
2
3      if (round_exponent[7:0] == 8'b1111_1111)
4          overflow = 1;
5      else
6          overflow = 0;
7
8      if (round_exponent[7:0] == 8'b0000_0000)
9          underflow = 1;
10     else
11         underflow = 0;
12 end

```

## 9. Διαχείριση εξαιρέσεων

Τέλος αρχικοποιείται και το στάδιο στο οποίο γίνεται η διαχείριση των εξεραίσεων, δηλαδή το `exceptional_mult`.



## Normalization Module - `normalize_mult.sv`

Το module `normalize_mult` είναι υπεύθυνο για το στάδιο της κανονικοποίησης, δηλαδή την κανονικοποίηση του αποτελέσματος του πολλαπλασιασμού της *mantissa*, του εκθέτη, καθώς και για τον υπολογισμό των *guard* και *sticky bits*. Στόχος του είναι να φέρει την *mantissa* σε κανονικοποιημένη μορφή, δηλαδή να διατηρεί ένα μη μηδενικό δυαδικό ψηφίο πριν την υποδιαστολή, και να προσαρμόσει αναλόγως τον εκθέτη.

### Είσοδοι:

- *P* (48-bit): το αποτέλεσμα του πολλαπλασιασμού των *mantissas*
- *S* (10-bit): το άθροισμα των εκθετών μείον το *bias*

### Έξοδοι:

- *norm\_mantissa* (23-bit): η κανονικοποιημένη *mantissa*
- *norm\_exponent* (10-bit): ο κανονικοποιημένος εκθέτης
- *guard*: το guard bit
- *sticky*: το sticky bit

Η κανονικοποίηση εξαρτάται από το *MSB* του αποτελέσματος *P*[47]. Το δυαδικό σημείο τοποθετείται μεταξύ των *P*[46] και *P*[45]. Αν το *P*[47] είναι 1, αυτό σημαίνει ότι υπάρχει «υπερχείλιση» στην *mantissa* και απαιτείται μετατόπιση του δυαδικού σημείου αριστερά κατά 1 θέση και ταυτόχρονη αύξηση του εκθέτη κατά 1. Αν είναι 0, δεν απαιτείται μετατόπιση και ο εκθέτης παραμένει ως έχει.

Τα *guard* και *sticky bits* παίζουν κρίσιμο ρόλο στη στρογγυλοποίηση, για αυτό φροντίσουμε να τα κρατήσουμε από αυτό το στάδιο και να τα περάσουμε ως εισόδους στο επόμενο.

- Το *guard bit* είναι το επόμενο δυαδικό ψηφίο αμέσως μετά την 23η θέση της *mantissa*.
- Το *sticky bit* είναι το λογικό *OR* όλων των υπολειπόμενων *bit* μετά το *guard bit*.



## 6. Round Module - round\_mult.sv

Το round\_mult είναι υπεύθυνο για την υλοποίηση της στρογγυλοποίησης της mantissa, ανάλογα με το σήμα λειτουργίας round\_mode. Οι είσοδοι περιλαμβάνουν την mantissa έτοιμη για στρογγυλοποίηση, τα σήματα guard και sticky, καθώς και το πρόσημο του αριθμού. Οι έξοδοι είναι η mantissa μετά τη στρογγυλοποίηση, το πρόσημο και το σήμα inexact που δηλώνει αν το αποτέλεσμα ήταν ακριβές.

Η λογική στρογγυλοποίησης καθορίζεται με βάση το round\_mode. Για παράδειγμα, στην περίπτωση IEEE\_near, αν το guard bit είναι 1 και ταυτόχρονα είτε το sticky είτε το τελευταίο bit της mantissa είναι 1, τότε προστίθεται 1 στη mantissa. Το απόσπασμα υλοποίησης του είναι το εξής:

```
1  if (pipe_guard && (pipe_sticky mantissa_extended[0])) begin
2      mantissa_extended = mantissa_extended + 1;
3  end
```

Αντίστοιχα, για άλλες τιμές του round\_mode (IEEE\_zero, IEEE\_pinf, IEEE\_ninf, near\_up, away\_zero), οι συνθήκες στρογγυλοποίησης αλλάζουν ώστε να προσαρμοστούν στις απαιτήσεις κάθε περίπτωσης.

Το αποτέλεσμα της στρογγυλοποίησης αποθηκεύεται στο round\_mantissa, ενώ το inexact υπολογίζεται ως το λογικό OR των pipe\_guard και pipe\_sticky, υποδεικνύοντας ότι το αποτέλεσμα δεν ήταν ακριβές.

Με αυτόν τον τρόπο, το στάδιο στρογγυλοποίησης ολοκληρώνει την προετοιμασία του τελικού αποτελέσματος πριν από την είσοδο στο στάδιο διαχείρισης εξαιρέσεων.

Name	Values	Description
round	IEEE_near	IEEE round to nearest, even. Round to the nearest representable value, if both are equally near, output the result with an even significand.
	IEEE_zero	IEEE round towards zero.
	IEEE_pinf	IEEE round to +Infinity.
	IEEE_ninf	IEEE round to -Infinity.
	near_up	Round to the nearest representable value, if both are equally near, output the result closer to +Infinity.
	away_zero	Round away from zero.

## Exception Handling Module - exception\_mult.sv

Το *exception\_mult module* είναι υπεύθυνο για τη διαχείριση των εξαιρέσεων και την τελική παραγωγή του αποτελέσματος *z*. Με βάση τα σήματα *underflow*, *overflow* και *inexact*, καθώς και τις τιμές των εισόδων *a*, *b* και *z\_calc*, το *module* προσδιορίζει εάν το τελικό αποτέλεσμα πρέπει να είναι μηδέν, άπειρο ή κανονικός αριθμός, ακολουθώντας τις προδιαγραφές του προτύπου IEEE-754, με μερικές εξαιρέσεις, όπως ορίζονται από την εκφώνηση.

### Είσοδοι:

- *a*, *b* (32-bit): Οι αριθμοί εισόδου κινητής υποδιαστολής.
- *z\_calc* (32-bit): Το αποτέλεσμα του προηγούμενου σταδίου, έτοιμο προς έλεγχο.
- *underflow*, *overflow* (1-bit): Σήματα που υποδεικνύουν υποχείλιση ή υπερχείλιση.
- *inexact* (1-bit): Σήμα που δηλώνει ανακριβές αποτέλεσμα.
- *round\_mode* (3-bit): Τρόπος στρογγυλοποίησης.

### Έξοδοι:

- *z* (32-bit): Το τελικό αποτέλεσμα σε μορφή IEEE-754.
- *zero\_f*, *inf\_f*, *nan\_f*, *tiny\_f*, *huge\_f*, *inexact\_f* (1-bit): Σήματα κατάστασης που υποδεικνύουν ειδικές περιπτώσεις ή εξαιρέσεις.

Η λειτουργία του *module* βασίζεται σε δύο βοηθητικές συναρτήσεις:

- *num\_interp*: Ερμηνεύει τον τύπο ενός αριθμού (π.χ. μηδέν, άπειρο, κανονικός αριθμός) με βάση το πεδίο εκθέτη.
- *z\_num*: Επιστρέφει την κατάλληλη δυαδική αναπαράσταση για έναν τύπο αριθμού.

Ανάλογα με τον συνδυασμό των τύπων εισόδου (π.χ.  $\text{zero} \times \text{zero}$ ,  $\text{zero} \times \text{inf}$ ,  $\text{norm} \times \text{norm}$ ), το *module*:

- Παράγει απευθείας μηδενικό ή άπειρο αποτέλεσμα.
- Εφαρμόζει ελέγχους overflow/underflow, λαμβάνοντας υπόψη το `round_mode`, ώστε να αποφασίσει εάν το αποτέλεσμα πρέπει να γίνει `inf` ή `max_norm` (σε περίπτωση overflow), ή `zero` ή `min_norm` (σε περίπτωση underflow).
- Ενημερώνει τα σήματα κατάστασης όπως `zero_f`, `inf_f`, `tiny_f`, `huge_f` και `inexact_f` για τη σωστή ένδειξη των εξαιρέσεων.

Παράδειγμα του τρόπου που ελέγχεται το overflow:

```
1  if (overflow) begin
2      huge_f = 1;
3      inexact_f = 1;
4      case (round_mode)
5          IEEE_near, away_zero: begin
6              z = {z_calc[31], z_num(INF)};
7              inf_f = 1;
8          end
9          IEEE_zero: begin
10             z = {z_calc[31], z_num(MAX_NORM)};
11         end
12         // ...
13     endcase
14 end
```

Με αυτόν τον τρόπο, ολοκληρώνεται τη διαδικασία ελέγχου και διαχείρισης των εξαιρέσεων, παράγοντας το τελικό αποτέλεσμα `z` και τα σήματα κατάστασης που απαιτούνται από το πρότυπο IEEE-754.

## Testbench Module - fp\_mult\_tb.sv

Το fp\_mult\_tb αποτελεί το *testbench* για την επαλήθευση του floating point multiplier σε επίπεδο συστήματος. Χρησιμοποιεί το *module* fp\_mult\_top, το οποίο υλοποιεί την αρχιτεκτονική του πολλαπλασιαστή με όλα τα στάδια, και υποστηρίζει δοκιμές σε διαφορετικούς τρόπους στρογγυλοποίησης, καθώς και δοκιμές με *corner cases*.

### Κύρια χαρακτηριστικά:

- Το ρολόι clk δημιουργείται με περίοδο 10 ns.
- Αρχικοποίηση του reset για συγχρονισμό όλων των καταχωρητών.
- Δοκιμές για όλους τους τρόπους στρογγυλοποίησης (IEEE\_near, IEEE\_zero, IEEE\_pinf, IEEE\_ninf, near\_up, away\_zero).
- Χρήση της εξωτερικής συνάρτησης multiplication για τον υπολογισμό του αναμενόμενου αποτελέσματος expected\_z.
- Καθυστερήση 3 κύκλων για την εξομοίωση του pipeline delay.

**Διαχείριση corner cases:** Ένας πίνακας corner\_case\_t περιλαμβάνει ειδικές περιπτώσεις, όπως: NaN, infinity, κανονικούς αριθμούς, υποκανονικούς αριθμούς και μηδενικά. Οι συναρτήσεις corner\_case\_to\_bits και corner\_case\_to\_string παρέχουν τον δυαδικό κωδικό και το αντίστοιχο όνομα για κάθε περίπτωση.

**Έλεγχος corner cases:** Με διπλούς βρόχους for, όλες οι συνδυαστικές περιπτώσεις ελέγχονται διεξοδικά. Σε περίπτωση NaN, προσαρμόζεται η έξοδος ώστε να συμμορφώνεται με το πρότυπο IEEE-754.

Συνολικά, το *testbench* αυτό διασφαλίζει την πληρότητα του ελέγχου για όλους τους συνδυασμούς εισόδων, στρογγυλοποίησης και corner cases, επικυρώνοντας τη σωστή λειτουργία και την αξιοπιστία του πολλαπλασιαστή κινητής υποδιαστολής.

## Assertion Module - test\_status\_bits.sv

Το test\_status\_bits module περιέχει λογικούς ελέγχους (assertions) που εκτελούνται σε κάθε θετική ακμή του ρολογιού clk. Στόχος του είναι να εντοπίσει πιθανές ασυμβατότητες ή λάθη στα status bits (8-bit), τα οποία συνοψίζουν την κατάσταση του πολλαπλασιαστή.

### Λειτουργία:

- Ελέγχει αν υπάρχουν παράλληλα ενεργά bits που δεν θα έπρεπε να συνυπάρχουν, όπως:
  - zero και infinity
  - zero και invalid
  - zero και tiny
  - infinity και huge, κλπ.
- Αν εντοπιστεί τέτοια περίπτωση, εμφανίζεται μήνυμα λάθους (error) με συγκεκριμένη περιγραφή.
- Η λειτουργία εκτελείται μόνο αν το status\_bits δεν είναι άγνωστο (isunknown).

### Ενδεικτικός έλεγχος:

```
1  assert (!(status_bits[0] & status_bits[1]))
2  else $error("Zero and Infinity bits are both asserted");
```

Με αυτό τον τρόπο, το module test\_status\_bits διασφαλίζει ότι οι σημαίες κατάστασης (status flags) που παράγει ο πολλαπλασιαστής είναι συνεπείς μεταξύ τους και δεν παραβιάζουν τους κανόνες του προτύπου IEEE-754.

## Assertion Module - test\_status\_z\_combinations.sv

Το `test_status_z_combinations module` περιέχει ελέγχους ορθότητας για τον συνδυασμό των `status_bits` και της εξόδου `z` (καθώς και των εισόδων `a` και `b`). Οι έλεγχοι αυτοί διασφαλίζουν ότι η σημαία που τίθεται (π.χ. `ZERO`, `INF`, `NAN`, `TINY`, `HUGE`) αντιστοιχεί πράγματι σε σωστή μορφή του `z` ή στις συνθήκες των εισόδων.

### Κύρια σημεία ελέγχου:

- `ZERO`: Αν το `status_bit ZERO` είναι ενεργό, το πεδίο εκθέτη του `z` πρέπει να είναι μηδέν.
- `INF`: Αν το `INF` είναι ενεργό, ο εκθέτης του `z` πρέπει να είναι `8'hFF`.
- `NAN`: Ο έλεγχος βασίζεται στο αν οι εκθέτες των εισόδων `a` και `b` (3 κύκλους πριν) καλύπτουν την περίπτωση παραγωγής `NaN`.
- `HUGE`: Το `z` πρέπει να είναι είτε `infinity (8'hFF)` είτε ο μέγιστος κανονικοποιημένος αριθμός (`8'hFE` και `mantissa 0x7FFFFFFF`).
- `TINY`: Το `z` πρέπει να είναι είτε μηδέν (`8'h00`) είτε ο ελάχιστος κανονικοποιημένος (`8'h01` και `mantissa` μηδενική).

### Ενδεικτικό απόσπασμα ελέγχου:

```
1  assert property (@(posedge clk) status_bits[INF] |-> (z[30:23] ==  
   ↪ 8'hFF))  
2  else $error("ERROR: INF status bit is set but exponent of 'z'  
   ↪ is not all ones.");
```

Η χρήση της SystemVerilog sequence `nan_condition` επιτρέπει τον έλεγχο για `NaN` βάσει των εισόδων `a` και `b` με καθυστέρηση 3 κύκλων. Αυτό διασφαλίζει την ακρίβεια του ελέγχου για πιο σύνθετες εξαρτήσεις.

Με τον τρόπο αυτό, το `module test_status_z_combinations` παρέχει μία ολοκληρωμένη πλατφόρμα ελέγχου για την αξιοπιστία και την ακρίβεια της σηματοδότησης των αποτελεσμάτων του πολλαπλασιαστή κινητής υποδιαστολής.



**2) Έλεγχος με corner cases:** Το δεύτερο μέρος του testbench επικεντρώνεται σε όλους τους πιθανούς συνδυασμούς corner cases για τις εισόδους a και b. Για τον σκοπό αυτόν, δημιουργήθηκε μια συνάρτηση που αντιστοιχεί τα δυαδικά μοτίβα των corner cases με περιγραφικές συμβολοσειρές. Αυτές οι corner cases περιλαμβάνουν ειδικούς αριθμούς όπως NaN, infinity, zero, denormal κτλ. Ολοκληρώθηκαν 144 έλεγχοι ( $12 \times 12$  συνδυασμοί), όπως απαιτείται από την εκφώνηση. Κάθε περίπτωση επαληθεύτηκε με την αναμενόμενη τιμή από τη multiplication και επιβεβαιώθηκε με PASS μηνύματα.

**3) Έλεγχοι με Assertions:** Κατά τη διάρκεια της εκτέλεσης των testbenches, ενεργοποιήθηκαν τα assertion modules test\_status\_bits.sv και test\_status\_z\_combinations.sv, τα οποία περιείχαν πολλαπλούς λογικούς ελέγχους για την επαλήθευση της συνέπειας και ορθότητας των σημάτων εξόδου. Σημαντικό είναι ότι:

- Δεν εμφανίστηκαν αποτυχίες, γεγονός που επιβεβαιώνει ότι όλες οι συνθήκες λειτουργίας ικανοποιούνται απόλυτα.
- Παρακολούθησαν κρίσιμα σήματα, όπως τα status bits, τους εκθέτες, τις μαντισσα, και τις εξαιρέσεις NaN, Inf, Zero κτλ.
- Η απουσία οποιουδήποτε μηνύματος σφάλματος (*error*) αποτελεί ισχυρή απόδειξη για την αξιοπιστία της υλοποίησης.

Οι τρεις κατηγορίες ελέγχων διασφαλίζουν την πληρότητα του testbench και την αξιοπιστία του πολλαπλασιαστή. Με βάση τα παραπάνω, ολοκληρώθηκε με επιτυχία η επαλήθευση του πολλαπλασιαστή κινητής υποδιαστολής, ικανοποιώντας όλες τις απαιτήσεις της εκφώνησης.





Οι κυματομορφές αυτές αποτελούν ένδειξη ότι όλες οι φάσεις (από την εισαγωγή δεδομένων, μέχρι την παραγωγή της τελικής εξόδου και των status bits) εκτελούνται με απόλυτο συγχρονισμό και ακρίβεια. Επιβεβαιώνεται ότι:

- Δεν υπάρχουν «μεταβατικές καταστάσεις» ή *glitches* στα σήματα εξόδου.
- Η καθυστέρηση λόγω pipeline είναι σταθερή και αναμενόμενη (3 κύκλοι).
- Οι τιμές των *corner cases* αναγνωρίζονται σωστά από τα αντίστοιχα *status flags*.

Κατά συνέπεια, η συμπεριφορά που αποτυπώνεται στις κυματομορφές διαβεβαιώνει την πλήρη και ορθή λειτουργία του πολλαπλασιαστή, τηρώντας απόλυτα τις προδιαγραφές του προτύπου IEEE-754 και της εκφώνησης.