
5. ВЈЕЖБА (2 ТЕРМИНА)

5.1 ДИЈАГРАМ ОКА


Један од основних мјерења које се може користити за провјеру интегритета сигнала је дијаграм ока. Дијаграм ока се добија суперпонирањем растућих и опадајућих ивица сигнала у одређеном временском периоду а приказује се на осцилоскопу. Савремени осцилоскопи имају опцију да прикажу све релевантне податке очитане са дијаграма ока аутоматски. Осим мјерења осцилоскопом, дијаграм ока се може и симулирати помоћу софтверских алата. Преклапањем растућих и опадајућих ивица приказује се одступање у понашању сигнала.

Дијаграм ока се креира суперпонирањем узастопних секвенци различитих битова података, као што је приказано на слици 43. [7].




Слика 43. Процес добијања дијаграма ока

На слици 43. приказан је поступак добијања дијаграма ока, али приказани сигнали су идеални. У пракси сигнали нису идеални и постоје одступања. На слици 44. се може видјети поређење идеалне и стварне секвенце битова *1010* [7].



Слика 44. Идеална и стварна секвенца битова 1010

Дијаграм ока који се добије мјерењем осцилоскопом приказан је на слици 45.




Слика 45. Дијаграм ока приказан на осцилоскопу

Варијације сигнала које могу довести до погрешног очитавања сигнала су најважније и циљ мјерења дијаграма ока је да се провјере управо ове варијације. Параметри који се могу очитати са дијаграма ока су следећи [7]:

- џитер (енг. timing jitter),
- варијације нивоа сигнала (енг. amount of distortion),
- просјечно вријеме пораста/опадања сигнала и
- просјечно вријеме трајања бита (енг. *bit period*).

На слици 46. се могу видјети параметри дијаграма ока и начин на који се они очитавају [7].




Слика 46. Параметри дијаграма ока

5.2 СИМУЛАЦИЈА ДИЈАГРАМА ОКА


Један од начина за провјеру квалитета сигнала је метода мјерења или симулације дијаграма ока. У овом поглављу биће описан процес подешавања параметара анализе и покретање симулације гдје се као резултат добија дијаграм ока сигнала. За симулацију је коришћен софтверски алат *SystemSI* из пакета алата *Cadence Sigrity*.

При покретању алата, потребно је одабрати *Parallel Bus Analysis* или *Serial Link Analysis*, као што је приказано на слици 47.



Слика 47. Креирање топологије у SystemSI алату


У овом случају, с обзиром да се симулира *DDR* меморија, потребно је изабрати опцију *Parallel Bus Analysis*. Након овог корака, потребно је направити блок шему модела за симулацију, као што је приказано на слици 48.



Слика 48. Блок шема модела за симулацију у SystemSI алату

На блок шему потребно је додати компоненте између којих се врши комуникација, а то су процесор и меморије. Као централни дио, постављен је лејаут односно штампана плочица, који представља физичку везу између микроконтролера и меморије. Све ове блокове, потребно је прије свега подесити па онда и међусобно повезати. Процесор и меморије су блокови који представљају *IBIS* моделе. Подешавање се врши тако што се *IBIS* модели компонената увежу са блоковима.


Подешавање блока процесора врши се на следећи начин: двокликом на блок отвара се мени *Edit Properties* у оквиру којег постоји опција *Load IBIS*... којом се отвара нови прозор у којем се *IBIS* модел компоненте додаје и подешава. Приказ прозора може се видјети на слици 49.



Слика 49. Подешавање IBIS модела микроконтролера у SystemSI алату

Модел се додаје притиском на тастер са ознаком mpu maчкe на врху странице и избором жељеног модела. Потребно је извршити дефиницију сигнала, а то се ради у оквиру прозора Bus Definition. У овом случају постоје групе за адресне команде, означене са ADDCMD, командне линије означене са CTRL као и линије за податке означене са DATA0 до DATA7. За сваку од група сигнала потребно је одредити временску референцу, ивицу која се симулира као и сигнале који припадају датој групи.


На исти начин се подешавају и *IBIS* модели меморија. С обзиром да су меморије исте, потребно је додати само једном *IBIS* модел и подесити сигнале. Подешавање *IBIS* модела меморија приказано је на слици 50.



Након што су сви *IBIS* модели додати и подешени, потребно је исто урадити и за лејаут. Кликом на блок лејаута, отвара се прозор у којем се бира опција *Load Layout File...* а онда се одабере путања до лејаута који се симулира. Након тога је потребно подесити лејаут, што се ради кликом на опцију *Set up Layout...* Отвара се нови алат гдје је потребно одабрати сигнале који су од интереса за симулацију. У овом случају то су сви сигнали напајања и масе, као и сви *DRAM* сигнали. Потребно је сачувати фајл и затворити алат *Layout Workbench*. Кликом на опцију *Extract* завршава се подешавање лејаута.


Након што су *IBIS* модели и лејаут увезени и подешени, потребно је подесити конекције (микроконтролер са лејаутом и меморије са лејаутом). То се ради двокликом миша на магистралу и избором опције *Auto Connect* (уколико желимо да се сигнали повежу аутоматски). Након овог корака, може се покренути опција *Check Connectivity* у оквиру менија *Simulation Setup* да би се провјерило да ли су сви сигнали исправно повезани.

Након додавања *IBIS* модела и повезивања блокова, потребно је подесити анализу. То се ради одабиром опције *Set Analysis Options* у оквиру менија *Simulation Setup*. изглед прозора *Circuit Simulation* у оквиру опције *Set Analysis Options* приказан је на слици 50.



Слика 50. Analysis Options - Circuit Simulation y SystemSI алату

Као што се може видјети са слике 50., у овом прозору се подешава симулатор, као и ивица сигнала. У оквиру прозора *Bus Simulation* врши се избор групе сигнала која се симулира, као што је приказано на слици 51.



Слика 51. Analysis Options - Bus Simulation y SystemSI алату

У овом случају изабрана је опција за симулацију линија података (енг. *Data*) између процесора и прве меморије. Смјер података је упис, што значи да се подаци шаљу од процесора ка меморији.

У прозору IO Models and Stimulus подешавају се бројне опције, приказано на слици 52.


Circuit Simulation Bus Sin	nulation IO Models and Stin	nulus			Restore Default
Data Rate: 1.066	Gbps Clock Period: 1	T = 1.8761 ns	Bit Period: UI = 0.93805	ns Minim	num # of Bits 16
Model Selection					
Controller Memory				■ WLO/CktM	leasDelay 🗸 Memory Block Shared IO models 🛮 IO Model
Signal Name	Stimulus Pattern	Stimulus Offset (ns)	Transmit IO Model	Status	
▼ ✓ DATA0	10101010	Default			
✓ DRAM_D0	10101010	0.5T	ddr3_sel11_ds001_mio	Signal	
✓ DRAM_D1	10101010	0.5T	ddr3_sel11_ds001_mio	Signal	
✓ DRAM_D2	10101010	0.5T	ddr3_sel11_ds001_mio	Signal	
✓ DRAM_D3	10101010	0.5T	ddr3_sel11_ds001_mio	Signal	
✓ DRAM_D4	10101010	0.5T	ddr3_sel11_ds001_mio	Signal	
✓ DRAM_D5	10101010	0.5T	ddr3_sel11_ds001_mio	Signal	
Z DRAM DE	10101010	0 ST	dde2 ealth de001 mia	Cianal	

Слика 52. Analysis Options - IO Models and Stimulus y SystemSI алату

У пољу *Data Rate* подешава се брзина преноса података меморије, што је у овом случају 1.066 Gbps (брзина меморије је 533 MHz, гледају се и растућа и опадајућа ивица што значи да се ова вриједност множи са 2, па добијамо 1.066 Gbps). Поље за период сигнала, као и бит период попуњавају се аутоматски. Још једна занимљива опција коју је могуће измјенити је секвенца битова који се симулирају, и то се ради у пољу *Stimulus Pattern*.


Избором опције Set Timing Budget подешавају се разни параметри везано за временске параметре сигнала. Ова опција важна је за генерисање извјештаја након извршене симулације, али како није од кључног интереса за овај рад, постављене су уобичајене вриједности аутоматски генерисане од стране алата.

Избором опције *Start Bus Simulation* покреће се симулација. Резултати симулације који се добију приказани су на слици 53.



Слика 53. Резултат симулације - облик сигнала у временском домену

Постоји опција да се сигнал прикаже и у облику дијаграма ока и то је приказано на слици 54.



Слика 54. Резултат симулације - дијаграм ока