# ミニマルファブ(臨海センター)向け PDK リファレンスマニュアル

- 1. 製造プロセス説明
- 2. 素子特性
- 3. 回路設計基準
- 4. レイアウト設計基準
- 5. 設計例


- I. ドキュメントの内容
- 1. 製造プロセス説明

## 【概要】

産総研臨海センターのミニマルファブ装置を使った SOI-CMOS プロセス

#### 【プロセスフロー概要】


1. P+Layer 開口



P+層の開口を実施


2. P+Layer 拡散

(b) Formation of P+Layer (Diffusion from Solid Source)




P+層の拡散

3. N+Layer 開口



4. N+Layer 構成


(d) Formation of N+Layer (Diffusion from Solid Source)



N+層の拡散

5. Active 構成


(e) Formation of Active Layer



チャンネル領域構成

6. Gate 構成

(f) Formation of Gate Electrode



TiN ゲート構成

## 【マスクレイヤー構成】

レイヤー名	GDS#	W/B	NMOS	PMOS	BR	NB	ND	PD	RN	RP	Ti	備考
Alignment	1	W										
N-ch	13	W	0									Channel Dope NMOS
P-diff	2	W		0				0				S/D Dope PMOS
N-diff	3	W	0			0	0		0			S/D Dope NMOS
SOI	4	В	0	0		0	0	0	0	0		Active
TiN-Gate	5	В	0	0	0						0	Gate
Contact	6	W	0	0	0	0	0	0	0	0	0	S/D/G Contact
M1(Al)	7	В	0	0	0	0	0	0	0	0	0	Metal
Via												T.B.D
M2(Al)												T.B.D
Via												T.B.D
M3(Al)												T.B.D

## 【EDA 対応表】

設計工程	ミニマル EDA(クラウド環境	対応する商用 EDA ツール
回路エントリ	Xschem(minimal EDA サーバーに実装)	Virtuoso, Laker
回昭二ノツ	Ques(minimal EDA サーバーに実装)	Virtuoso, Laker
アナログシミュレーション	NGSPICE(minimal EDA サーバーに実装)	LICDICE Chasture
7 7 40 5 3 4 5 6 5 6	Xyce(minimal EDA サーバーに実装)	HSPICE, Specture
アナログレイアウト	Klayout(minimal EDA サーバーに実装)	Vintuogo Aguno
7 7 49 64 7 91	Glade(minimal EDA サーバーに実装)	Virtuoso, Asura
ロジックシミュレーション	Icarus(minimal EDA サーバーに実装)	VCS, Xcelium
回路合成	Yosys(minimal EDA サーバーに実装)	Design Compiler, Genus
自動配置配線	Graywolf&Qrouter(minimal EDA サーバーに実装)	IC Compiler, Innovus
タイミング解析	Vesta	Prime Time
デザインルールチェック(DRC)	Klayout(minimal EDA サーバーに実装)	Calibre, Asura
回路&レイアウトチェック(LVS)		

赤字の TOOL は、メンテナンスしてないので非推奨と考えてください。

ミニマル EDA に関しては、

## 2. 素子特性

[素子リスト]

3V NMOS/PMOS, NdiffCAP, PdiffCap, GateCap, NdifRes, PdifRes

素子	Symbol	LChannel(um)	W(um)	Spice Model	PCELL 名	備考
NMOS	nch	6um∼40um	13um∼40um	mf_nmos	Nch	
PMOS	nch	6um∼40um	13um∼40um	mf_pmos	Pch	
Bridge	None	25um~100um	10um∼20um	None	Brifge	
NBridge	None	25um~100um	10um∼20um	None	NBridge	
Ndiff_Cap	Cndiff	25um~100um	25um~100um	T.B.D.	Ndiff_cap	
Pdiff_Cap	Cpdiff	25um~100um	25um~100um	T.B.D.	Pdiff_cap	
R_Ndiff	Rndiff	25um~100um	10um∼20um	T.B.D.	R_ndiff	
R_Pdiff	Rpdiff	25um~100um	10um∼20um	T.B.D.	R_pdiff	
Gate_Cap	Cg	25um~100um	25um~100um	T.B.D.	TiN_cap	

## [電気的特性]

## [絶対最大定格]

素子	項目	記号	条件	定格	単位	備考
	ソースドレイン電圧	VDS		7V(max)	V	
3VNMOS	ゲートドレイン電圧	VGD		7V(max)	V	
	ゲートソース電圧	VGS		7V(max)	V	
	ソースドレイン電圧	VDS		-7V(max)	V	
3VPMOS	ゲートドレイン電圧	VGD		-7V(max)	V	
	ゲートソース電圧	VGS		-7V(max)	V	
コンデンサ	印加電圧	VINC	□=1um <sup>2</sup>	7(max)	V	
抵抗	印加電圧	VINR	□=1um <sup>2</sup>	7(max)	V	
Diode	逆電圧	VR		7(max)	V	
ESD	印加電圧	VINE		TBD	V	
ESD	アノード電流	IINE		TBD	mA	
すべて	保存温度	$T_{\rm stg}$		-40~150	$^{\circ}\! \mathbb{C}$	

## [動作条件](TA=25℃)

## 1)3V NMOS

項目	記号	条件	Min	Тур	Max	単位
閾値電圧	Vthn	L=6u, W=24u, VDD=3.3V		0.25		V
S-factor		L=6u, W=24u, VDD=3.3V		71		mV/dec
ドレイン電流	Idsn	L=6u, W=24u, VDS=VGS=3V		62.5		uA/um
リーク電流	Ioffn			TBD		uA/um
ブレークダウン電圧	BVDSN	L=6u, W=24u, VDD=3.3V			7	V
ゲート容量	CoxN			2.3		ff/ um <sup>2</sup>
ゲート破壊電圧	BVoxN			7		V

## 2)3V PMOS

項目	記号	条件	Min	Тур	Max	単位
閾値電圧	Vthp	L=6u, W=24u, VDD=3.3V		-0.71		V
S-factor		L=6u, W=24u, VDD=3.3V		65		mA/dec
ドレイン電流	Idsp	L=6u, W=24u, VDS=VGS=-3V		12.9		uA/um
リーク電流	Ioffp	L=6u, W=24u		TBD		uA/um
ブレークダウン電圧	VBDSN	L=6u, W=24u			7	V
ゲート容量	CoxP			2.3		ff/um <sup>2</sup>
ゲート破壊電圧	BVoxP			-7		V

## 3)キャパシター


項目	記号	条件	Min	Тур	Max	単位
シート容量	CNdiff	100umx100um、2V		0.086		ff/um
	CPdiff	100umx100um、2V		0.086		ff/um
	CGate			2.3		ff/um
リーク電流	ILCNdif			TBD		nA
	ILCPdif			TBD		nA
	ILCgate			TBD		nA

## 3)抵抗


項目	記号	条件	Min	Тур	Max	単位
シート抵抗	RNdiff	L=13um,W=46.5um,VIN=2V		180		$\Omega/1 \text{um}^2$
	RPdiff	L=13um,W=46.5um,VIN=2V		1.2		$k\Omega/1$ um $^2$
ゲート抵抗	RTiN	L=13um,W=46.5um,VIN=2V		20		$\Omega/1$ um $^2$
配線抵抗	RAl	L=6um,W=46.5um,I=10mA		0.2		$\Omega/1$ um $^2$
コンタクト抵抗	RCALN	5umx5um, I=10mA		150		Ω
	RCALP			200		Ω
	RCALT			0.9		Ω

[素子の IV カーブ]


# NFET VDID/VGID Characteristics (L/W=6μm/24μm)




# PFET VDID/VGID Characteristics (L/W=6μm/24μm)




# NFET VDID/VGID Characteristics (L/W= $6\mu m/24\mu m$ ) Measured vs SPICE Model






# PFET VDID/VGID Characteristics (L/W= $6\mu m/24\mu m$ ) Measured vs SPICE Model




[構造的特性] [素子の断面構造]

## Cross-Sectional View of minimal Fab SOI-CMOS




## 3. 回路設計基準 NMOS, PMOS, C, R, ESD、配線、VIA の電流容量は、調査中

## 4. レイアウト設計基準 【デバイスレイヤー】



Symbol	詳細	ノレーノレ(um)	Symbol	詳細	ルール(um)
W1	Tim ゲート幅	10	m3	SOI-PDF(NDF)エンクロージャー	2
W2	SOI 幅	13	d1	Gate TiN-CNT 距離	8
s1	コンタクト幅	5	m4	TiN-CNT エンクロージャー	2.5
m1	TiN-PDF(NDF)オーバーラップ	2	m5	SOI-CNT エンクロージャー	4
m2	TiN フリンジ幅	4			


## 【配線レイヤー】




Symbol	詳細	バーバ(um)	Symbol	詳細	ルール(um)
W3	Al 配線幅	6		TiN 最小スペース	6
S2	Al 配線間スペース	4		SOI 最小幅	6
m6	Al-CNT エンクロージャー	4		SOI 最小スペース	4
m7	Al-Gate CNT エンクロージャー	2.5			
	TiN 最小幅	6			

## 5. 設計例

ミニマル Wafer 上にトランジスタアレイを実装





予約はプロセスコントロール用




GDSイメージ


#### ブロック説明







GDS イメージ





- M1 TiNキャパシタ
  - 容量: 0.414pF
  - L=60u,W=60u
  - TiNは配線として利用可能








フィルター配線例


## 設計の制約

- ・M1 レイヤー(データタイプ 7/1)のみを使用する事で回路が構成可能
- ・M1 の最小幅=5um, M1 最小スペース=4um, ラインアンドスペース=9um









# ミニマルファブ PDK リファレンスマニュアル

## 版数管理表

Rev	日付	内容	確認(LR)	確認(Anagix)	確認(ミニマル)
0.0	2023/11/1	初版発行	土屋	森山	浜本

連絡先: 土屋(<u>tsuchiya@logic=research.co.jp</u>)、森山(<u>moriyama@anagix.com</u>)、浜本(takeshi.hamamoto@minimalfab.com)