## 3 Entwurfsmethoden und Hardware-Beschreibungssprachen

- Entwurfsmethoden und ihre Eigenschaften
- VHDL
  - Der Aufbau von VHDL-Systemen
  - Datentypen, Signale, Konstanten und Attribute
  - Operatoren und numeric\_std-Funktionen
  - Nebenläufigkeit in VHDL, Prozesse und erweiterte Signalzuweisungen
  - Beispiele, Tipps, "Tricks & Pitfalls"
  - Strukturelle Beschreibung und Simulation
  - Effizienter VHDL-Entwurf für FPGA-Architekturen



#### **Entwurfsmethoden**

- Ursprünglich, wurden die Schaltungen für FPGAs mit Hilfe sogenannter Schematic-Entry-Tools aufgenommen. Die geringe Komplexität früherer FPGA-Bausteine erlaubte sogar eine Handoptimierung zwecks höherer Performance
- Diese Vorgehensweise besitzt signifikante Nachteile (mangelnde Abstraktion, Aufwand, etc.) und wurde sukzessive durch neue Methoden ersetzt
- Heute werden zumeist Top-Down Design-Strategien verwendet, bei denen Hardware-Beschreibungssprachen (Hardware-Description Languages, HDLs) eingesetzt werden
- Auch Beschreibungen in höheren Sprachen (SystemC, Chisel, SystemVerilog) lassen sich für FPGA-Technologien übersetzen




#### Vorteile HDL-gestützter Design-Methoden

- erhöhte Produktivität und verkürzte Entwicklungszeiten
- verringerte Non-Recurring-Engineering- (NRE) Kosten
- Design-Reuse wird ermöglicht
- erhöhte Flexibilität in Bezug auf Design-Modifikationen
- schnellere Exploration alternativer Architekturen und Technologie-Libraries
- ermöglicht den Einsatz von Synthese-Werkzeugen und so die schnellere und einfachere Exploration des Entwurfsraums hinsichtlich
  - Fläche
  - Timing
  - Verlustleistungsaufnahme
- bessere und leichtere Design-Verifikation



### Ebenen der Verhaltensbeschreibung (FPGAs)

 Eine Top-Down-Entwurfsmethodik überführt ein HDL-Modell der Hardware von einer hohen Abstraktionsebene (System oder Algorithmus) hinab zur bausteinspezifischen Netzliste mit fertig konfigurierten und verdrahteten FPGA-Architekturelementen





#### Hauptfunktion einer HDL

- Eine Hardware Description Language ist eine formale Sprache, mit der logischen Funktionen für ihre Abbildung in eine bestimmte Hardware, z.B. FPGA oder ASIC, beschrieben werden können
- Die wichtigsten HDLs sind
  - VHDL (Very High Speed Integrated Circuit HDL)
  - Verilog
- VHDL unterstützt zwei Beschreibungsarten
  - eine abstrakte, funktionale Beschreibung der Funktion
  - eine strukturelle Beschreibung der Hardware
- Das Verhalten der Hardware kann auf unterschiedlichen Abstraktionsebenen beschrieben werden
  - Auf einer hohen Ebene mit wenig Detailinformationen und einer hohen Abstraktion von Hardware
  - Auf einer geringen Abstraktionsebene mit mehr Detailinformationen



#### Geschichte von VHDL I

- US-Verteidigungsministerium verwendet eine Standard HDL um Schaltungsdesign selbst dokumentierend zu machen, einen gemeinsamen Design-Flow zu verfolgen und bei neuen Technologien alte Schaltungsentwürfe wieder verwenden zu können
- 1983 IBM, Texas Instruments, Intermetrics und das US-Verteidigungsministerium schließen sich zusammen, um VHDL und entsprechende Simulations-Tools zu entwickeln
- Das US Verteidigungsministerium fordert, dass alle digitalen Schaltungen, die für das Verteidigungsministerium neu entwickelt werden, in VHDL beschrieben werden müssen.

  Der IEEE verabschiedet VHDL als Standard 1076
- 1993 Der Standard VHDL wird durch IEEE 1164 zu IEEE 1076-1993 (VHDL'93) erweitert. Diese Version ist die am weitesten verbreitete




#### **Geschichte von VHDL II**

- 1996 Kommerzielle Synthese- und Simulations-Tools werden verfügbar. Weitere Pakete zur Synthese werden dem Standard hinzugefügt
- 1999 Erweiterung für analoge und gemischte Schaltungen (VHDL-AMS)
- Einführung geschützter Typen und Änderungen für mehr Flexibilität (VHDL-2002: aktueller Standard bei Mainstream-Simulationswerkzeuge)
- 2006 Mehr Operatoren, größere Flexibilität, Integration von Schnittstellen zu C/C++. Alles für eine effizientere Nutzung auf Systemebene (VHDL-2006, Draft 3.0)
- Veröffentlichung von VHDL 4.0 (VHDL-2008): Ressourcen für IP-Schutz, neue Typen für Fest- und Gleitkommazahlen, Korrekturen und Verbesserung bzgl. der Neuerungen aus VHDL 3.0. Integriert alle bereits vorhandenen sog. *std-Packages*. <u>Dauerte einige Jahre, bis Standard von den Tool-Herstellern komplett unterstützt wurde</u>



#### **Design Automation Tools: Simulation**


- Simulatoren dienen der funktionalen Verifikation einer
   Schaltungsbeschreibung auf verschiedenen Abstraktionsebenen
- Es kann sowohl das logische als auch das zeitliche Verhalten simuliert werden
- Zur Simulation des zeitlichen Verhaltens müssen:
  - entweder vor der Synthese Zeitinformationen im HDL-Programm integriert werden
  - oder nach der Synthese werden diese Informationen aus den Zellbibliotheken der FPGA- bzw. ASIC-Hersteller bezogen
- Zeitliche Simulationen sollten nur nach der Synthese durchgeführt werden





#### **Design Automation Tools: Synthese**

- Synthese ist das Überführen einer HDL-Beschreibung über verschiedene Zwischenstufen in eine Netzliste, die die FPGA-Konfiguration beschreibt. Auf jeder Zwischenstufe werden logische Optimierungstechniken angewendet
- Einige Sprachkonstrukte, die in der Simulation sinnvoll sein k\u00f6nnen (z.B. zeitliches Verhalten, Flie\u00dfkommazahlen oder Operationen zur Bearbeitung von Dateien) werden von den Synthese-Tools nicht unterst\u00fctzt






# Der Aufbau von VHDL-Systemen



## **Der Aufbau von VHDL-Systemen – Design Units**





#### **Design Unit: Entity**



#### Eine *Entity* besteht aus

- Parametern, welche die Systemstruktur betreffen (z.B. Breite eines Busses, max. Takt-Frequenz)
- Verbindungen, die Informationen in das System und aus dem System transferieren

```
entity n_bit_register is
  generic (
    width : integer := 8;
    fmax : integer := 50
);

port (
    D_IN : IN bit_vector(0 to width-1);
    D_OUT:OUT bit_vector(0 to width-1);
    CLK : IN bit
);
end entity n_bit_register;
```



#### **Design Unit: Architecture**

 Eine Entity (z.B. x86 Prozessor) kann mehrere Architectures besitzen (z.B. AMD, INTEL, CYRIX), die alle das selbe Interface besitzen

```
architecture AMD of x86 is
    ...
end architecture AMD;
```

```
architecture INTEL of x86 is
...
end architecture INTEL;
```


```
architecture CYRIX of x86 is
    ...
end architecture CYRIX;
```



#### **Design Unit: Package**

 Packages enthalten Elemente, z.B. Typen- und Konstantendeklarationen, Entities, Funktionen, etc., die nicht zum VHDL-Standard gehören.

```
library BSP Lib;
use BSP lib.BSP package.BSP algorithm;
entity Beispiel is
end entity Beispiel;
architecture a of Beispiel is
      BSP algorithm(...);
end architecture a:
```





#### Vordefinierte Packages: Beispiele

#### STD\_LOGIC\_1164

- Erweiterung des VHDL-Standards um IEEE Standard 1164
- Wichtigstes Element: Multi-Value-Logic (std\_logic)

```
library IEEE;
use IEEE.std_logic_1164.all;
```

#### NUMERIC\_STD

- Deklaration von Vektoren von std logic
  - vorzeichenlos (unsigned)
  - vorzeichenbehaftet (signed)
- Definition von arithmetische, logische und Schiebeoperatoren
- Definition von Funktionen für die Datentypkonvertierung

```
library IEEE;
use IEEE.numeric std.all;
```




#### Funktionale vs. strukturelle Beschreibung

- Funktionale Beschreibung (behavioral description): Was soll das System machen?
- Strukturelle Beschreibung (structural description): Wie soll diese Funktion erreicht werden? Wie ist die Struktur des Systems?
- Coding for synthesis vs. coding for simulation
  - Einige Elemente von VHDL sind nicht synthetisierbar
  - Eine Beschreibungsart, die für eine effiziente Simulation sorgt, mag zu einer ineffizienten HW-Architektur führen
  - Komplexe Hierarchien in strukturellen Beschreibungen mögen in die Hardware resultieren, die gewünscht wird, stellen allerdings hohe Ansprüche an die Verifikationsumgebung
    - → Trade-off zwischen Granularität und Verifikationsgeschwindigkeit



#### Hierarchie in VHDL-Beschreibungen



- Spezifikation
- Verifikation
- Aber: Nicht bis zur Elementaraussage hinuntergehen!



## Datentypen, Signale, Konstanten und Attribute



#### Datentypen in VHDL I (skalare Standardtypen)

- VHDL ist eine stark typisierte Sprache!
  - Keine implizite Datentypkonvertierung
  - Keine automatische Breitenanpassung
- Skalare (und synthetisierbare) Typen
  - boolean: false & true
  - integer
    - Rang: -2<sup>31</sup> bis 2<sup>31</sup>-1
    - Dezimal ist Standard, sonst wird das Zahlenformat angegeben.
       Zum Beispiel: 16#cafe#, 2#011101#
  - bit: die beiden logischen Werte '0' & '1'
  - Aufzählungstypen: für eigens definierte Zustandsmengen
    - unabhängig von technischen Codierungen
    - erhöhen die Lesbarkeit der Beschreibung
    - type wetter t is (REGEN, SONNE, NEBEL);
    - type fsm state t is (IDLE, RUN, WAIT, COPY);



### Datentypen in VHDL II (skalare Standardtypen)

- Skalare Typen, die ohne Weiteres nicht synthetisierbar sind
  - character
    - Entspricht dem ISO 8859-1 Zeichensatz
    - Die Zeichen werden in Hochkommas eingeschlossen, 'a'...'z'
  - real (Fließkommazahlen)
    - -1.0e + 38 bis +1.0e + 38
  - physikalische Maßeinheiten (z.B. time)
    - Die Einheiten fungieren als Umrechnungsfaktoren
    - Modellierung von Verzögerungen. Bsp.: C <= ... after 2 ns;</p>
- Untertypen, die ebenfalls zum Standard gehören
  - positive, alle integer von 1 bis 2<sup>31</sup>-1; natural, alle von 0 bis 2<sup>31</sup>-1
- Andere nicht-synthetisierbare Typen
  - access: Zeiger-Typ (wird oft für die Verhaltensmodellierung größerer Speicher verwendet)
  - file: für I/O Zwecke in Testbenches



#### **Datentypen in VHDL III (Multi-Value logic)**

 Der IEEE 1164 Standard ist im externen package std\_logic\_1164 definiert und muss explizit eingebunden werden

```
library IEEE;
use IEEE.std logic 1164.all;
```

- Die Datentypen std\_logic und std\_ulogic enthalten mehr Zustände als der Standard-Typ bit, um Konflikte durch mehrere Treiber darzustellen & aufzulösen
  - Auflösungsfunktionen gibt es nur bei std\_logic!
- Für Synthese und Simulation besser geeignet als der Typ bit

```
TYPE std logic is
 ('U', -- Uninitialized
  'X', -- 0/1? (Konflikt)
  '0',-- 0
  '1', -- 1
  'Z',-- hohe Impedanz
  'W', -- L/H? (Konflikt)
  'L',-- schwache 0 (für
      -- Pull-Down)
  'H',-- schwache 1 (für
      -- Pull-Up)
  '-' -- don't care
 );
```



#### Datentypen in VHDL IV (komplexe Typen: Arrays)

- Komplexe Datentypen, die eine reguläre Struktur haben. Diese bestehen aus Elementen des gleichen Datentyps
- Die Größe eines Arrays wird durch ein Intervall (range) bestimmt. Hierbei muss auf die Richtung (to/downto) geachtet werden!
  - beschränkt
  - type vierzahlen is array (3 downto 0) of integer;
  - unbeschränkt
  - type bit vector is array (natural range <>) of bit;
    - Bei unbeschränkten Intervallen muss bei Deklaration des Objektes oder des Untertyps das konkrete Intervall definiert werden!
    - subtype dreibits is bit vector(0 to 2);
- Mehrdimensionale Arrays sind möglich aber nur bedingt empfehlenswert (Code-Lesbarkeit, Simulation- & Syntheseeffizienz)
- Anstelle der Standard-Typen, integer und bit\_vector, werden für die HW-Beschreibung die Typen std\_logic\_vector und signed/unsigned verwendet (array of std\_logic).



### Datentypen in VHDL V (komplexe Typen: Records)

- Records fassen Elemente unterschiedlicher Typen zusammen
  - Skalare
  - Eigene Typen oder Untertypen (auch komplexe)
- Hauptnutzung: Bildung abstrakter Datenmodelle

```
type MEM_stat_t is
    record

    VALID : boolean;
    START_ADDR : std_logic_vector(7 downto 0);
    NOFWORDS : integer range 0 to 2**BUS_WIDTH_C-1;
    end record;
```

Die Dereferenzierung erfolgt über die Namen der einzelnen Felder

```
Page -- Bei einem Objekt (z.B. RAM_st) des Typs MEM_stat_t
RAM_st.VALID := true;
RAM_st.BASE_ADDR := "00010000";
RAM_st.NOFWORDS := 0;
```




#### Bezeichner (identifier)

- Identifier ist der Name von Signalen, Entities, Konstanten, etc.
- Regeln
  - Ein *Identifier* muss in eine Zeile passen
  - Ein Identifier muss mit einem Buchstaben anfangen
  - Ein Identifier kann aus Buchstaben, Zahlen und Unterstrichen bestehen
  - Es dürfen nicht zwei Unterstriche hintereinander, bzw. Unterstriche am Anfang oder Ende eines *Identifiers* stehen
  - Ein Identifier darf keine Leerzeichen enthalten
  - Identifier sind nicht case-sensitive
  - Reservierte Worte dürfen nicht als Identifier verwendet werden
- Beispiele für gültige Identifier
  - Multiplex32\_nxt
  - > MEM\_ADDR\_WIDTH\_C



#### Signale in VHDL: Varianten


- Zwei Varianten abhängig von ihrer Funktion
  - Anbindungen mit der "Umwelt" werden als port deklariert (im Bsp. A, B, C)
  - Anbindungen zwischen internen Blöcken werden als signal deklariert (im Bsp. D, E, F, G)
- Signale können von jedem Typ sein
  - Für ports werden allerdings die Typen std\_(u)logic bzw.
     std (u)logic vector empfohlen





#### Signale in VHDL: ports

- Die ports werden in der Entity deklariert
- In die Deklaration gehören
  - der Name (identifier)
  - die Richtung (mode)
  - der Typ
- Achtung: Innerhalb der Entity können ihre Ausgangsports nicht gelesen werden!
  - Hilfssignal erforderlich




```
Partity Beispiel is
   port(
        A : INOUT std_logic_vector(7 downto 0);
        B : IN        std_logic_vector(7 downto 0);
        C : OUT        std_logic);
end Beispiel;
```



#### Signale in VHDL: interne Signale

- Interne Signale dienen zur Kommunikation zwischen Blöcken einer Architektur
- Die Deklaration eines Signals erfolgt in einer Architecture, einem Block oder einem Unterprogramm
- Syntax
  signal <name>: <daten\_typ>;



```
Architecture arch_1 of Beispiel is
    signal F, G: std_logic_vector(7 downto 0);
    signal D, E: std_logic;
begin -- hier fangen die Anweisungen der Architektur an
    . . .
end arch_1;
    Kommentare werden mit '--' eingeleitet
```



#### Hierarchie in VHDL: Einführung

 Um Einheiten in einer Architektur einbinden zu können, muss es ein Platzhalter für sie geben: Ein component wird hierfür verwendet

Syntax

```
component component_name
  generic (generic_list);
  port (port_list);
end component;
```

```
Architecture arch_1 of Beispiel is
   component Block_3
   port (COEFF: IN std_logic_vector(15 downto 0);
        RES: OUT std_logic_vector(15 downto 0));
        . . . -- Deklaration von Signalen und mehr Komponenten
begin
   U1: Block_3 port map (COEFF => F, RES => G);
        . . .
end arch 1;
```



**Entity** 

Block 1

Block 2

Block 3

#### Signale: Sichtbarkeit

- Die Sichtbarkeit von Signalen hängt von dem Ort der Deklaration ab
  - Ein Signal, das als Port in einer Entity deklariert wurde, ist in allen Architectures, die der Entity zugeordnet sind, sichtbar.
  - Ein Signal, das in einer Architecture deklariert wird, ist nur in dieser Architecture sichtbar.
  - Ein Signal, das in einem Block einer Architecture deklariert wird, ist nur in diesem Block sichtbar.
  - Ein Signal, das in einem Package deklariert wurde, ist in allen Design-Units sichtbar, die dieses Package benutzen.
    - Solche globale Signale sind nicht synthetisierbar, sondern eignen sich nur für die rein funktionale Modellierung. Daher sollten Signale in *Packages* für die HW-Beschreibung nicht deklariert werden!
- Für die HW-Beschreibung wird empfohlen, Signale nur im entsprechenden Abschnitt einer architecture zu deklarieren! Ausnahmsweise können Signale in Funktionen (Unterprogramme) deklariert und verwendet werden.



#### Signale: Zuweisungen

- Einem Signal kann ein anderes Signal, eine Variable oder ein fester Wert (Konstante) zugewiesen werden
- Signalzuweisungen erfolgen durch das Symbol <=</li>
- Typ und Arraybreite müssen auf beiden Seiten zueinander passen
  - Keine automatische Typkonvertierung
  - Keine automatische Anpassung der Vektorlänge
- Beispiele

```
signal a, b: std_logic_vector(7 downto 0);
signal c: integer range 0 to 255;

begin

a <= b;
a <= "00100111"; -- alternativ auch a <= x"27";
b(7 downto 4) <= a(7 downto 4);
c <= 32;
b(0) <= '1';
a <= (others => '1');
b <= a(3 downto 0) & a(7 downto 4);</pre>
```



#### Konstanten

- Die Werte von Konstanten (constant) werden bei der Übersetzung des VHDL-Codes seitens des Synthese-Tools festgelegt
- Vorteile
  - Erhöhen die Lesbarkeit des Codes
  - Module sind portabler für andere Projekte, da sie leichter angepasst werden können
- Konstanten können in einem Package, einer Architecture, einem Block (procedure/function) oder einem Prozess deklariert werden
- Mögliche Funktionen für Konstanten
  - Spezifikation der Größe von komplexen Objekten
  - Kontrolle von Loop-Zählern
  - Definition von Modul-Parametern
- Beispiel
  - constant loopNumber : integer := 4;



- Attribute werden dafür benutzt, Informationen aus Signalen, Typen oder anderen Objekten verwenden zu können
- Zwei Klassen von attributen: "1076 Standard" und "Custom"
- Beispiele



T is an enumeration, ir	teger, floating or physical type or subtype
T'LEFT	is the leftmost value of type T. (Largest if downto)
T'HIGH	is the highest value of type T.
T'ASCENDING	is boolean true if range of T defined with to .
T'VALUE(X)	is a value of type T converted from the string X.
T'VAL(X)	is the value of discrete type T at integer position X.
T'PRED(X)	is the value of discrete type T that is the predecessor of X.
T'RIGHTOF(X)	is the value of discrete type T that is right of X.
Examples	

#### Examples:

```
type bit array is array (1 to 5) of bit;
variable L: integer := bit array'left; -- L has a value of 1
type state type is (Init, Hold, Strobe, Read, Idle);
variable P: integer := state type'pos(Read); -- P has the value of 3
```



A is an array signal, variable, constant, type or subtype		
A'LEFT(N)	is the leftmost subscript of dimension N of array A.	
A'RIGHT(N)	is the rightmost subscript of dimension N of array A.	
A'HIGH(N)	is the highest subscript of dimension N of array A.	
A'LOW(N)	is the lowest subscript of dimension N of array A.	
A'RANGE(N)	is the range of dimension N of A.	
A'REVERSE_RANGE(N)	is the REVERSE_RANGE of dimension N of array A.	
A'LENGTH(N)	is the number of elements of dimension N of array A.	
A'ASCENDING(N)	is boolean true if dimension N of array A defined with to .	

#### Example:

type bit\_array is array (15 downto 0) of bit;
variable I: integer := bit\_array'left(bit\_array'range); -- I has the value 15



S is a signal	
S'STABLE	is true if no event is occurring on signal S.
S'QUIET	is true if signal S is quiet. (no event this simulation cycle)
S'TRANSACTION	is a bit signal, the inverse of previous value each cycle S is active.
S'ACTIVE	is true if signal S is active during current simulation cycle.
S'LAST_ACTIVE	is the time since signal S was last active.
S'DRIVING	is false only if the current driver of S is a null transaction.

#### Example:

wait until Clk = '1' and Clk'event and Clk'last\_value = '0';



#### **Custom Attribute**

```
type     MEM_TYPE is array (((2**addr_width_g) - 1) downto 0) of
     STD_LOGIC_VECTOR((data_width_g - 1) downto 0);

signal     MEMORY : MEM_TYPE;

attribute ram_style : string;
attribute ram_style of MEMORY : signal is mem_style_g;
```



# Operatoren und numeric\_std Funktionen



# **Operatoren: Einleitung**

- Operatoren dienen dazu, ein oder zwei Operanden zu transformieren.
- Die Operanden eines Operators müssen vom selben Datentyp sein
  - Aber, durch Überladen von Operatoren kann ein Operator auch auf Operanden unterschiedlichen Datentyps arbeiten (packages)
- Es gibt folgende Klassen von Operatoren
  - Logische Operatoren
  - Relationale Operatoren
  - Schiebe-Operatoren
  - Numerische Operatoren (Additive, Unäre, Multiplikation/Division)
  - Sonstige Operatoren (Verknüpfung)
- Aus praktischen Gründen wird davon ausgegangen, dass die Packages std logic 1164 und numeric std geladen werden!



# **Logische Operatoren**

- Vorhandene Operatoren
  - and/nand, or/nor, xor/xnor, not
- Kompatible Datentypen
  - Standard VHDL: bit, bit\_vector, boolean
  - std\_logic\_1164: std\_ulogic[\_vector], std\_logic[\_vector]
- Nutzungsregeln
  - Die Operanden und das Ergebnis müssen zum selben Datentyp gehören und ggf. die selbe Breite haben
    - Ausnahme: std\_logic und std\_ulogic (kein \_vector!)
  - Bei Vektoren wird die logische Operation bitweise angewandt
- Beispiele



# **Relationale Operatoren**

- Vergleich von 2 Operanden des selben Typs. Ergebnis: boolean
- Vorhandene Operatoren

```
    □ gleich =
    ungleich /=
    kleiner 
    größer >
    größer gleich >= Unterscheidung zur Signalzuweisung
    kleiner gleich <= ← erfolgt über den Kontext</li>
```

#### Kompatible Datentypen

- Standard VHDL: boolean, bit, character, integer, real, time, string und bit\_vector
- numeric\_std: unsigned, signed (std\_logic\_vector (!))
  - unsigned & signed dürfen mit natural bzw. integer verglichen werden


#### Hinweis

■ Wenn bit\_vectoren unterschiedlicher Länge verglichen werden, werden sie linksbündig verglichen(!!). Bsp.: (1011 < 110) gibt ein true aus



# **Schiebe Operatoren**

- Vorhandene Operatoren
  - □ sll shift left logical
  - □ srl shift right logical
  - sla shift left arithmetic
  - sra shift right arithmetic
  - □ rol rotate left logical
  - □ ror rotate right logical



Datentypen & Syntax (VHDL-Standard)

```
<ziel> <= <quelle> <operator> <Schiebpos>
```

- <ziel> und <quelle> müssen gleiche Typ und Breite haben
  - Nur bit\_vector oder arrays boole'scher Elemente
- <Schiebpos> vom Typ integer (bei <0 umgekehrte Richtung)</p>
- my\_bitvec <= your\_bitvec sra 3;</pre>
- In numeric\_std werden sll, srl, rol und ror für die Nutzung mit un-/signed überladen. Besser: Nutzung vordefinierter Funktionen.



# **Numerische Operatoren**


- Vorhandene Operatoren:
  - Addition (+), Subtraktion (-), Multiplikation (\*), Division (/), Modulo (MOD), Rest (REM), Exponent(\*\*) und Absolutwert(ABS)
    - A rem B = A B \* trunc(A/B) (A/B wird gegen Null gerundet)
    - A mod B = A B \* [A/B] (A/B wird gegen - $\infty$  gerundet)
- Kompatible Datentypen:
  - Standard VHDL: integer, real, time
  - numeric\_std: signed, unsigned (std logic vector (!))
- Nutzungsregeln
  - Alle Operatoren und das Ergebnis müssen vom selben Typ sein
    - Ausnahmen: integer <op> signed → signed natural <op> unsigned → unsigned
- Nicht alle numerischen Operatoren sind synthetisierbar! Teilweise werden nur Sonderfälle abgedeckt (z.B. Division nur wenn Quotient eine zweier Potenz als Konstante ist → Schiebeoperation)



# Verknüpfungsoperator

- Mit dem Verknüpfungsoperator "&" können eindimensionale Arrays und skalare Elemente desselben Datentyps zu einem Array dieses Datentyps kombiniert werden
- Die Länge des Zielobjekts muss der Summe der Längen aller Operanden entsprechen

```
signal Data1, Data2 : std_logic_vector (7 downto 0);
signal DataBit : std_logic;
signal Result : std_logic_vector (8 downto 0);
...
Result <= (Data1(3 downto 0) & Data2(7 downto 4) & DataBit);</pre>
```





# Operatoren: Präzedenz und Kombination

 Die zur Verfügung stehenden Operatoren dürfen kombiniert werden, vorausgesetzt alle Typ- und Breitevorgaben werden eingehalten

Operatorklasse						
Logisch	and	or	nand	nor	xor	xnor
Relational	=	/=	<	<=	>	>=
Schieben	sll	srl	sla	sra	rol	ror
Additiv	+	-	&			
Unär	+	-				
Multiplikativ	*	/	mod	rem		
Sonstiges	**	abs	not			



- Bei gleicher Klasse wird die Anweisung von links nach rechts "gelesen"
- > Zur besseren Lesbarkeit wird die Nutzung von Klammern empfohlen.
- Beispiel

not X & Y xor Z rol 1 
$$\leftarrow \rightarrow$$
 ((not X) & Y) xor (Z rol 1)



# Vordefinierte Funktionen von numeric\_std

- Einige Operatoren des Standard-packages sind für unsigned/signed
   Typen nicht kompatibel
  - numeric\_std hat Funktionen für das Schieben und Breitenänderungen
- Funktionen
  - shift\_left, shift\_right, rotate\_left, rotate\_right, resize
- Syntax
  - <ergebnis> <= <funktion>(<quelle>, <parameter>);
  - <quelle> ist vom Typ unsigned oder signed
  - <parameter> (Typ: natural)
  - <ergebnis> hat denselben Typ wie <quelle>
    - Bei resize hat <ergebnis> die Breite <parameter>
  - Bei signed in shift\_right und resize wird das Vorzeichen berücksichtigt
- Beispiele

```
your_byte <= rotate_left(my_byte, 4); -- nibble swap
my halfword <= resize(my byte, 16); -- copy byte to 16-bit signal</pre>
```



# Konvertierungsfunktionen aus numeric\_std

#### Notwendigkeit

- Nur wenige Standard-Operatoren sind für std\_logic/std\_logic\_vector gültig, obwohl diese Typen "de facto" Standards sind.
- VHDL ist eine stark typisierte Sprache

#### Vorhandene Funktionen

Syntax	Quelle (Typ oder Typen)	Ergebnistyp
signed( <quelle>)</quelle>	unsigned oder std_logic_vector	signed
unsigned( <quelle>)</quelle>	signed oder std_logic_vector	unsigned
std_logic_vector( <quelle>)</quelle>	unsigned oder signed	std_logic_vector
to_integer( <quelle>)</quelle>	unsigned oder signed	integer
to_unsigned( <quelle>, <breite>)</breite></quelle>	natural	unsigned
to_signed( <quelle>, <breite>)</breite></quelle>	integer	signed

#### Beispiele

```
eine_zahl <= to_integer(call_police); -- z.B. "110" wird zu -2
vier_stellen <= to_unsigned(eine_sechs, 4); -- z.B. 6 wird zu "0110"
wdata_slv <= std_logic_vector(to_unsigned(wdata, wdata_slv'length));</pre>
```



# Nebenläufigkeit in VHDL, Prozesse und erweiterte Signalzuweisungen




# Nebenläufigkeit: Einleitung

- Hardware-Systeme arbeiten nicht sequentiell, sondern bestehen aus parallel arbeitenden, d.h. nebenläufigen, Teilsystemen
- Diese nebenläufigen Teilsysteme können entweder
  - eigenständige Einheiten sein (entities), die instanziiert werden können, um eine hierarchische Beschreibung des Systems zu erhalten,
  - sequentiell ausgeführte Prozesse darstellen oder
  - Anweisungen, die sich direkt im Körper der Architektur befinden
- Die Reihenfolge einzelner Anweisungen auf Architekturebene, Instanziierungen oder Prozesse hat daher keinen Einfluss auf das Verhalten



# Nebenläufigkeit: Beispiel

```
architecture mixed of MikroComputer is
  signal dataBus: std logic vector(13 downto 0);
begin
  CPU i: CPU
    port map (
      data => dataBus,
      . . . );
  Speicher: process (sList)
  begin
  end process Speicher;
  -- Zuweisungen für I/O
  dataIO <= dataBus
    when data en = '1'
    else (others => 'Z');
  dataBus r <= dataIO;</pre>
end architecture mixed;
```





# **Prozess: Einleitung**

- Prozesse dienen der Modellierung des Verhaltens eines Systems
- Sie sind eine Liste sequentieller Anweisungen (vgl. "normale" Programmiersprachen)
- Syntax

```
name: process (sensitivity_list)
  declarations
begin
  sequential_statements
end process name;
```

- name: Prozessname (optional, aber empfohlen)
- sensitivity\_list: hier werden alle Signale eingetragen, deren
   Wertänderung die Ausführung des Prozesses bewirkt
- declarations: Hier werden Variablen und Konstanten deklariert
- sequential\_statements: Alle sequentiell auszuführende Prozess-Anweisungen stehen zwischen begin und end process



# **Prozess: Beispiel**

```
architecture RTL of clippixel is
  signal signalIn, signalOut: integer range 0 to 255;
begin
  clipping : process (signalIn)
    constant threshold : integer := 20;
  begin
    signalOut <= signalIn;</pre>
                             -- Standard-Wert
    if signalIn < threshold then</pre>
      signalOut <= threshold;</pre>
    end if;
  end process clipping;
end RTL;
```



# **Prozess: Ausführung und Sensitivity-List**

- Ein Prozess wird in der Simulation nur dann ausgeführt, wenn sich ein Signal, das in der Sensitivity-List des Prozesses steht, ändert
- Achtung: bei der Synthese spielt die Sensitivity-List meistens keine Rolle!
  - Kombinatorische Prozesse werden so synthetisiert, als ob alle Signale, auf die lesend zugegriffen wird, in der Sensitivity-List stehen würden
  - Wenn ein Signal vergessen wird, kann das zu Unterschiede zwischen Simulation und Synthese führen!
- Beispiel



# **Prozess: Wait-Anweisung**

- Die Ausführung des Prozesses wird unterbrochen bis die in der wait-Anweisung angegebene Bedingung erfüllt wird
- Arten der wait-Anweisungen
  - Warten bis eine gewisse System-Zeit vorüber ist (wait for)
  - Warten bis ein bestimmtes Ereignis eintritt (wait until)
  - Warten bis sich ein Signal ändert (wait on)
    - Eine "wait on" Anweisung mit mehreren Signalen am Anfang des Prozesses entspricht dem Verhalten einer Sensitivity-List
- Wait-Anweisungen sind im Allgemeinen nicht synthetisierbar.
   Daher sollten sie ausschließlich für Simulationsmodelle oder Testbenches verwendet werden!

```
rst_gen : PROCESS -- Leere Sensitivity-List (sofort ausführen)
BEGIN
reset <= '1'; -- Aktiviere den Reset
WAIT FOR 100 ns; -- Warte bis 100 ns der Simulation vergangen sind
reset <= '0'; -- Deaktiviere den Reset
WAIT; -- Warte unendlich
END PROCESS umr_rst_gen;</pre>
```



# **Prozess: Signalverhalten**

- Eigenschaften
  - Signale dürfen in Prozessen nicht deklariert werden
  - Signalzuweisungen sind erst am Ende des Prozesses wirksam
  - Bei mehreren Zuweisungen zu einem Signal ist nur die letzte gültig
- Konsequenz: Nutzungsempfehlungen
  - Default-Werte sollten den Signalen in kombinatorischen Prozessen am Prozessanfang zugewiesen werden
  - Signale, denen in einem kombinatorischen Prozess ein Wert zugewiesen wird, sollten nicht im selben Prozess "gelesen" werden



#### **Prozess: Variablen**

- Variablen sind keine Signale, obwohl Operationen und Zuweisungen mit bzw. von/zu Signalen möglich sind, und zwar mit denselben Datentypbeschränkungen wie bei Signalen
- Eigenschaften
  - Variablen sind auf Prozesse beschränkt und auch nur in dem Prozess sichtbar. Die Deklaration erfolgt mit dem Schlüsselwort variable im Deklarationsteil eines Prozesses
  - Variablen ändern ihren Wert sofort nach der Zuweisung
  - Zuweisungen zu Variablen erfolgen mit dem Symbol :=
  - Variablen sollten nur verwendet werden, um den Wert eines komplexen Ausdrucks, der mehrfach gebraucht wird, zu speichern

```
process ( ... )
   variable logic_expr: boolean := false; -- Standard-Wert (optional)
begin
   logic_expr := not(X1) and (Y0 nor Z); -- := weil Variable links
   sign1 <= logic_expr; -- sign1/2 sind Signale
   sign2 <= logic_expr and cond; -- cond auch (oder Ports)
end process;</pre>
```



#### **Prozess: Konstrukte**

- In VHDL gibt es 4 Strukturen, mit denen die Ausführung von Anweisungen im Prozess gesteuert werden kann
  - Bedingte Ausführung von Anweisungen (if...then)
  - Bedingte Ausführung von Anweisungen mit Alternativen (if...then...else bzw. if...then...elsif)
  - Case-Anweisungen
  - Loops: wiederholte Ausführung einer oder mehrerer Anweisungen (while...loop bzw. for...loop)

```
ExProc:process(sList)
begin
  if cond1 then
    case cond2 is
      when val1 => ...
      when val2 => ...
      when others =>
        for i in 1 to 4 loop
        end loop;
    end case;
  else -- not(cond1)
    while cond3 loop
    end loop;
  end if;
end process ExProc;
```



# Prozess: If-else-Anweisungen

- Bei If-else-Anweisungen werden boolesche Ausdrücke analysiert bis einer den Wert "true" ergibt. Die darunter geschriebene Anweisungen werden dann ausgeführt
- Es ist erlaubt mehrere If-Anweisungen zu verschachteln
- Syntax

```
if condition then
  sequential statements
[elsif condition then
  sequential statements ]
[else
  sequential statements ]
end if;
```

Beispiel (Prozessauszug, wo sigA Teil der Sensitivity-List ist)



# **Prozess: Case-Anweisungen**

- If-Anweisungen mit mehreren Optionen und Verschachtelungen sind schnell unleserlich. Case-Anweisungen schaffen hier Ordnung
- Beispiel

- Jede Möglichkeit muss eindeutig sein (keine Überlappungen)
- Auch wenn when others nicht verwendet wird, müssen alle Fälle abgedeckt werden (bei std\_[u]logic sind auch X,Z,... mögliche Fälle!)
- case-Konstrukte eignen sich besonders für die Beschreibung von Endzustandsautomaten (FSM), optimal mit eigenem type



# Prozesse: Loop-Anweisungen I

#### Syntax

```
[ loop_label :]iteration_scheme loop
    sequential statements
    [next [label] [when condition];
    [exit [label] [when condition];
end loop [loop_label];
```

- Es gibt 3 mögliche Iterationsschemata
  - normale Schleife (keine iteration\_scheme). Wird durch exit verlassen
  - while-loop: iteration\_scheme ::= while condition
    - Wenn condition nicht erfüllt wird, wird die Schleife verlassen
  - for-loop: iteration\_scheme ::= for identifier in range
    - Der identifier wird automatisch deklariert und ist nur in der Schleife verwendbar
    - Die range muss aus integer bestehen und beim "Kompilieren" fest sein
- Loops sind nur unter bestimmten Bedingungen synthetisierbar!



# Prozesse: Loop-Anweisungen II

- Es wird empfohlen, auf Loop-Anweisungen in HW-Beschreibungen zu verzichten, da sie nur bedingt zu einer effizienten Hardware führen und eine hohe VHDL-Expertise erfordern
  - Ausnahmebeispiel: Bei der Wertzuweisung von/zu Arrays kann vom Einsatz eines for-loops profitiert werden
- Beispiel

```
signal DataBus : std_logic_vector(DataBusWidth-1 downto 0);
signal ones : integer range 0 to DataBusWidth;
begin
...
CountOnes: process(DataBus)
   variable NumOfOnes : integer range 0 to DataBusWidth;
begin
   NumOfOnes := 0;
   for Cntr in DataBus'range loop    -- Dank range, portabler Code
        next when DataBus(Cntr) = '0';
        NumOfOnes := NumOfOnes + 1;
   end loop;
   ones <= NumOfOnes;
end process;</pre>
```



# **Erweiterte Signalzuweisungen**

- Signalzuweisungen oder logische Funktionen müssen nicht unbedingt in einem Prozess beschrieben werden → zu aufwändig
- Stattdessen können sie direkt in der Architektur als nebenläufige Zuweisungen geschrieben werden → sog. vereinfachte Prozesse
- Vereinfachte Prozesse gibt es für
  - einfache Operatoren
  - bedingte Zuweisungen
  - ausgewählte Zuweisungen

```
signal a,b,c,d : std_logic;
begin -- Anfang der Architektur
  gate1: process(a,b)
begin
    d <= a and b;
end process gate1;
gate2: process(d,c)
begin
    e <= c or d;
end process gate2;</pre>
signal a,b,c,d : std_logic;
begin -- Anfang der Architektur

d <= a and b;
e <= c or d;
-- Gleiches Verhalten und HW

e <= c or d;
end process gate2;
```



### **Bedingte Zuweisungen**

Syntax

```
target <= expr1 when cond1 else
     [expr2 when cond2 else] -- beliebig erweiterbar
     exprN when others;</pre>
```

 Dem Signal target können andere Signale oder nebenläufige Ausdrücke zugewiesen werden (keine Verschachtelung erlaubt!)

```
architecture proc of example is
    signal a, b, Z: std_logic;
    signal x: unsigned(3 downto 0);
begin
    Sel: process (a, b, x)
    begin
    if (x = "1111") then
        Z <= a;
    elsif (x > "1000") then
        Z <= b;
    else
        Z <= '0';
    end if;
end process Sel;</pre>

Z = a when (x="1111") else
b when (x>"1000") else
'0' when others;
```



# Ausgewählte Zuweisungen

Syntax

 Dem Signal target wird eine Quelle zugewiesen abhängig vom Wert des Auswahlausdrucks sel\_expr

```
architecture proc of example is
  signal a, b, Z: std logic;
  signal x: integer range 0 to 15;
begin
  Sel: process (a, b, x)
    case x is
      when 15 \Rightarrow
                                               with x select
        Z <= a;
                                                 z \le a when 15,
      when 8 to 14 =>
                                                      b when 8 to 14,
        Z \leq b;
                                                       '0' when others;
      when others =>
        Z <= '0';
    end case;
  end process Sel;
```



# Beispiele, Tipps, Tricks & Pitfalls



# Beispiel: taktflankengesteuertes D-Flipflop

- Bei der VHDL-Beschreibung taktflankengesteuerter Elemente ist auf die Syntax und auf die Sensitivity-List besonders zu achten
- Beispiel: D-FF mit asynchronem Reset

```
dff1: process (clk, reset)
begin
  if reset='0' then
    Q <= (others => '0'); -- Einfacher bei breite Vektoren
  elsif clk='1' and clk'event then
    Q <= D; -- Q & D haben denselben Datentyp
  end if;
end process dff1;</pre>
```

- Der Eingang ist nicht in der Sensitivity-List, denn nur wenn sich der Reset oder der Takt ändern, soll der Prozess ausgeführt werden
- Der Ausdruck (clk='1' and clk'event) bezeichnet die Taktflanke ('1' bei der steigenden, '0' bei der fallenden)
  - Alternativ kann der Ausdruck rising\_edge (clk) bzw.
     falling\_edge (clk) verwendet werden. Keine Konsequenzen bei HW, aber die Simulation ist konsistenter mit der Hardware



# Beispiel: taktflankengesteuertes D-Flipflop II

Beispiel: D-FF mit enable

```
dff2: process (clk)
begin
  if clk='1' and clk'event then
   if dff_en = '1' then
       Q <= D;
   end if;
end process dff1;</pre>
```

- In diesem Beispiel reagiert der Prozess ausschließlich auf eine Änderung im Taktsignal, da kein Reset vorgesehen ist
- Nur wenn im Moment der steigenden Taktflanke das Enable-Signal aktiv ist, erhält Q den Wert von D, sonst behält Q seinen Wert, ungeachtet dessen, was mit D passiert
  - Die Beschreibung entspricht somit dem Verhalten eines taktflankengesteuertes D-FF mit Enable



# VHDL für FPGA-Entwurf: Nutzungsrichtlinien


- In einem Schaltwerk sollten die Speicherelemente und das Schaltnetz in getrennten Prozessen geschrieben werden
  - Bessere Lesbarkeit, einfachere Fehleranalyse
- Im Bezug auf kombinatorische Prozesse
  - Alle Signale, die einen Wert zugewiesen bekommen (Ausgangssignale),
     müssen unter jeder möglichen Eingangsbedingung einen Wert erhalten
    - Sonst werden ungewollt pegelgesteuerte Speicherelemente (Latch) erzeugt! Abhilfe: Immer **Default-Zuweisungen** am Prozessbeginn
  - Kein Ausgangssignal sollte im Prozess gelesen werden
    - Bei Unvorsichtigkeit besteht die Gefahr einer kombinatorischen Rückkopplung
- Im Bezug auf sequenzielle Prozesse
  - Sequenzielle Prozesse dürfen nur von einem einzigen Takt und evtl. auch von asynchronen Reset/Set-Signalen abhängig sein
  - Lokale Taktsignale sollen nie erzeugt bzw. verwendet werden
    - Enables erfüllen mit Sicherheit ebenfalls den gewünschten Zweck



# Tricks & Pitfalls: Unvollständige if/case-Konstrukte

- Sind if/else bzw. case-Konstrukte unvollständig, werden die Ausgangswerte für die nicht spezifizierten Zustände gehalten
  - pegelgesteuerte Flip-Flops (Latches) werden synthetisiert, die in einem FPGA-Entwurf meistens Probleme verursachen
- Entweder wird dem Ausgangssignal ein spezifikationskonformer
   Wert gegeben, oder, wie bei std\_logic möglich, ein don't care
- Beispiel

```
signal sel : std_logic;
signal a : std_logic;
signal f : std_logic;
begin
   process (sel, a)
   begin
   if (sel = '1') then
      f <= a;
   end if;
end process;</pre>
```





# Tricks & Pitfalls: Halten von Signalen

- Wenn bestimmte Zustände zu einer Änderung des zu speichernden Werts führen sollen und sonst der Wert gespeichert werden soll:
  - außerhalb des sequenziellen Prozesses dem zukünftigen Signalwert den aktuellen Signalwert standardmäßig zuweisen
  - oder mit einem erzeugten Enable-Signal eine Übernahme des neuen Wertes steuern
- Beispiel

```
process (SensList)
begin
  if cond1 then
    f <= expr1;
  elsif cond2 then
    f <= expr2;
    ... -- kein else?
    ... -- f <= f?
  end if;
end process;</pre>
```

```
begin
  process (f, SensList)
  begin
    f next <= f;
    if cond1 then
      f next <= expr1;
    elsif cond2 then
      f next <= expr2;
    end if;
  end process;
  process (clk)
  begin
    if rising edge(clk) then
      f <= f next;
    end if:
  end process;
```



# Tricks & Pitfalls: kombinatorische Rückkopplungen

- Können entstehen, wenn das Verhalten von Signalen in Prozessen nicht richtig interpretiert werden
  - Ausgangssignale wurden im selben Prozess gelesen
  - Unter bestimmten Bedingungen kommt es dann zu einer Änderung des ursprünglich als Eingang interpretierten Signals, was bei komplexen Prozessen schon unbemerkt passieren kann
- Hardware-Oszillatoren können dadurch entstehen
- Auftrennen mit Flipflops erforderlich!

```
process (a, b)
                                          process (clk)
begin
                                          begin
                                            if rising edge(clk) then
                                              c <= a and b;
  c \le a and b:
                                            end if;
end process;
                                          end process;
process (c)
                                                                  clk -
begin
                                          process (c)
                                          begin
                                            b <= not c;
  b <= not c;
                                          end process;
end process;
```



# Strukturelle Beschreibung und Simulation



# Strukturelle Beschreibung: Einleitung

- Die strukturelle VHDL-Beschreibung eines Systems definiert, wie ein System aufgebaut ist und wie die Komponenten und/oder Prozesse miteinander und mit der Umwelt verbunden sind
- Strukturelle Beschreibung erlaubt mehrere Hierarchieebenen
  - Eine Entity kann aus mehreren Komponenten bestehen, die wiederum strukturell oder verhaltensmäßig beschrieben worden sind
- In einer rein strukturellen Beschreibung gibt es keine Verhaltensbeschreibungen
  - Keine Prozesse
  - Keine komplexen nebenläufigen Ausdrucke
  - Die tiefste Hierarchieebene besteht aus technologischen Primitiven
- Der ideale VHDL-Entwurf ist eine Mischung aus struktureller (Topund Subsystem-Ebene) und funktionaler Beschreibung



## Strukturelle Beschreibung: Komponentendeklaration

- Um Entities in einer Architektur einbinden zu können, muss es ein Platzhalter für sie geben: Eine component wird hierfür verwendet. Die Deklaration befindet sich
  - entweder im deklarativen Abschnitt der instanziierenden Architektur
  - oder in einem eingebundenen Package
- Syntax

```
component component_name
  generic (generic_list);
  port (port_list);
end component [component_name]; -- Name hier optional
```

- Eine component sollte denselben Namen tragen wie die entsprechende entity und über dieselben Schnittstellen (im Namen und Datentyp) verfügen
  - Nur so ist eine automatische Zuordnung seitens des Tools möglich



# Strukturelle Beschreibung: Komponenteninstanziierung

- In der architecture werden die deklarierten Komponenten instanziiert und über Signale mit den restlichen Bestandteilen der Architektur verbunden
  - Bei passender Richtung (und Typ und Breite) ist eine direkte
     Verbindung mit den Ports der instanziierenden entity erlaubt
- Ein component darf mehrmals instanziiert werden
- Syntax

```
instance_label: component_name
  [generic map (generic_map_aspect)] -- Kein ';' !
  [port map (port map aspect)];
```

- Ein map\_aspect ist eine mit Kommata getrennte Liste, wo den component-Schnittstellen bestimmte in der instanziierenden Architecture sichtbare Objekte zugewiesen werden
- Werden den generics keine Werte zugewiesen, gelten die bei der Entity-Deklaration angegebenen Werte



# Strukturelle Beschreibung: Beispiel

```
op_sel
                                                       ALU
library IEEE;
                                                                   mode
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
                                                             Op1 SFU Res→
                                                  X
entity ALU is
                                                             Op2
                                                                   SFU_0
                                                                Co
  port (
                                                                             Res
                                                  Y
    X, Y : in std logic vector(7 downto 0);
                                                                   op_sel
    Res : out std logic_vector(7 downto 0);
    op sel : in std logic vector(3 downto 0));
                                                  sel
                                                                   mode
end ALU;
                                                             Op1 SFU Res→
architecture struct of ALU is
  component SFU is
                                                             Op2 Co
                                                                  SFU 1
   port (
      Op1, Op2, Ci : in std logic;
           : in std logic vector(3 downto 0);
      mode
      Res, Co : out std logic);
  end component;
                                                             Zuweisung
  constant LOW: std logic := '0';
                                                             über Position
  signal carry: std logic vector(X'range);
begin
  SFU 0: SFU port map (X(0), Y(0), LOW, op sel, Res(0), carry(1));
  SFU 1: SFU port map (Res=>Res(1), Ci=>carry(1), Op1=>X(1),
         Op2=>Y(1), Co=>carry(2), mode=>op sel);
                                                              Zuweisung
                Die Instanzbezeichnung
end struct;
                                                              über Name
                muss eindeutig sein!
```



## Strukturelle Beschreibung: generate-Ausdrucke

- Die sog. generate-Ausdrücke erhöhen die Lesbarkeit und die Wiederverwendbarkeit einer VHDL-Modulbeschreibung
  - Bei hoher HW-Redundanz, z.B. viele Instanzen eines Moduls, kann ein for-generate-Konstrukt die Lesbarkeit erhöhen
  - Bei hochparametrisierten Beschreibungen, z.B. wenn die Top-Ebene einer Systembeschreibung mehrerer Implementierungsalternativen beinhalten soll, ist ein if-generate Konstrukt unerlässlich
- Beispiel (Bezug auf das ALU/SFU-Beispiel)

```
carry(0) <= LOW;
SFU_gen: for i in X'range generate --X'range == 7 downto 0
SFUlsb_gen: if i/=X'length-1 generate
    SFU: SFU port map (Op1 => X(i), Op2 => Y(i), Ci => carry(i),
        mode => op_sel, Res => Res(i), Co => carry(i+1));
end generate SFUlsb_gen;
SFUmsb_gen: if i=X'length-1 generate--(noch) kein else generate erlaubt
    SFU: SFU port map (Op1 => X(i), Op2 => Y(i), Ci => carry(i),
        mode => op_sel, Res => Res(i), Co => open);
end generate SFUmsb_gen; -- open == Ausgangsport offen
end generate SFU_gen;
```



# Strukturelle Beschreibung: configuration

- Eine sog. configuration ist erforderlich
  - Beim Vorhandensein mehrerer Architekturen für ein entity, da sonst die Synthese- bzw. Simulationstools sich irgendeine Architektur aussuchen
  - Bei Unterschieden zwischen Komponenten und den entsprechenden entities, da sonst die Werkzeuge keine Hierarchie aufbauen können
- Die configuration kann nach der architecture oder in einer separaten Datei definiert werden
- Werden nur bei komplexen Systemhierarchien mit mehreren Abstraktionsebenen oder Realisierungsalternativen gebraucht
- Beispiel

```
configuration ALU_cfg1 of ALU is
  for struct -- Name der zu konfigurierenden Architektur
    for ALL: SFU -- Wenn instanzspezifisch, kein ALL (SFU_0)
        use ENTITY work.SFU(behavioral); -- library.ent(arch)
    end for;
end for;
end configuration;
```



#### Simulation: Einleitung

- Eine verhaltensorientierte VHDL-Beschreibung lässt sich mit einem Simulationswerkzeug kompilieren und relativ effizient simulieren
- Um ein in VHDL beschriebenes System simulieren zu können, ist eine sog. Testbench erforderlich, die das zu testende System instanziiert und mit geeigneten Testvektoren versorgt
  - Einige FPGA-Entwicklungsumgebungen erstellen automatisch die Testbench als VHDL-Datei, die bereits die Instanziierung des DUT (Design under Test) und evtl. die Takterzeugung beinhaltet
- Die Simulation kann auf unterschiedlicher Art durchgeführt werden
  - Nur die Funktionalität der Beschreibung wird überprüft, ohne auf die technologiespezifische Implementierung zu achten
  - □ Die *Timing*-Eigenschaften der fertig synthetisierten Schaltung werden in die Simulation einbezogen → zeitaufwändiger




#### **Simulation: Testbench**

- Eigenschaften einer VHDL-Testbench
  - Die Entity hat keine Ein- oder Ausgänge
  - In der Architektur werden das zu verifizierende (Sub-)System und sonstige erforderliche Modelle (z.B. Speichermodelle) instanziiert
  - Der VHDL-Code einer Testbench muss sich nicht an irgendwelche synthesespezifische Beschreibungsrichtlinien halten
    - File I/O und print-Ausgaben sind möglich (Package textio)
    - wait-Anweisungen dürfen verwendet werden
  - Nachteil: Der Implementierungsaufwand einer Testbench kann u.a. aufgrund der strengen VHDL-Syntax erheblich sein
- Verifikationsstrategien
  - Testvektoren: externes Programm erstellt eine Datei mit Eingangs- und erwarteten Ausgangsdaten, mit denen die Simulation verglichen wird
  - Selbstcheckende verhaltensorientente Testbench-Beschreibung
  - Anbindung über Simulationstoolabhängige FLIs (Foreign Language Interface) mit einer in C geschriebenen Testumgebung



#### Simulation: Testbench mit interner Referenz


Erzeugung der Stimuli und Auswertung in VHDL codiert





#### Simulation: Testbench mit externer Referenz

- Stimuli und Referenzdaten aus Datei gelesen
- Stimuli- und Referenzerzeugung: externe Tools (Script o.ä.)





#### Simulation: Einfache Stimuli Erzeugung

```
entity my tb is
end entity my tb;
architecture tb of my tb is
  component adder is
   port (
     clk : in std logic;
     a : in std logic vector(7 downto 0);
     b : in std logic vector(7 downto 0);
     sum : out std logic vector(7 downto 0)
   );
 end component adder;
 signal sys clk : std logic := 0;
  signal sys a : std logic vector(7 downto 0);
  signal sys b : std logic vector(7 downto 0);
 signal sys sum : std logic vector(7 downto 0);
begin
                                                    Typischer clock-Signal
 sys clk <= not sys clk after 5 ns;
                                                    Generator
  STIMULI: process
 begin
   sys a \le "00001001";
                                                    Stimuli Zuweisung
   sys b <= "01001001";
   wait for 11 ns
   assert (sys sum = "01010010") report "Simulation error" severity failure;
   assert false report "Simulation stop" severity failure;
 end process;
                                                     Instanzierung DUT
  DUT : adder
   port map (clk => sys clk, a => sys a, n => sys b, sum => sys sum);
end architecture tb;
```



## Simulation: Stimuli Erzeugung aus Datei

```
entity my tb is
end entity my tb;
architecture tb of my tb is
  component adder is
   port (
      clk : in std logic;
      a : in std logic vector(7 downto 0);
      b : in std logic vector (7 downto 0);
      sum : out std logic vector(7 downto 0)
  end component adder;
  signal sys clk : std logic := 0;
  signal sys a, sys b, sys sum, ref sum : std logic vector(7 downto 0);
  file in file: TEXT open read mode is "stimuli.txt";
begin
  sys clk <= not sys clk after 5 ns;
                                                                     stimuli.txt
  FILEIO: process
   variable in line: line
                                                                 00000010
    variable in str: string(7 downto 0);
                                                                 000001010
 begin
    wait for 1 ns
                                                                 000001100
    while not endfile(in file) loop
      readline (in file, in line);
      read(in line, in str);
      sys a \leq = to std \overline{logic} vector(in str);
      sys b <= to std logic vector(in str);</pre>
      ref sum <= to std logic vector(in str);</pre>
      wait for 10 ns
     assert (sys sum /= ref sum) report "Simulation error" severity failure;
      assert sys sum = ref sum) report "Simulation correct" severity note;
    end loop;
  end process;
DUT : adder
    port map (clk => sys clk, a => sys a, n => sys b, sum => sys sum);
end architecture tb;
```



#### Unterprogramme in VHDL: Funktionen und Prozeduren

- Wie bei SW-Programmiersprachen, ist in VHDL die Deklaration und Benutzung von Unterprogrammen möglich
- Eigenschaften
  - Die Ausführung erfolgt sequenziell
  - Funktionen geben einen Wert zurück (Prozeduren nicht)
  - Orte der Deklaration
    - In Packages
      - Im deklarativen Teil des Packages werden nur die Prototypen der Unterprogramme deklariert (analog zu einem Header-File in C)
      - Im Körper des Pakets werden die Unterprogramme beschrieben
    - In Architekturen werden die Unterprogramme direkt beschrieben
- Nutzungshinweise
  - Unterprogramme sind hauptsächlich nur bei der Beschreibung reiner Simulationsmodelle oder bei Test-Umgebungen empfehlenswert
  - In der HW-Beschreibung sollten Funktionen nur da definiert werden, wo
     VHDL an ihre Grenzen stößt



#### **Unterprogramme in VHDL: Beispiele**

```
function parity(D: std logic vector) return std logic is
  variable result: std logic := '0';
 begin
    for i in D'range loop
      result := result xor D(i);
    end loop;
  return result;
end parity;
-- parity wird dann in einem process oder in einer nebenläufige Anweisung verwendet
-- Eine Kombination (und Rekursion) ist möglich, solange die Typen stimmen
vector parity <= parity(input vector); --vector parity hat den Typ std logic
-- Aufgrund der evtl. Signalkonflikte, sollten Procedures nur als Debug-Möglichkeit
-- verwendet werden (z.B., ASSERTs unter bestimmten Bedingungen)
  PROCEDURE output note(str : IN string; err : IN boolean := false) IS
  BEGIN
    IF (err) THEN
      ASSERT false REPORT str SEVERITY ERROR;
    ELSE
      ASSERT false REPORT str SEVERITY NOTE;
    END IF;
  END output note;
```




# Effizienter VHDL-Entwurf für FPGA-Architekturen



#### VHDL-Beispiele für FPGAs: FSMs (I)

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity my fsm is
  generic (DATA WIDTH : positive := 8);
 port (
    rst, clk: in std logic;
    rd, wr : out std logic;
    ack : in std logic;
    rdata : in std logic vector(DATA WIDTH-1 downto 0);
    wdata : out std logic vector(DATA WIDTH-1 downto 0));
end my fsm;
architecture beh of my fsm is
  type fsm t is (IDLE, GET OP, PUT RES);
  signal stat, stat nxt: fsm t;
  signal data r, data nxt: std logic vector(wdata'range);
begin
  seq: process(clk, rst)
 begin
    if rst='1' then
      stat
             <= IDLE;
      data r \ll (others => '0');
    elsif rising edge(clk) then
          <= stat nxt;
      stat
      data r <= data nxt;
    end if;
  end process seq;
```





## VHDL-Beispiele für FPGAs: FSMs (II)

```
fsm comb: process (stat, ack, rdata, data r)
 begin
   stat nxt <= stat; -- Wenn nicht anders gewollt, bleibt man im selben Zustand
   data nxt <= data r; -- Register behält standardmäßig seinen Wert
       <= '0'; -- Dank der Spezifizierung der Default-Werte, sind die</pre>
   rd
   wr <= '0'; -- ...Zustandsbeschreibungen einfacher
   wdata <= (others => '-');
                                                                IDLE
   case stat is
                                                       rst
                                                               wr = '0'
     when IDLE => -- Start- und Wartezustand
                                                               rd = '0'
       stat nxt <= GET OP;
                                                                        Ó
                                                                              GET OP
     when GET OP =>
                                                                      30%
       rd <= '1';
                                                                              wr = '0'
       data nxt <= rdata; -- FF wird immer überschrieben
                                                                              rd = '1'
       PUT RES
         stat nxt <= PUT RES;</pre>
       end if;
                                                               wr = '1'
                                                               rd = '0'
     when PUT RES =>
       wr
          <= '1';
       wdata \leftarrow data r; -- Oder etwas anderes in Funktion von data r
       stat nxt <= IDLE;</pre>
     when others => null; -- nicht zwingend, da alle Zustände kodiert wurden
 end process comb;
end beh;
```



# VHDL-Beispiele für FPGAs: Schieberegister (FFs)

```
From Previous ALM
library IEEE;
                                                                                 Within The LAB
use IEEE.std logic 1164.all;
                                                                       reg_chain in
use IEEE.numeric std.all;
                                                                                       To general or
                                                                                         local routing
entity shift req is
                                                                                         To general or
                                                                                         local routing
  generic (TAPS: integer := 32);
                                                                                 req0
  port (
    clk : in std logic;
    shift: in std logic;
                                                                                         To general or
    d in : in std logic;
    d out : out std logic vector(TAPS-1 downto 0));
                                                                                 reg1
end entity shift reg;
                                                                                       To general or
                                                                                         local routing
                                                                                  Quelle: Altera (Stratix II)
architecture FFs of shift req is
  signal shift ff: std logic vector(TAPS-1 downto 0):= (others => '1');
        -- Wenn Initialisierung in der Signal-Deklaration, nur bei FPGAs !
begin
  process (clk)
  begin
    if rising edge(clk) then
      if shift = '1' then
         shift ff <= d in & shift ff(TAPS-1 downto 1); --1-Mal nach rechts Schieben
      end if:
    end if:
  end process;
  d out <= shift ff; --Der parallele Lesevorgang erzwingt die Nutzung von Flip-Flops
                       --Ein evtl. Reset bzw. paralleles Schreiben erzwänge dies auch
end FFs;
```



## Schieberegister-Implementierung (FFs vs. LUT/RAM)

- Eigenschaften eines Schieberegisters mit FFs
  - Evtl. hoher Bedarf einer "teuren" Ressource
  - Überdimensionierte Flexibilität: werden alle Positionen zeitgleich gebraucht?
- Lösung I: LUTs als Schieberegister
  - Nicht bei allen FPGA-Technologien
  - Asynchroner Lesevorgang mit LUT-Eingängen
    - nur 1 Position pro Takt lesbar
    - Zusätzlicher FF evtl. erforderlich
- Lösung II: dedizierte Speicherblöcke
  - Wenn Tiefe x Breite zur Größe (und Verhalten zur Beschreibung) passt
  - Der Lesevorgang ist hier synchron (evtl. unerwünscht)
- strenge VHDL-Richtlinien für beide Lösungen
  - □ alternativ: technologieabhängige Instanziierung von Primitiven 🕾



Quelle: Xilinx (Spartan-3)

## VHDL-Beispiele für FPGAs: Schieberegister (LUTs)

```
library IEEE;
                                                           FUNCTION BITS(n : natural) RETURN natural IS
use IEEE.std logic 1164.all;
                                                           BEGIN
use IEEE.numeric std.all;
                                                             IF n = 1 THEN RETURN 1;
                                                             ELSE RETURN (1+BITS(n/2));
entity shift req is
                                                             END IF;
  generic (MAX DEPTH: integer := 64);
                                                           END FUNCTION BITS;
  port (
    taps : in std logic vector(BITS(MAX DEPTH-1)-1 downto 0);
    clk : in std logic;
                                                                            □ SRL32
    shift: in std logic;
                                                                                            Quelle: Xilinx (Virtex-5)
                                                        SHIFTIN (D)
                                                                          DI1
    d in : in std logic;
                                                                          A[6:2]
                                                            A[5:0] -
    d out : out std logic);
                                                                                        A5 (AX)
                                                                                MC31
                                                                     (CLK)
end entity shift req;
                                                            CLK -
                                                                    (WE/CE)
                                                             WE-
architecture LUTs of shift req is
                                                                                                     Output (Q)
                                                                                                   (AQ) Registered
  signal shift ff: std logic vector(0 to MAX DEPTH-1);
                                                                            □ SRL32
                                                                                       F7ÁMUX
begin
                                                                                                  (Optional)
  process (clk)
                                                                                                 (MC31)
                                                                          A[6:2]
                                                                                MC31
  begin
                                                                          CLK
    if rising edge(clk) then
                                                                          WE
                                                                                           SHIFTOUT (Q63)
       if shift = '1' then
                                                                                                      UG190 5 18 050506
         shift ff <= d in & shift ff(0 to MAX DEPTH-2);
       end if:
    end if:
  end process;
  d out <= shift ff(to integer(unsigned(taps)));</pre>
end LUTs;
```



# VHDL-Beispiele für FPGAs: Speicherblöcke - Einleitung

- In den meisten aktuellen FPGAs gibt es dedizierte Speicherblöcke mit unterschiedlichen Größen und erlaubten Modi
- Die FPGA-Hersteller empfehlen die Nutzung ihrer "Core-Generatoren" für die Erstellung fertig kodierter VHDL-Komponenten
  - Wenig portabel, da FPGA- und Tool-abhängig
  - Die Simulation erfordert die Kompilierung zusätzlicher Bibliotheken
- Lösung → Generische VHDL-Beschreibung
- Kodierungshinweise
  - Das Verhalten des Leseports während eines Schreibvorgangs soll so "locker" angegeben wie von der Spezifikation erlaubt (don't cares)
  - Bei Problemen: Die erlaubte Beschreibungsart wird in der Dokumentation der Synthese-SW für VHDL und Verilog angegeben
  - Synthese-Tools fügen "Weiterleitungslogik" zwischen 2 Ports hinzu, was bei unterschiedlichen Taktdomänen zu Fehlfunktionen führt
    - Lösung: Nutzung von sog. VHDL-Attributen (z.B. syn\_ramstyle)



#### VHDL-Beispiele für FPGAs: Speicherblöcke (Bsp. 1)

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity mem rw is
  generic (AWIDTH : positive := 9;
           DWIDTH : positive := 64);
  port (clk : IN std logic;
        we : IN std logic;
        addr : IN std logic vector (AWIDTH-1 downto 0);
        wdata : IN std logic vector(DWIDTH-1 downto 0);
        rdata : OUT std logic vector(DWIDTH-1 downto 0));
end entity mem rw;
architecture old data of mem rw is
  type ram t IS ARRAY(0 to 2**AWIDTH-1) of std logic vector(DWIDTH-1 downto 0);
  signal ram: ram t;
begin
  process (clk)
  begin
    if clk'event and clk='1' then
      rdata <= ram(to integer(unsigned(addr))); -- Es wird das alte Datum gelesen
      if we = '1' then
        ram(to integer(unsigned(addr))) <= wdata;</pre>
        -- rdata <= (others => '-') oder <= wdata?? -- Welches Leseverhalten
                                                     -- wird beim Schreiben erwünscht?
      end if:
    end if:
  end process;
end old data;
```



# VHDL-Beispiele für FPGAs: Speicherblöcke (Bsp. 2)

```
entity mem r w is
  generic (AWIDTH : positive := 9; DWIDTH : positive := 64);
                  : IN std logic;
 port (clk, we
        waddr, raddr : IN std logic vector(AWIDTH-1 downto 0);
                     : IN std logic vector(DWIDTH-1 downto 0);
        wdata
                     : OUT std logic vector(DWIDTH-1 downto 0));
end entity mem r w;
architecture forward of mem r w is
  signal raddr reg: std logic vector(raddr'range);
  type ram t IS ARRAY(0 to 2**AWIDTH-1) of std logic vector(wdata'range);
  signal ram: ram t;
begin
 process (clk)
 begin
    if clk'event and clk='1' then
      raddr reg <= raddr; -- Diese Register werden ins Speicherblock "optimiert"
      if we = '1' then
        ram(to integer(unsigned(waddr))) <= wdata;</pre>
      end if:
    end if:
  end process; -- Durch das Registern der Leseadresse wird das asynchrone Lesen...
  rdata <= ram(to integer(unsigned(raddr reg))); --...in ein synchrones "umgewandelt"</pre>
end forward:
-- Bei Übereinstimmung der Adressen erscheint an rdata das neue Datum (nach dem Takt)
-- Evtl. addiert die SW zusätzliche HW, was mit einem Attribut verhindert werden kann
-- attribute ramstyle: string; -- Deklaration des Attributs (nur 1x pro Arch.)
-- attribute ramstyle of ram: signal is "no rw check"; -- Spezifikation (1xpro Signal)
```



## VHDL-Beispiele für FPGAs: Speicherblöcke (Bsp. 3 I)

- Die meisten der dedizierten Speicherblöcke unterstützen echtes dual-port Verhalten (true dual-port), ggf. mit verschiedenen Takten
  - Das sog. "mixed read-during-write" Verhalten ist nicht spezifiziert!
    - Eine Simulation würde das "richtige" Datum liefern
    - Die Hardware wird evtl. ein ungültiges Datum liefern (Mischung von alten und neuen Daten)
  - Nicht alle Technologien unterstützen es (VHDL weniger universell)

#### Beispiel

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity mem_rw_rw is
   generic (AWIDTH : positive := 9;
        DWIDTH : positive := 64);
   port (clk_a, clk_b : IN std_logic;
        we_a, we_b : IN std_logic;
        addr_a, addr_b : IN std_logic_vector(AWIDTH-1 downto 0);
        wdata_a, wdata_b : IN std_logic_vector(DWIDTH-1 downto 0);
        rdata_a, rdata_b : OUT std_logic_vector(DWIDTH-1 downto 0));
end entity mem_rw_rw; -- Fortsetzung auf nächster Seite
```



## VHDL-Beispiele für FPGAs: Speicherblöcke (Bsp. 3 II)

```
architecture fpga of ram test IS
  type ram t IS ARRAY(0 to 2**AWIDTH-1) of std logic vector(DWIDTH-1 downto 0);
  signal ram: ram t;
begin
 process (clk a)
 begin
    if clk a'event and clk a='1' then
      rdata a <= ram(to integer(unsigned(addr a)));</pre>
      if we a = '1' then
        ram(to integer(unsigned(addr a))) <= wdata a;</pre>
        rdata a <= wdata a;
      end if;
    end if;
  end process;
  process (clk b)
 begin
    if clk b'event and clk b='1' then
      rdata b <= ram(to integer(unsigned(addr b)));</pre>
      if we b = '1' then
        ram(to integer(unsigned(addr b))) <= wdata b;</pre>
        rdata b <= wdata b;
      end if;
    end if;
  end process;
end fpqa;
-- Das Signal ram wird in 2 Prozessen gleichzeitig geschrieben. std logic vector
-- erlaubt dies als Typ. Aber das hier ist nur eine Ausnahme!!
```



#### VHDL-Beispiele für FPGAs: DSPs

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.numeric std.ALL;
ENTITY mult dsp IS
 PORT (clk : IN std logic;
       a, b : IN std logic vector(7 DOWNTO 0);
       rst n : IN std logic;
       accum out : OUT std logic vector(15 DOWNTO 0));
END mult dsp;
ARCHITECTURE rtl OF mult dsp IS
 SIGNAL a reg, b reg : signed(7 DOWNTO 0);
 SIGNAL adder out : signed(15 DOWNTO 0);
BEGIN
 PROCESS (clk, rst n)
 BEGIN
   IF (rst n = '1') THEN
     a req <= (OTHERS => '0');
     b req <= (OTHERS => '0');
     adder out <= (OTHERS => '0');
   ELSIF (clk'event AND clk = '1') THEN
                                                                         Quelle: Altera (Stratix)
     a req <= signed(a);
     b req <= signed(b);
     adder out <= adder out + a reg*b reg; -- Wenn der DSP eine Multiplikation und
   END IF; -- Akkumulation bei der Bit-Breiten unterstützt, erkennt die Synthese-SW
 END PROCESS; -- die Operation und instanziiert in der Synthese den DSP
  accum out <= std logic vector(adder out);</pre>
END rtl;
```



# Einschränkungen bei VHDL für RAMs & DSPs

- Die dedizierte HW-Blöcke in FPGAs unterstützen viele, oft komplexe Betriebsmodi
  - Diese lassen sich in VHDL beschreiben, werden aber von den Synthese-Tools oft nur begrenzt erkannt
- RAM-Blöcke
  - unterstützen gemischte Wortbreiten, z.B. Port A 64-bit, Port B 32-bit
    - extra-Logik für diesen Zweck wird daher eingespart
  - verfügen meistens über Ports für byte write enable
  - lassen sich in manchen FPGA-Familien direkt als FIFOs mit integrierten Zustandssignalen verwenden
- DSPs
  - integrieren Rundung- & Saturierungslogik
- Für eine kleine und schnelle HW, ist die Nutzung toolspezifischer Core-Generatoren erforderlich
  - Nur dann empfehlenswert, wenn das Projekt dies fordert

