T23N

智能视频应用处理器

数据表

版本 **1.0**

日期 **2023-04-23**

Confidential for 先智电子

北京君正集成电路股份有限公司
Ingenic Semiconductor Co.,Ltd.

Copyright 2005-2023君正半导体股份有限公司 版权所有 ©保留所有权利。

未经君正半导体股份有限公司事先书面同意，不得以任何形式或任何方式复制或传播本文档的任何部分。

商标和许可

君正 帝正 、Ingenic 和 Ingenic icons 是 Ingenic Semiconductor Co.， Ltd. 的商标。
本文档中提及的所有其他商标和商品名称均为其各自所有者的财产。

免責聲明

此文件夹中的所有可交付结果和数据仅用作客户开发的参考。在使用此文件夹中的可交付结果和数据之前，请仔细阅读此免责声明。您可以使用此文件夹中的交付项，也可以不使用此文件夹中的交付项。但是，使用此文件夹中的可交付成果和数据，即表示您同意无条件且不可撤销地接受本免责声明中的所有内容。如果您认为本免责声明中的内容不合理，则不得使用此文件夹中的可交付成果和数据。
此文件夹中的可交付成果和数据按“原样”提供，不附带任何形式的陈述、担保或保证（明示或暗示）。在法律允许的最大范围内，君正半导体股份有限公司 （Ingenic） 提供此文件夹中的可交付成果和数据，不附带任何暗示的陈述、担保或担保，包括但不限于对适销性、非侵权性或特定用途适用性的暗示陈述、担保和保证。在不同的测试环境中，此文件夹中提供的数据可能存在偏差。
君正对因使用本文件夹中的数据而导致的任何设计和开发错误、事件、疏忽、侵权和损失（包括但不限于任何直接、间接、后果性或附带的损失）不承担任何责任或法律责任。用户应对因使用此文件夹中的数据而引起的所有风险和后果负责。

君正半导体有限公司

地址： **中国100193北京市海淀区西北王东路#10 号院东楼 14 英正总部**

电话： **(86-10)56345000**

传真： **(86-10)56345001**

网站： **http： //www.ingenic.com**

Confidential for 光耀电子

内容

内容 1

前言 ..... 我

一 ..... 概述 1

一.一 ..... 产品描述 1

一.二 ..... 应用场景 2

二 ..... 特征 3

二.一 ..... 中央处理器 3

二.二 ..... 单片机 3

二.三 ..... 视频处理器单元 3

二.四 ..... 图像信号处理器 3

二.五 ..... 2D 图形引擎 4

二.六 ..... 显示过程控制器 4

二.七 ..... 视频输入 4

二.八 ..... 音响系统 5

二.九 ..... 记忆 5

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

二.十系统功能 5
二.十一外设 6
二.十二靴子 7
二.十三安全引擎 7
二.十四物理规格 7
三特征 8
四封装和引脚 9
四.一概述 9
四.二焊接工艺 9
四.三湿气敏感度级别 9

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

四.四 T23N 封装 9

五 引脚描述 12

五.一 PIO A 组 12

五.二 PIO B 组 12

五.三 PIO 组 C 13

五.四 3N 模拟 PAD 说明 13

五.五 3N 数字垫说明 15

五.六 3N 的球分配 16

六 电气规格 18

六.一 功耗参数 18

六.二 建议的作条件 18

六.二.一 电源域 VDDIO0 DC 特性 19

六.二.二 Power Domain VDDIO1 DC 特性 19

六.三 音频编解码器 20

六.三.一 模拟接口说明 20

六.四 USB 2.0 物理层 21

六.四.一 DC/AC 规格 21

六.五 开机、重置和启动 22

六.五.一 开机顺序 22

for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

六.五.二 重置过程 23
六.五.三 靴子 24
七 烫的 特性 27
七.一 温度和热阻参数 27
八 接口计时 28
八.一 SFC 接口计时 28
八.一.一 传播延迟 28
八.一.二 ACC 定时 28
八.二 以太网 MAC 端口计时 29
八.二.一 RMII 计时 29
八.二.二 MDIO 接口计时 30
八.三 VI接口时序 31
八.三.一 BT 计时 31
八.三.二 MIPI-CSI 计时 31
八.四 SMB 接口计时 32

Confidential

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

八.五.....SS
I 计时.....32

八.六.....S
DIO/MMC（MSC） 接口时序 33

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

前言

目的

本文档描述了 T23N 每个模块的结构、主要特性、性能、功能和相关地址映射，它还涵盖了封装、引脚使用、电气规格、接口时序等硬件特性。

相关版本

下表列出了与本文档相关的产品版本。

产品名称	版本
T23N	V1.0 版本

符号约定

本文档中可能找到的符号定义如下。

象征	描述
CAUTION	表示潜在的危险情况。如果发生这种情况，可能会导致芯片损坏、数据丢失、性能影响等。
NOTE	正文中信息的解释和补充。

一般约定

本文档中可能找到的一般约定定义如下。

公约	描述
Times New Roman	普通段落是 Times New Roman 格式。

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

公约	描述
粗體	文件、目录、文件夹和用户的名称位于 **粗体。**
斜体的	书名在 *斜体字.*

表内容约定

本文档中可能找到的表内容约定定义如下。

内容	描述
-	该单元格为空。
待定	该值有待确定。

数值系统

数据容量、频率和数据速率的表达式说明如下。		
类型	象征	价值
数据容量（如 RAM 容量）	K	1024
	M	1,048,576
	G	1,073,741,824
频率、数据速率	k	1000
	M	1,000,000
	G	1,000,000,000

addresses 和 data 的表达式说明如下。		
象征	例	描述
0 倍	0xFE04、0x18	十六进制的地址或数据
0b	0b000、0b00 00000000	二进制的数据或序列（寄存器描述为不包括。
X	00 倍、1 倍	在 data 表达式中，X 表示 0 或 1。为例如，00X 表示 000 或 001 和 1XX 表示 100、101、110 或 111。

confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

更改历史记录

最新的文档版本包含在以前版本中所做的所有更改。

修订日期	版本	描述
2023-04-23	V1.0 版本	此版本是第一个草稿版本。

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

一 概述

一.一 产品描述

图 1- 1T23N 的应用框图



T23N

是一款智能视频应用处理器，适用于移动摄像头、安防勘测、视频通话、视频分析等视频设备。该 SOC 引入了一种创新架构，以满足视频设备满足的高性能计算和高质量图像和视频编码要求。T23N 提供高速 CPU 计算能力、出色的图像信号处理、流畅的 2308x2048 分辨率视频录制。

CPU（中央处理器）内核配备 16kB 指令和 16kB 数据 L1 缓存，以及 64kB L2 缓存，运行频率为 1.2GHz，具有全功能 MMU 功能，可执行作系统相关任务。CPU 内核的核心是 XBurst® 处理器引擎。XBurst® 是业界领先的微处理器内核，可提供卓越的高性能和一流的低功耗。还包括与 IEEE754 兼容的硬件浮点单元。

VPU（视频处理单元）内核是一个视频编码器引擎，旨在使用 AVC（ISO/IEC 14496-10 高级视频编码）标准处理视频流。它还支持使用 JPEG 标准 （ITU T.81） 进行静态图片编码。T23N 与片上视频加速引擎和后处理单元一起，可提供高视频性能。编码支持 AVC 格式的最大分辨率为 2308x2048，最高可达 3MP@40fps。

ISP （图像信号处理器） 内核支持使用来自 Raw 传感器的图像进行出色的图像处理。它支持 DVP、BT 和 MIPI 接口。具有 3A、2D 和 3D 降噪、镜头着色等功能，它可以

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

提供最大分辨率 2308x2048 分辨率的图像，以供视图或编码存储或传输。为了更快速、更轻松地使用 T23N，片上集成了 512M 位 DDR2。

音频编解码器、多通道 SAR-ADC 控制器和摄像头接口等片上模块为设计人员提供了一套经济实惠的视频应用外设。通过高速 SPI 和 MMC/SD/SDIO 主机控制器支持 WLAN、蓝牙和扩展选项。USB OTG、MAC、UART 和 SPI 等其他外设以及通用系统资源为许多应用提供了足够的计算和连接能力。

一.二 应用场景

图 1-2 显示了 T23N 的典型应用场景。

图 1- 2T23N 的典型应用场景



Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

二 特征

二.一 中央处理器

- XBurst-1® 核心
  - XBurst® FPU 指令集支持单浮点和双浮点格式，IEEE754兼容
  - XBurst® 9 级流水线微架构，工作频率 1.2GHz
- MMU 系列
  - 32 孔接头 -TLB
  - 8 入场指示 TLB
  - 8 个输入数据 TLB
- L1 缓存
  - 16kB 指令缓存
  - 16kB 数据缓存
- 不支持硬件调试
- 16kB 紧耦合存储器
- L2 缓存
  - 64kB 统一缓存

二.二 单 片 机

- 600Mhz RISC-V 协处理器
- 32 位，按顺序，3 级流水线
- RV32IMC 指令集架构
- 8KB IRAM 和 8KB DRAM

二.三 视频处理器单元

- H264 编码器（I/P slices）
- H264 基线主高配置文件编码高达
- 50M bit/s，3MP@40fps
- H264 最大尺寸高达 2308x* 分辨率
- JPEG 压缩/解压缩高达
- 每秒 100 百万像素（基准）

二.四 图像信号处理器

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

- 最大 12 位拜耳数据输入，YUV422 8 位输入
- 最大输入/输出图像大小 2308x2048

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

- 最小输入尺寸 512x256
- 最小输出大小 128x128
- 最佳性能 3M@30fps
- 除雾、缩放器、锐化
- 自动对焦
- 自动曝光
- 自动白平衡
- 自动动态范围
- BLC、LSC、DPC
- 去马赛克处理
- 紫色边缘校正
- 水平镜头畸变校正
- 时域 / 时域降噪
- 3A 统计信息输出
- 同时提供 3 个不同分辨率输出

二.五 2D 图形引擎

- 国际货币联
  - 输入数据格式：NV12
  - 输出数据格式：ARGB/RGB32/NV12/NV21/HSV
  - 支持 4 层 OSD

二.六 显示过程控制器

- 接收格式：RGB888、RGB565、RGB555、NV12、NV21
- 支持最大输入输出分辨率 800x800
- 支持显示输出 800x600@60Hz，24BPP
- 支持多达 16,777,216（16M） 种颜色

二.七 视频输入

- 8/10/12 位 RGB 拜耳格式
- 最大分辨率高达 2308x2048
- 最佳性能 3M@30fps

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

- DVP、BT1120（串行模式）/BT656/BT601 和 MIPI CSI（2 通道高达 1.5Gbps）
- 单传感器输入

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

二.八 音响系统

- 音频编解码器
  - 具有 92dB SNR 的 24 位 DAC
  - 24 位 ADC，具有 90dB SNR
  - 可编程输入和输出模拟增益
  - 集成数字插值和抽取滤波器
  - 采样率 8KHz/12KHz/16KHz/24KHz/32KHz/44.1KHz/48KHz/96KHz
  - 支持 16 至 32Ω 耳机输出或线路输出
  - 低功耗：2mA 用于单声道播放，3mA 用于立体声录音，小于 0.05mA 用于待机
  - 支持差分和单端麦克风或线路输入
  - 自动电平控制 （ALC） 可实现流畅的音频录制
  - 1.8V 模拟电源和 0.8V 数字电源

二.九 记忆

- 片上集成 512M 位 DDR2
- 静态内存接口

二.十 系统功能

- 时钟
  - 片上 5MHz~200MHz 振荡器电路，建议使用 24MHz 振荡器电路
  - 两个带可编程乘法器的锁相环 （PLL）
  - 功能单元时钟门控
- 带 PWM 输出的定时器和计数器单元
  - 提供四个独立的通道，只有一个模式
  - 每个通道都有 PWM 输出
- OS 计时器控制器
  - 64 位计数器和 32 位比较寄存器
  - 支持在计数器与比较寄存器匹配时生成中断
  - 两个时钟源：RTCLK（实时时钟）、HCLK（系统总线时钟），并选择了 1、4、16、64、256 和 1024 时钟分频
- 中断控制器
  - 共 64 个中断源

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

- 每个中断源都可以独立启用
- priority 机制，用于指示最高优先级的中断
- 所有寄存器都由 CPU 访问

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

- 看门狗定时器
  - 生成 WDT 重置
- PDMA
  - 支持多达 32 个独立的 DMA 通道
  - 描述符或无描述符传输模式与以前的 JZ SOC 兼容
  - 与数据传输相关的外围设备
- SPI 闪存控制器
  - 支持 SPI 协议：标准、双、四通道 SPI
  - 可配置的接收采样点
  - 支持可配置的 flash 地址宽
  - 7 种传输格式：标准 SPI、双输出/双输入 SPI、四输出/四输入 SPI、双 I/O SPI、四路 I/O SPI、全双双 I/O SPI、全四路 I/O SPI
  - 两种数据传输模式：从模式和 DMA 模式
- EFUSE
  - 1024 位内部非易失性一次性可编程 EFUSE 存储器
  - 为用户保留 320 位
  - 使用保护位进行分段管理
  - 两种读取方式：寄存器读取或 AHB 映射读取
  - 可配置的编程和读取时序

二.十一 外设

- 通用 I/O 端口
  - 每个端口都可以配置为输入、输出或备用功能端口
  - 每个端口都可以配置为低/高电平或上升/下降沿触发的中断源，并且每个中断源都可以独立屏蔽
  - 每个端口都连接了一个内部上拉和下拉电阻器。上拉/下拉电阻可以禁用
- SMB 控制器
  - 双线 SMB 串行接口 – 由串行数据线 （SDA） 和串行时钟线 （SCL） 组成
  - 两种速度：标准模式 （100 Kb/s）;快速模式 （400 Kb/s）
- SSI
  - 3 种协议：National 的 Microwire、TI 的 SSP 和 Motorola 的 SPI
  - 7.2KHz 至 50MHz 之间的可编程位时钟频率

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

- 串口

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

- 全双工作
- 5 位、6 位、7 位或 8 位字符，可选无奇偶校验、偶数或奇数奇偶校验，具有 1、11/2 或 2 个停止位
- 64x8 位发送 FIFO 和 64x11 位接收 FIFO
- 独立控制的发送、接收（数据就绪或超时）、线路状态中断
- 内部诊断功能 提供环回控制和中断、奇偶校验、溢出和成帧错误
- 在 FIFO 模式下对发送和接收数据服务的单独 DMA 请求
- 支持通过软件或硬件进行调制解调器流量控制
- 符合 IrDA 规范的慢速红外异步接口

● MSC 控制器

- 与 MMC 系统规范 4.2 版完全兼容
- 支持 SD Specification 3.0 和 SD I/O SPECIFICATION 1.0，具有 1 个命令通道和 4 个数据通道
- 消费类电子产品高级传输架构（CE-ATA – 版本 1.1）

● USB 接口

- 符合高速 （480Mbps） 功能的 USB 2.0 标准和 USB 2.0 规范的 On-The-Go 补充

● SAR A/D 接口

- 1 通道
- 10 位分辨率
- 积分非线性度：±2 LSB
- 微分非线性度：±2 LSB
- 分辨率/速度：高达 1Msps
- 最大时钟频率：13MHz

二.十二 靴子

● 声压级

● 启动方法包括 MSC、SFC NOR/NAND 和 USB 启动

● 一个内部 16KB bootrom

二.十三 安全引擎

● 由硬件实现的 AES、DES、RSA 和 HASH 算法

● 数字真随机数生成

二.十四 物理规格

● 权力

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

– 待定

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

三 特征

项目	特征
电源电压	通用 I/O：1.8V 或 3.3V DDR I/O：1.8V（DDR2） EFUSE 编程：1.8V ± 5% 模拟电源 1：1.8V 模拟电源
	2：3.3V 内核：0.8V
包	QFN88， 9X9mm， 0.35间距
工作频率	1.0GHz~1.2GHz

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

四 封装和引脚

四.一 概述

T23N 处理器采用 QFN88，如图4-1~图 4-3 所示。T23N 针到球的分配如图 5-1 所示。

四.二 焊接工艺

T23N 封装是无铅的。它的回流焊曲线遵循 J-STD-020C 中包含的 IPC/JEDEC 无铅回流焊曲线。

四.三 湿气敏感度级别

T23N 封装湿气敏感度为 3 级。

四.四 T23N 封装

图 4-1 顶视图



Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

图 4-2 底视图



图 4-3 侧视图



Confident 1 for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

表4-1 包装尺寸

		SYMBOL	MIN	NOM	MAX
TOTAL THICKNESS		A	0.85	0.9	0.95
STAND OFF		A1	0	0.02	0.05
MOLD THICKNESS		A2	---	0.7	---
L/F THICKNESS		A3	0.203 REF		
LEAD WIDTH		b	0.13	0.18	0.23
BODY SIZE	X	D	9 BSC		
	Y	E	9 BSC		
LEAD PITCH		e	0.35 BSC		
EP SIZE	X	D2	5.6	5.7	5.8
	Y	E2	5.6	5.7	5.8
LEAD LENGTH		L	0.3	0.4	0.5
LEAD TIP TO EXPOSED PAD EDGE		K	1.25 REF		
PACKAGE EDGE TOLERANCE		aaa	0.1		
MOLD FLATNESS		ccc	0.1		
COPLANARITY		eee	0.08		
LEAD OFFSET		bbb	0.07		
EXPOSED PAD OFFSET		fff	0.1		

NOTE

一. 请参阅 JEDEC MO-220;

二. 共面性适用于引线、角引线和芯片连接焊盘;

三. 禁止使用 1 级环境相关物质;

四. 表面处理：Cu/EP ·锡8~20s

Confidential for 先锋电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

五引脚描述

五.一 GPIO A 组

球号	球名称	拉	防守驱动	函数 0	函数 1	函数 2	函数 3	权力
23	DVP_D6_UART1_TXD_MSC1_D1_PA06	Z	4 毫安		DVP_D6	UART2_TxD	MSC1_D1	VDDIO0
22	DVP_D7_MIPI_SEL_UART1_RXD_MSC1_D2_PA07	Z	4 毫安	MIPI_SEL	DVP_D7	UART2_RxD	MSC1_D2	VDDIO0
13	SMB0_SDA_PA12	上拉	4 毫安		SMB0_SDA			VDDIO0
12	SMB0_SCK_PA13	上拉	4 毫安		SMB0_SCK			VDDIO0
17	DVP_PCLK_PWM0_MSC1_CLK_PA14	Z	4 毫安		DVP_PCLK	PWM0	MSC1_CLK	VDDIO0
16	DVP_MCLK_PA15	Z	8 毫安		DVP_MCLK			VDDIO0
15	DVP_HSYNC_SMB1_SDA_MSC1_D0_PA16	Z	4 毫安		DVP_HSYNC	SMB1_SDA	MSC1_D0	VDDIO0
14	DVP_VSYNC_SMB1_SCK_MSC1_CMD_PA17	Z	4 毫安		DVP_VSYNC	SMB1_SCK	MSC1_CMD	VDDIO0
11	MSC1_D3_PA18	Z	4 毫安				MSC1_D3	VDDIO0
47	SFC_DT_PA23	上拉	8 毫安		SFC_DT			VDDIO1
46	SFC_DR_PA24	上拉	8 毫安		SFC_DR			VDDIO1
48	SFC_CLK_PA27	上拉	8 毫安		SFC_CLK			VDDIO1
45	SFC_CE0_PA28	上拉	8 毫安		SFC_CE0			VDDIO1

五.二 GPIO B 组

球号	球名称	拉	防守驱动	函数 0	函数 1	函数 2	函数 3	权力
50	MSC0_D0_PB00	Z	4 毫安	MSC0_D0				VDDIO1
49	MSC0_D1_PB01	Z	4 毫安	MSC0_D1				VDDIO1
54	MSC0_D2_PB02	Z	4 毫安	MSC0_D2				VDDIO1
53	MSC0_D3_PB03	Z	4 毫安	MSC0_D3				VDDIO1
51	MSC0_CLK_PB04	Z	8 毫安	MSC0_CLK				VDDIO1
52	MSC0_CMD_PB05	Z	4 毫安	MSC0_CMD				VDDIO1
62	GMAC_TXCLK_SLCD_D0_PB06	Z	4 毫安	GMAC_TXCLK			SLCD_D0	VDDIO1
63	GMAC_PHY_CLK_SLCD_D1_PB07	Z	8 毫安	GMAC_PHY_CLK			SLCD_D1	VDDIO1
66	GMAC_TXEN_MSC1_CLK_SLCD_D2_PB08	Z	4 毫安	GMAC_TXEN	MSC1_CLK		SLCD_D2	VDDIO1
59	GMAC_RXDV_MSC1_CMD_SLCD_D3_PB09	Z	4 毫安	GMAC_RXDV	MSC1_CMD		SLCD_D3	VDDIO1
58	GMAC_MDCK_MSC1_D0_SLCD_D4_PB10	Z	4 毫安	GMAC_MDCK	MSC1_D0		SLCD_D4	VDDIO1
57	GMAC_MDIO_MSC1_D1_SLCD_D5_PB11	Z	4 毫安	GMAC_MDIO	MSC1_D1		SLCD_D5	VDDIO1
64	GMAC_TXD0_MSC1_D2_SLCD_D6_PB13	Z	4 毫安	GMAC_TXD0	MSC1_D2		SLCD_D6	VDDIO1
65	GMAC_TXD1_MSC1_D3_SLCD_D7_PB14	Z	4 毫安	GMAC_TXD1	MSC1_D3		SLCD_D7	VDDIO1
60	GMAC_RXD0_SSI0_CLK_SFC_CE1_SLCD_WR_PB15	上拉	8 毫安	GMAC_RXD0	SSI0_CLK	SFC_CE1	SLCD_WR	VDDIO1
61	GMAC_RXD1_SSI0_CE0_SFC_GPC_SLCD_TE_PB16	上拉	8 毫安	GMAC_RXD1	SSI0_CE0	SFC_GPC	SLCD_TE	VDDIO1
1	PWM0_SSI0_DT_UART2_TXD_PB17	Z	4 毫安	PWM0	SSI0_DT	UART2_TxD		VDDIO1
2	PWM1_SSI0_DR_UART2_RXD_PB18	Z	4 毫安	PWM1	SSI0_DR	UART2_RxD		VDDIO1
71	UART0_RXD_PB19	Z	4 毫安	UART0_RxD				VDDIO1
69	UART0_CTS_SMB2_SDA_SLCD_CS_PB20	Z	4 毫安	UART0_CTS		SMB2_SDA	SLCD_CS	VDDIO1

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

球号	球名称	拉	防守驱动	函数 0	函数 1	函数 2	函数 3	权力
68	UART0_RTS_SMB2_SCK_SLCD_DC_PB21	Z	4 毫安	UART0_RTS		SMB2_SCK	SLCD_DC	VDDIO1
70	UART0_TXD_SLCD_RDY_PB22	Z	4 毫安	UART0_TxD	MIPI_SEL		SLCD_RDY	VDDIO1
74	UART1_TXD_PB23	上拉	4 毫安	UART1_TxD				VDDIO1
73	UART1_RXD_PB24	上拉	4 毫安	UART1_RxD				VDDIO1
88	SMB1_SDA_UART2_CTS_PB25	Z	4 毫安	SMB1_SDA		UART2_CTS		VDDIO1
87	SMB1_SCK_UART2_RTS_PB26	Z	4 毫安	SMB1_SCK		UART2_RTS		VDDIO1
86	DRV_VBUS_PWM2_SSI0_DT_SMB2_SDA_PB27	Z	4 毫安	DRV_VBUS	PWM2 控制器	SSI0_DT	SMB2_SDA	VDDIO1
85	PWM3_SSI0_DR_SMB2_SCK_PB28	Z	4 毫安		PWM3 系列	SSI0_DR	SMB2_SCK	VDDIO1
82	SSI0_CLK_PB29	Z	4 毫安			SSI0_CLK		VDDIO1
81	SSI0_CE0_PB30	Z	4 毫安	MIPI_SEL		SSI0_CE0		VDDIO1
80	GPIO_PB31	下拉	4 毫安					VDDIO1

五.三 GPIO 组 C

球号	球名称	拉	def driven	函数0	函数 1	函数 2	函数 3	权力
67	BOOT_SEL0_PC00	上拉	4 毫安					VDDIO1

五.四 T23N 模拟引脚说明

球号	引脚名称	IO	引脚描述
OSC			
5	EXCLK_I	人工智能	外部振荡器时钟输入或外部 24MHz 时钟输入
4	EXCLK_O	坳	外部振荡器时钟输出
3	EXCLK_VDDIO	权力	振荡器电源，1.8V
锁相环			
6	PLL_VDDHV	权力	PLL 模拟电源 1.8V
EFUSE			
8	EFUSE_AVD	权力	EFUSE 编程功率，0V/1.8V
记忆			
79	DDR_PLLVCCA	权力	用于模拟的 DDR PLL 电源
78	DDR_PLLVCCD	权力	用于数字的 DDR PLL 电源
77	DDR_VREF	权力	DDR 参考电压 /
75	VDDMEM	权力	DDR 电源（DDR2 为 1.8V）
76	VDDMEM	权力	DDR 电源（DDR2 为 1.8V）
MIPI-CSI			
29	DVP_D0_MIPI_DATAP1	一体机	DVP_D0：在 TTL 型号中为 DVP 输入数据位 0 DATAP1：在 MIPI 模型中是数据通道 1 串行信号
28	DVP_D1_MIPI_DATAN1	一体机	DVP_D1：TTL 模式下为 DVP 输入数据位 1 DATAN1：在 MIPI 模型中是数据通道 1 串行信号
27	DVP_D2_MIPI_CLKP	一体	DVP_D2：在 TTL 型号中为 DVP 输入数据位 2

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

机

CLKP：在 MIPI 模型中是 clock lane 串行信号

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

球号	引脚名称	IO	引脚描述
26	DVP_D3_MIPI_CLKN	一体机	DVP_D3：在 TTL 型号中，DVP 输入数据位为 3 CLKN： 在 MIPI 模型中是 clock lane 串行信号
25	DVP_D4_MIPI_DATAP0	一体机	DVP_D4：在 TTL 型号中为 DVP 输入数据位 4 DATAP0： 在 MIPI 模型中是数据通道 0 串行信号
24	DVP_D5_MIPI_DATAN0	一体机	DVP_D5：在 TTL 型号中为 DVP 输入数据位 5 DATAN0：在 MIPI 模型中是数据通道 0 串行信号
31	MIPI18V	权力	MIPI CSI 模拟电源，1.8V
南共体			
34	SADC_AVDD	权力	1.8V 电源
32	SADC_VIN0	人工智能	模拟输入 0
33	SADC_VREFP	人工智能	电压参考输入，0.5* SADC_AVDD~0.99* SADC_AVDD
USB接口			
38	USB_AVD18	权力	这是用于支持 1.8V 信号的模拟电源。该电源具有两个集成的 IO 焊盘。
37	USB_AVD33	权力	这是用于支持 3.3V 信号的模拟电源。该电源具有集成的 IO 焊盘和 相关的 ESD。预期该电源是 USB PHY 独有的。PHY 为此提供了两个引脚 power supply 的 intent 的 电流消耗。
35	USB0PN接口	一体机	USB2.0 负极数据线
36	USB0PP的	一体机	USB2.0 正极数据线
音频			
44	HPOUTL	坳	耳机输出
41	MICLP （微小冰球）	人工智能	左 ADC 通道输入
42	市调机制	坳	参考电压输出
43	CODEC_AVDD	权力	1.8V 模拟电源
电源/常闭/接地			
10	VDD 系列	权力	CORE 数字电源，0.8V
30	VDD 系列	权力	CORE 数字电源，0.8V
39	VDD 系列	权力	CORE 数字电源，0.8V
72	VDD 系列	权力	CORE 数字电源，0.8V
83	VDD 系列	权力	CORE 数字电源，0.8V
55	VDD 系列	权力	CORE 数字电源，0.8V
9	VDDIO0	权力	用于 DVP 电源域的 IO 数字电源，1.8V
56	VDDIO1	权力	用于正常功能 Pad 电源域的 IO 数字电源，1.8V/3.3V
84	VDDIO1	权力	用于正常功能 Pad 电源域的 IO 数字电源，1.8V/3.3V
18	数控	一体机	浮动
19	数控	一体机	浮动
20	数控	一体机	浮动
21	数控	一体机	浮动
40	数控	一体机	浮动
89	E-PAD 应用程序	地	必须连接到 GND

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

五.五 T23N 数字 PIN 说明

信号名称	输入/输出/双向	描述
SLCD 系列		
SLCD_RDY	输入	智能 LCD 工作状态
SLCD_CS	输出	智能 LCD 片选
SLCD_DC	输出	智能 LCD 数据/命令选择信号
SLCD_TE	输入	智能 LCD 撕裂效果信号
SLCD_WR	输出	智能 LCD 写入信号
SLCD_D< n>	输出	智能 LCD 数据输出位 n
PWM的		
PWM0	输出	PWM 通道 0 输出
PWM1	输出	PWM 通道 1 输出
PWM2 控制器	输出	PWM 通道 2 输出
PWM3 系列	输出	PWM 通道 3 输出
DVP（数字部分）		
DVP_VSYNC	输入	DVP 垂直同步
DVP_HSYNC	输入	DVP 水平同步
DVP_MCLK	输出	DVP 主时钟输出
DVP_PCLK	输入	相机传感器像素时钟输入
DVP_D6	输入	在 TTL 模型中，DVP 输入数据位为 6
DVP_D7	输入	在 TTL 模型中，DVP 输入数据位为 7
MSC 系列		
MSC<n>_D3	双向	MSC（MMC/SD） N 数据位 3
MSC<n>_D2	双向	MSC（MMC/SD） N 数据位 2
MSC<n>_D1	双向	MSC（MMC/SD） N 数据位 1
MSC<n>_D0	双向	MSC（MMC/SD） N 数据位 0
MSC<n>_CMD	双向	MSC（MMC/SD） n 命令
MSC<n>_CLK	输出	MSC（MMC/SD） N 时钟输出
GMAC RMII		
GMAC_TXEN	输出	Gmac 传输使能
GMAC_TXD1	输出	Gmac 传输数据位 1
GMAC_TXD0	输出	Gmac 传输数据位 0
GMAC_PHY_CLK	输出	Gmacphy 时钟
GMAC_TXCLK	输入	Gmac 发射时钟
GMAC_RXD1	输入	Gmac 接收数据位 1
GMAC_RXD0	输入	Gmac 接收数据位 0
GMAC_RXDV	输入	Gmac 接收数据有效
GMAC_MDCK	输出	Gmac 管理数据时钟
GMAC_MDIO	双向	由 MDC 计时的 Gmac MDIO
串口		
UART<n>_TXD	输出	UART n 传输数据

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

信号名称	输入/输出/双向	描述
UART<n>_RXD	输入	UART n 接收数据
UART<n>_CTS	输入	UART 清除以发送控件
UART<n>_RTS	输出	发送控件的 UART 请求
SMB （中小型企业）		
SMB<n>_SDA	双向	SMB n 串行数据
SMB<n>_SCK	双向	SMB n 串行时钟
SSI		
SSI0_DR	输入	SSI 数据输入
SSI0_CLK	输出	SSI 时钟输出
SSI0_CE0	输出	SSI 芯片使能 0
SSI0_DT	输出	SSI 数据输出
证监会		
SFC_CLK	输出	高速 ssi 时钟
SFC_DT	双向	高速 ssi 传输数据
SFC_DR	双向	高速 ssi 接收数据
SFC_CE0	输出	高速 ssi 芯片 0 select
SFC_GPC	双向	高速 ssi 通用控制
SFC_CE1	双向	高速 ssi 芯片 1 select
其他		
BOOT_SEL0	输入	它被 BOOT ROM 代码视为 BOOT 选择位 0
DRV_VBUS	输出	USB-5V 控制信号
GPIO_PB31	双向	GPIO 组 B 位 31
MIPI_SEL	输出	传感器选择信号

NOTE

一. IO 单元特征中阶段的含义是：

- Pullup：IO 单元包含一个上拉电阻和固定的上拉电阻。
- Pulldown：IO 单元包含一个下拉电阻器和固定下拉电阻。
- Z：复位期间和上下拉功能关闭后的 IO 单元。
- AI：模拟输入。
- AO：模拟输出。
- AIO：模拟输入。

二. DVP_Dx配置 MIPI PHY to TTL 模型时，可以从此 Pad 输入信号。

五.六 T23N 的球分配

图 5-1 显示了 T23N 的球分配。

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

图 5-1T23NBall 赋值



Confidential for 华强电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

六 电气规格

六.一 功耗参数

功耗参数说明 6-1 如表 1 所示。

- 功耗参数的值根据典型应用场景提供。
- 按照 T23N 硬件设计用户指南设计电路板电源。

表 6-1 功耗参数

象征	参数	类型	麦克斯	单位
VDDMEM	DDR 电源	待定	待定	毫瓦
VDD 系列	SOC 内核功率	待定	待定	毫瓦

SOC 和 DDR 核心电源需要组合成一个电源。有关详细信息，请参见 T23N 硬件设计用户指南。

六.二 建议的作条件

表 6-2 电源的推荐作条件

象征	描述	最小值	类型	麦克斯	单位
VDDMEM	用于 SSTL18 （DDR2） 的 VDDMEM 电压	1.62	1.8	1.98	V
DDR_PLLVCCA	DDR PLL 电源电压	1.62	1.8	1.98	V
DDR_PLLVCCD	DDR PLL 电源电压	0.72	0.8	0.88	V
VDDIO0	GPIO 电源域 0 电源电压	1.62	1.8	1.98	V
VDDIO1	GPIO 电源域 1 提供电压	1.5	3.3	3.63	V
VDD 系列	VDD 内核提供电压	0.72	0.8	0.88	V
PLL_VDDHV	APLL、MPLL 和 VPLL 模拟电压	1.62	1.8	1.98	V
EFUSE_AVD	EFUSE 程序提供电压	1.62	1.8	1.98	V
USB_AVD33	USB PHY VCCA3P3模拟电压	3.0	3.3	3.6	V
USB_AVD18	USB PHY VCC18 模拟电压	1.62	1.8	1.98	V
SADC_AVDD	SAR-ADC 模拟电压	1.62	1.8	1.98	V
CODEC_AVDD	编解码器模拟电压	1.62	1.8	1.98	V
MIPI18V	MIPI 模拟电压	1.62	1.8	1.98	V

Confidential for 光智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

表 6-3 VDDIO0/VDDIO1 提供引脚的推荐工作条件

象征	参数	最小值	类型	麦克斯	单位
VIH18	用于 1.8V I/O 应用的输入高电压	*0.65	-	+0.3	V
VIL18	用于 1.8V I/O 应用的低输入电压	-0.3%	-	*0.35	V
VIH25	用于 2.5V I/O 应用的输入高电压	1.7	-	+0.3	V
VIL25	用于 2.5V I/O 应用的低输入电压	-0.3%	-	0.7	V
VIH33	用于 3.3V I/O 应用的输入高电压	2	-	+0.3	V
系列					
VIL33	用于 3.3V I/O 应用的低输入电压	-0.3%	-	0.8	V

表 6-4 其他推荐使用条件

象征	描述	最小值	类型	麦克斯	单位
TA	工作环境温度	待定	25	待定	°X
TJ	工作结温	待定	25	待定	°X
TJ	最大结温	待定	25	待定	°X
TSTG	储存温度	待定	25	待定	°X

六.二.一 电源域 VDDIO0 DC 特性

参数		最小值	名词	麦克斯	单位
维尔	输入低电压	0	-	0.3 * VDDIO	V
VIH	输入高压	0.7 * VDDIO	-	VDDIO 系列	V
VOH	输出高电压	VDDIO – 0.45		VDDIO 系列	V
卷	输出低电压	0		0.45	V
VPU	弱上拉电流	12μ	-	36 μ	一个
VPD	弱下拉电流	12μ	-	36 μ	一个
VHYST	磁滞现象	0.1 个 VDDIO	-	-	V
IOFF	总泄漏	-	-	14.25 μ	一个
I_PAD_ 渗漏	输入 PAD 泄漏	-	-	1.15 μ	一个

六.二.二 Power Domain VDDIO1 DC 特性

参数		最小值	名词	麦克斯	单位
维尔	输入低电压	0	-	0.325 个 VDDIO	V
VIH	输入高压	0.675 个 VDDIO	-	VDDIO 系列	V
VOH	输出高电压	0.8 个 VDDIO		VDDIO 系列	V
卷	输出低电压	0		0.2 个 VDDIO	V
VPU	弱上拉电流	20	-	100	微安
VPD	弱下拉电流	20	-	100	微安

Confidential for 先锋电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

VHYST	磁滞现象	100	-	-	V
临时	工作温度	–40	-	125	°C

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

六.三 音频编解码器

6.3.1 模拟接口说明

麦克风输入



有两个输入通道，分别是左 ADC 通道和右 ADC 通道。在每个通道中，有两个输入，由麦克风 PGA（MICL） 配置为差分输入

麦克风输入为 MICLP 和 MICLN。麦克风 PGA 的增益范围为 0dB 至 20dB。

ALC

包括自动电平控制 （ALC） 功能，用于调整输入到 ADC 的信号电平。ALC 将测量信号幅度并将其与定义的阈值进行比较。然后它会根据比较结果调整 ALC 控制的 PAG（ALC_L 和 ALC_R） 增益。

ALC 控制的 PAG 的可编程增益范围为 -18dB 至 +28.5dB。调谐步长为 1.5dB。

DAC 输出

Innosilicon 编解码器支持耳机输出或线路输出配置。输出可通过隔直电容器驱动负载。

在使用 DC block 电容器的配置中，如下图所示，耳机接地连接到实际接地。电容和负载电阻决定了较低的截止频率。

例如，如果使用 600Ω 和 4.7uF 隔直电容，则较低的截止频率为：

$$f = \frac{1}{2\ \ RC} = \frac{1}{2\ \ 600 \times 4.7 \times 10{-}6} = 56.5\ \text{赫兹}$$

可以增加隔直电容器以降低截止频率，从而获得更好的低音响应。



输出驱动器的增益范围为 -39dB 至 +6dB，调谐步长为 1.5dB。

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

Confidential for 先智电子

麦克风偏置

Microphone bias 的输出用于偏置外部麦克风。偏置电压可以从 0.8*AVDD 到 0.975*AVDD 不等，步长为 0.025*AVDD。

六.四 USB 2.0 物理层

6.4.1 DC/AC 规格

Table 6-5 Transmitter Specification

Description	Min	Typ	Max	Unit
USB_AVD33	3.0	3.3	3.6	V
High input level(V_{IH})	-	1.2	-	V
Low input level(V_{IL})	-	0	-	V
Output resistance(R_{OUT}) Classic mode(V_{OUT} = 0 or 3.3V)	40.5	45	49.5	ohms
HS mode(V_{OUT} = 0 to 800mV)	40.5	45	49.5	ohms
Output capacitance(seen from D+ or D-)(C_{OUT})	-	-	3	pF
Differential output signal high Classic(LS/FS); I_O = 0mA(V_{OH})	2.97	3.3	3.63	V
Classic(LS/FS); I_O = 6mA	2.2	2.7	-	
HS mode; I_O = 0mA	360	400	440	mV
Differential output signal low Classic(LS/FS); I_O = 0mA(V_{OL})	-0.33	0	0.33	V
Classic(LS/FS); I_O = 6mA	-	0.3	0.8	
HS mode; I_O = 0mA	-40	0	40	mV
Output Common Mode Voltage Classic(LS/FS) mode(V_M)	1.45	1.65	1.85	V
HS mode	0.175	0.2	0.225	V
Rise and fall time LS mode	75	87.5	300	ns
(T_R/T_F) FS mode	4	12	20	ns
HS mode	0.8	1.0	1.2	ns
Vring into load	-	-	10	%
Propagation delay(data to D+/D-) LS mode	30		300	ns
FS mode	0	TBD	12	ns
HS mode	-		-	ns
Propagation delay(tx_en to D+/D-) Classic mode (TPZH/TPZL)	-	-	2	ns
HS mode	-	-	2	ns
自适应端接采集	-	-	7.5	7.5兆赫（MHz）周期

表 6-6 接收端规格

描述	最小值	类型	麦克斯	单位
USB_AVD33	3.0	3.3	3.6	V

Confidential for 先锋电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

接收器灵敏度（RSENS）

经典模式	+-250	毫伏

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

描述	最小值	类型	麦克斯	单位
HS 模式		+-25		毫伏
接收器共模 （RCM）				
经典模式	0.8	1.65	2.5	V
HS 模式（差分和静噪比较器）	0.1	0.2	0.3	V
HS 模式（断开比较器）	0.5	0.6	0.7	V
输入电容（在 D+ 或 D- 处看到）	-	-	3	pF
静噪阈值	100	-	150	毫伏
断开连接阈值	570	600	664	毫伏
高输出电平 （VOH）	-	1.8	-	V
低输出电平 （VOL）	-	0	-	V
传播延迟 （TP）				
经典模式（D+/D- 至 cl_diff_rx）			16	夜行者
经典模式（D+/D- 至 se_datap_rx 或 se_datam_rx）			8	夜行者
HS 模式（D+/D- 到 DLL 的输入）			1	夜行者

表 6-7时钟和数据恢复规格

描述	最小值	类型	麦克斯	单位
Bit loss （位丢失） *通过接收路径的总比特损失为 4 比特时间。这分为 Rx 取消抑制电路和 DLL。			4	位
延迟（固有）			4	时钟周期
延迟（弹性 缓冲区）			17	时钟周期

图 6-1单端信号摆幅 差分信号摆幅



六.五 开机、重置和启动

六.五.一 开机顺序

外部稳压器和其他加电设备必须为 T23N 处理器提供特定的电源和复位顺序，以确保正常运行。图 6-2 显示了此序列，表 6-8 给出了 timing 参数。以下是幂的名称。

- VDD08：所有 0.8V 电源、VDD、DDR_PLLVCCD PLL_VDD

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

- VMEM：VDDMEM
- VDD18：VDDIO0、DDR_PLLVCCA、PLL_VDDHV、USB_AVD18、MIPI18V、SADC _AVDD、CODEC_AVDD
- VDD33：VDDIO1、USB_AVD33

表 6-8 上电顺序参数

象征	参数	最小值	类型	麦克斯	单位
T1 航站楼	VDD08 上升时间[1]	-	-	400	我们
T2 航站楼	VMEM 上升时间	-	-	400	我们
T3	VDDIO18上升时间	-	-	400	我们
T4	VDDIO33 上升时间	-	-	400	我们
T5	VDD08 到达与 VMEM 到达之间的延迟 50% 50%	T1*0.5	-	-	我们
T6	VMEM 到达 50% 与 VDDIO18 之间的延迟 到达 50%	0	-	-	我们
T7	到达VDDIO18之间的延迟 50% 到 VDDIO33 到达 50%	T3	-	-	我们
T8	VDDIO18到达之间的延迟 50% 到 POR_OUT 到达 50%	-	240	-	我们
T9	POR_OUT到达 50% 到芯片内部之间的延迟 重置　到达 50%		10		女士
T10	PPRST_计时[2]		100		我们

NOTE

- [1]：功率上升时间定义为 10% 至 90%。
- [2]：PPRST_必须至少保持 100us。PPRST_ 被清空后，相应的芯片重置将至少延长 40ms。

图 6- 2上电时序图

待定

六.五.二　重置过程

复位源有 3 个： 1. PPRST_ pin 复位;2. POR 硬件复位;3. WDT 超时复位。重置后，程序从启动启动。

- PPRST_ pin reset。

当 PPRST_ pin 置于 logic 0 时触发此 reset。它发生在按下 RESET-KEY

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

以将芯片从未知的死状态重置时。复位结束时间约为 PPRST_ 上升沿后的 1M EXCLK 周期。

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

● POR（Power-On-Reset） 硬件复位。

片式 POR 电路为一般应用提供可靠的复位功能。由 1.8V/3.3V 模拟电源供电，并监控 0.8V 数字和 3.3V 模拟电源。它为 digital logic生成 reset 信号。如果模拟电源或数字电源低于阈值电压（3.3V 电源的典型阈值为 2.6V，0.8V 电源的典型阈值为 0.6V），则设置为低电平，如果模拟电源和数字电源都超过阈值电压，则设置为高电平。

● WDT 重置。

此重置发生在 WDT 超时的情况下。reset 保持大约几个 RTCLK 周期。

复位后，所有 GPIO 共享引脚都置于 GPIO 输入功能，并且其大部分内部上拉/下拉电阻都设置为打开，有关详细信息，请参阅“5 引脚说明”。振荡器已开启。USB 2.0 OTG PHY、音频编解码器 DAC/ADC、SAR-ADC 处于挂起模式。

六.五.三 靴子

T23N 的引导顺序由 boot_sel[0] 控制。配置如下：

表 6-9 T23N 的引导配置

boot_sel[0]	引导方式
0	MMC/SD 启动 @ MSC0 （MMC/SD）
1	SFC 引导 @ CS4 （SPI 引导）

NOTE

一. 当SFC启动失败时，bootrom中的程序将进入MSC0启动，Ifit在MSC0处从MMC/SD卡启动，其功能引脚MSC0_D0、MSC0_CLK、MSC0_CMD被初始化，启动程序从MMC/SD卡加载最大56KB的代码到缓存并跳转到它。

二. 当 MSC0 启动失败时，bootrom 中的程序将进入 MSC1 启动，即从 MSC1 的 MMC/SD 卡启动，其功能引脚MSC1_D0、MSC1_CLK MSC1_CMD被初始化，启动程序从 MMC/SD 卡加载最大 56KB 的代码到缓存并跳转到它。如果 MSC1 启动失败，请跳转到 USB 启动。

Confidential for 先锋电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

图 6-3 T23N 的启动顺序图



如boot sequence Ar图所示，reset后，内部boot ROM上的boot程序执行如下：

一. 禁用所有中断并读取 boot_sel[0] 以确定引导方法。

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

二. 有 26KB 备份读取失败，26KB 备份在第 128 页、第 256 页、第 1024 页将按顺序连续尝试。

三. 如果从 MSC0 的 MMC/SD 卡启动，其功能引脚 MSC0_D0、MSC0_CLK MSC0_CMD 被初始化，则启动程序会从 MMC/SD 卡加载最大 56KB 的代码进行缓存并跳转到该卡。

四. 如果是从 USB 启动，则会通过与主机 PC 连接的 USB 数据线接收到一段代码，并存储在缓存中。然后在 cache 中分支到此区域。

五. 如果是SFC的SPI NAND/NOR启动，其功能引脚SFC_CLK、SFC_CE、SFC_DR、SFC_DT、SFC_WP、SFC_HOLD被初始化，启动程序将最大56KB的代码从SPI NAND/NOR闪存加载到缓存中并跳转到它。

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

七 热特性

七.一 温度和热阻参数

温度和热阻参数如表 7-1、表 7-2 和表 7-3 所示。

表 7-1 运行环境参数

象征	参数	最小值	麦克斯	单位
环境温度	TA	待定	待定	°C

CAUTION

在正常工作条件下，芯片结温应小于或等于表 7-1 中正常工作的最高结温。

表 7-2 列出了对 T23N 结温的要求。

表 7-2 T23N 结温要求

包	最高结温 （ºC）
QFN88 系列	待定

表 7-3 列出了 T23N 的热阻参数。

表 7-3 热阻参数

参数	象征	最小值	类型	麦克斯	单位
结到环境的热阻	θJA	待定	待定	待定	摄氏度/瓦
结到板的热阻	θJB	待定	待定	待定	摄氏度/瓦
结到外壳的热阻	θJC	待定	待定	待定	摄氏度/瓦

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

八 接口计时

八.一 SFC 接口计时

八.一.一 传播延迟

传播延迟不会影响数据传输，当串行时钟具有低频时，它不会影响数据接收，如图 8-1 所示。

但是当 serial clock 以快速频率运行时，传播延迟会导致输入数据无法到达正确的 clock edge，那么采样点应该是可调的，如图 8-2 所示。

图 8-1 采样点（无延迟）



图 8-2 采样点（延迟）



八.一.二 AC 定时

Tsetup （tSLCH）、tHLOD （tCHSH）、tSH （tSHSL） 是可配置的。

图 8-3AC 时序



Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

八.二 以太网 MAC 端口计时

八.二.一 RMII 计时

图 8-4 显示了 RMII 的 10/100 Mbit/s RX 定时。

图 8-410/100 Mbit/s RMII 接收时序



图 8-5 显示了 RMII 的 10/100 Mbit/s TX 时序。

图 8-RMII 的 510/100 Mbit/s TX 时序



图 8-6 显示了 RMII 的时序参数。

图 8-6 RMII 的 Timing 参数



表 8-1 描述了 RMII 的 RMII 时序参数。

表8-1 RMII的时序参数

参数	象征	信号	最小值	麦克斯	单位
RMII 时钟周期	T	REF_CLK	20	20	夜行者
RMII 信号的建立时间	津（RX）	RXDV/RXD[1：0]	4	不适用	夜行者
RMII 信号保持时间	总谐波失真（RX）	RXDV/RXD[1：0]	2	不适用	夜行者

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

RMII 输出信号延迟	托德（TX）	TXEN/TXD[1：0]	3	16	夜行者

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

八.二.二 MDIO 接口计时

图 8-7 显示了 MDIO 接口的读取时序。

图8-7 MDIO接口读时序



图 8-8 显示了 MDIO 接口的写入时序。

图 8-8 MDIO 接口的写入时序



图 8-9 显示了 MDIO 接口的 RX 时序参数。

图 8-9 MDIO 接口的 RX 时序参数



MDIO 接口的时序参数如表 8-2 所示。

表8-2 MDIO接口时序参数说明

参数	象征	信号	最小值	麦克斯	单位
MDIO 时钟周期	T	MDC	400	400	夜行者
MDIO 输出信号延迟	托德（TX）	MDIO	0	300	夜行者

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

MDIO 信号的建立时间	津（RX）	MDIO	10	不适用	夜行者
MDIO 信号保持时间	总谐波失真（RX）	MDIO	10	不适用	夜行者

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

八.三 VI 接口时序

八.三.一 BT 计时

图 8-10 显示了 CMOS 模式下的 VI 接口时序。

图 8-10 CMOS 模式下的 VI 接口时序



表 8-3 介绍了 VI 接口时序参数。

表 8-3 VI 接口时序参数

参数	象征	最小值	类型	麦克斯	单位
视频输入时钟周期	Tclk	6.0	不适用	不适用	夜行者
输入信号设置时间	Tst	待定	不适用	不适用	夜行者
输入信号保持时间	THT	待定	不适用	不适用	夜行者

八.三.二 MIPI-CSI 计时

MIPI-CSI 时序参数如表 8-4 所示。

表 8-4 MIPI-CSI 时序参数

象征	描述	最小值	泰	麦克斯	单位
FMAX	数据速率	不适用	不适用	2	千兆字节/秒
T期	差分时钟周期	1	T	不适用	夜行者
TDUTY	差分时钟占空比	0.45 吨	不适用	0.55 吨	夜行者
TSET 系列	差分时钟建立时间	0.15 x 用户界面	不适用	不适用	夜行者
总谐波失真（THD）	差分时钟保持时间	0.15 x 用户界面	不适用	不适用	夜行者
特里斯	差分时钟上升时间（20%–80%）	0.15	不适用	不适用	夜行者

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

TFALL	差分时钟下降时间 （20%−80%）	不适用	不适用	0.3 x 用户界面	夜行者

NOTE

用户界面 = T/2

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

八.四 SMB 接口计时

图 8-11 显示了 SMB 传输计时。

图 8-11SMB 传输时序



SMB 接口的时序参数如表 8-5 所示。

表8-5 SMB接口时序参数

参数	象征	标准模式		快速模式		单位
		最小值	麦克斯	最小值	麦克斯	
串行时钟 （SCL） 频率	fSCL	0	100	0	400	千赫
开始保持时间	tHD;STA	4.0	不适用	0.6	不适用	微秒
SCL 低电平循环	低	4.7	不适用	1.3	不适用	微秒
SCL 高级循环	大腿	4.0	不适用	0.6	不适用	微秒
开始设置时间	tSU;STA	4.7	不适用	0.6	不适用	微秒
数据保持时间	tHD;DAT	0	3.45	0	0.9	微秒
数据设置时间	tSU;DAT	250	不适用	100	不适用	夜行者
串行数据 （SDA） 和 SCL 上升时间	tr	不适用	1000	20 + 0.1 倍 Cb	300	夜行者
SDA 和 SCL 下降时间	TF	不适用	300	20 + 0.1 倍 Cb	300	夜行者
结束设置时间	tSU;STO	4.0	不适用	0.6	不适用	微秒
从开始到结束的总线释放时间	tBUF	4.7	不适用	1.3	不适用	微秒
总线负载	CB	不适用	400	不适用	400	pF
低电平噪声容限	VnL	0.1 个 VDD	不适用	0.1 个 VDD	不适用	V

for 先锋电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

高水平噪声容限	VnH	0.2 x VDD	不适用	0.2 x VDD	不适用	V

八.五 SSI 计时

SSI 时序如图 8-12 所示。

图 8-12 SSI 时序

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.



SSI 时序参数如表 8-6 所示。

表 8-6 SSI 时序参数

参数	象征	最小	类型	麦克斯	单位	备注
SPI_CLK 循环时间	Tc	DEV_CLK/256	不适用	DEV_CLK/2	夜行者	取决于 Ctrl 注册
设置时间 SPI_DI	津	不适用	1/2 吨	不适用	夜行者	
保持时间 SPI_DI	Th	不适用	1/2 吨	不适用	夜行者	
延迟时间 SPI_DO	TD	0.1	不适用	0.7	夜行者	
延迟时间 SPI_CLK 有效	结核病	1/2 吨	不适用	4 吨	夜行者	取决于 Ctrl 注册
延迟时间 SPI_CS 无效	特	1/2 吨	不适用	4 吨	夜行者	取决于 Ctrl 注册

八.六 SDIO/MMC（MSC）接口时序

图 8-13 显示了 SD/MMC 接口的默认速度时序。

图8-13 SD/MMC接口默认速度时序

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.



速度模式	最大频率（MHz）/周期（ns）		最低输入保持时间	最低输入建立时间	最大卡的输出延迟
向后的传统 MMC 卡	26兆赫	38.5 纳秒	3纳秒	3纳秒	11.7纳秒
SD_SDR12	25兆赫	40 纳秒	5.0纳秒	5.0 纳秒	14 纳秒
识别模式	400 kHz	2.5 微秒	5.0纳秒	5.0 纳秒	50纳秒

图 8-14 显示了 SD/MMC 接口的高速时序。

图 8-14SD/MMC 接口的高速时序



Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.

SD/MMC 接口的高速模式时序参数如表 8-7 所示。

表8-7 SD/MMC接口时序参数

速度模式	最大频率（MHz）/周期（ns）		最短保持时间	最短设置时间	最大卡的输出延迟
MMC_HS	50兆赫	20 纳秒	3.0 纳秒	3.0 纳秒	13.7 纳秒
SD_SDR25	50兆赫	20 纳秒	2.0 纳秒	6.0纳秒	14 纳秒
SD_HS	50兆赫	20 纳秒	2.0 纳秒	6.0 纳秒	14 纳秒
识别模式	400 kHz	2.5 微秒	5.0纳秒	5.0 纳秒	50纳秒

Confidential for 先智电子

Copyright© 2005-2023Ingenic Semiconductor Co., Ltd. All rights reserved.