

1. Phân tích chức năng các tín hiệu Control

Các tín hiệu điều khiển của module này có thể được chia thành 3 nhóm chính:

Nhóm 1: Tương tác với bộ nhớ nội (Internal Memory Access) Nhóm này cho phép testbench đọc/ghi trực tiếp vào bộ nhớ RAM ảo (32 words) nằm bên trong module `axi_master_if`.

- **address_memory** (5-bit): Địa chỉ để trỏ vào 1 trong 32 ô nhớ của bộ nhớ nội khi testbench muốn đọc hoặc ghi dữ liệu.
- **DATA_MEMORY_i**: Dữ liệu từ testbench muốn ghi vào bộ nhớ nội.
- **WRITE_EN**: Cờ cho phép ghi dữ liệu (`DATA_MEMORY_i`) vào vị trí `address_memory` của bộ nhớ nội tại sườn lên của xung nhịp `ACLK_i`.
- **DATA_MEMORY_o**: Dữ liệu xuất ra từ bộ nhớ nội để testbench đọc.
- **READ_EN**: Cờ cho phép xuất dữ liệu ra chân `DATA_MEMORY_o`. Nếu bằng 1, dữ liệu tại `address_memory` sẽ được xuất ra, ngược lại sẽ xuất 0.

Nhóm 2: Cấu hình tham số giao dịch AXI (AXI Transaction Configuration) Nhóm này dùng để thiết lập các thông số cho một Burst transaction trên chuẩn AXI. **Lưu ý quan trọng:** Module này dùng chung các tín hiệu cấu hình `set_AR*` cho cả giao dịch Read và Write trên AXI.

- **set_addr_memory** (5-bit): Chỉ định địa chỉ bắt đầu (con trỏ) *trong bộ nhớ nội* mà giao dịch AXI sẽ dùng để lấy dữ liệu (khi AXI Write) hoặc lưu dữ liệu (khi AXI Read).
- **set_ARADDR_i**: Cấu hình địa chỉ đích/nguồn trên bus AXI (Dùng cho cả `m_ARADDR_o` và `m_AWADDR_o`).
- **set_ARBURST_i**: Cấu hình loại Burst (FIXED, INCR, WRAP) (Dùng chung cho AR và AW).
- **set_ARLEN_i**: Cấu hình độ dài Burst (số lượng data transfer trong 1 burst) (Dùng chung cho AR và AW).
- **set_ARSIZE_i**: Cấu hình kích thước của mỗi transfer (số byte) (Dùng chung cho AR và AW).

Nhóm 3: Kích hoạt giao dịch (Transaction Triggers)

- **ReadTrans_EN_i**: Xung kích hoạt (trigger) để máy trạng thái (FSM) chuyển từ IDLE sang trạng thái AR (bắt đầu chu trình AXI Read).
 - **WriteTrans_EN_i**: Xung kích hoạt (trigger) để máy trạng thái chuyển từ IDLE sang trạng thái AW (bắt đầu chu trình AXI Write).
-

2. Hướng dẫn sử dụng các tín hiệu để viết Testbench

Dựa vào máy trạng thái (FSM) và logic của module, bạn sẽ điều khiển các tín hiệu này theo các bước sau trong testbench:

Kịch bản 1: Thực hiện một giao dịch AXI Write (Master ghi dữ liệu ra Slave)

Mục tiêu là đẩy dữ liệu từ testbench vào bộ nhớ nội, sau đó ra lệnh cho Master tổng dữ liệu đó lên bus AXI.

1. Nạp dữ liệu vào bộ nhớ nội:

- Sử dụng vòng lặp trong testbench, đặt `address_memory` từ địa chỉ bắt đầu.
- Đưa dữ liệu vào `DATA_MEMORY_i` và bật cờ `WRITE_EN = 1` để ghi tuần tự các dữ liệu muốn gửi vào RAM nội. Sau khi ghi xong, kéo `WRITE_EN = 0`.

2. Cấu hình thông số AXI:

- Cài đặt địa chỉ AXI cần ghi tới qua chân `set_ARADDR_i`.
- Cài đặt `set_ARLEN_i`, `set_ARSIZE_i`, `set_ARBURST_i` tương ứng với giao dịch bạn muốn test.
- Cài đặt `set_addr_memory` bằng với địa chỉ của bộ nhớ nội mà bạn vừa nạp dữ liệu ở bước 1. Module sẽ tự động đọc từ RAM nội ra chân `m_WDATA_o` và tăng con trỏ lên qua mỗi nhịp `m_WVALID_o` && `m_WREADY_i`.

3. Kích hoạt Write:

- Bật tín hiệu `WriteTrans_EN_i = 1` trong ít nhất 1 chu kỳ xung nhịp.
- FSM sẽ tự động đi qua các trạng thái AW -> WDATA -> BRESP và tự động set cờ `m_WLAST_o` khi số lần truyền bằng với `set_ARLEN_i`.

Kịch bản 2: Thực hiện một giao dịch AXI Read (Master đọc dữ liệu từ Slave)

Mục tiêu là ra lệnh cho Master đọc dữ liệu từ bus AXI, lưu vào bộ nhớ nội, sau đó testbench sẽ đọc ra để kiểm tra.

1. Cấu hình thông số AXI:

- Cài đặt địa chỉ AXI cần đọc qua chân `set_ARADDR_i`.
- Cài đặt độ dài, kích thước và loại burst qua `set_ARLEN_i`, `set_ARSIZE_i`, `set_ARBURST_i`.
- Cài đặt `set_addr_memory` tới một vùng trống trong bộ nhớ nội để module lấy đó làm điểm bắt đầu lưu dữ liệu kéo về từ AXI.

2. Kích hoạt Read:

- Bật tín hiệu `ReadTrans_EN_i = 1` trong ít nhất 1 chu kỳ xung nhịp.
- FSM sẽ chạy từ `AR -> RDATA`. Mỗi khi có `m_RVALID_i && m_RREADY_o`, module sẽ lấy dữ liệu `m_RDATA_i` cất vào vùng nhớ `mem[mem_ptr]` và tự động tăng `mem_ptr` lên. Giao dịch kết thúc và FSM về `IDLE` khi tín hiệu `m_RLAST_i` từ Slave được kích hoạt.

3. Kiểm tra dữ liệu (Read back):

- Sau khi giao dịch AXI Read hoàn tất, trong testbench, bạn cài đặt `address_memory` tương ứng với các vị trí đã lưu.
- Bật cờ `READ_EN = 1`.
- Kiểm tra (assert) dữ liệu xuất ra tại chân `DATA_MEMORY_o` xem có đúng với kỳ vọng không.