
반도체집적공정 중간고사 대체 리포트

: P-type MOSFET 제작하기

과 목	반도체집적공정
전 공	신소재공학과
학 번	-
이 름	송민호


1. 주차별 실습 과제 수행 (Week 1~3 Exercises)
2. P-type MOSFET 공정 설계 및 구현
3. 주요 공정 구조 변화 시각화
4. 소자 특성 분석 (Transfer curve)
5. 공정 파라미터 최적화
6. Workbench

1. 주차별 실습 과제 수행 (Week 1~3 Exercises)

1-1. 1주차 Exercises


1) 소자 구조

n10, n16 구조를 그리고 Scalar 항목에서 'Net Active'를 선택
(Range: $-2e+17 \sim 4e+20$)



2) Graph Drawing

n42, n56 선택 후 두 개의 Graph Drawing



1-2. 2주차 Exercises

1) 구조 변화 시각화 (Net Active 기준)

SPRCESS command code

각 단계 사이에 tdr visualize code 추가하여 시각화

```
## visualize
struct tdr= songminho_n@node@_07_spacer_etch !Gas !interfaces
```

```
## step SD Implant
implant Phosphorus dose= @SD_Dose@ energy= 15
```

```
## visualize
struct tdr= songminho_n@node@_08_sd_Implant !Gas !interfaces
```

```
## step SD Anneal
diffuse time=1<s> temperature= 1000
```

```
## visualize
struct tdr= songminho_n@node@_09_sd_Anneal !Gas !interfaces
```

```
## step contactSD
deposit Aluminum type= anisotropic thickness= 0.05
mask name= contact left= @Lg@*1.2
```

```
## visualize
struct tdr= songminho_n@node@_010_AI_depo !Gas !interfaces

etch Aluminum type= anisotropic thickness= 0.1 mask= contact
```

```
## visualize
struct tdr= songminho_n@node@_011_AI_etch !Gas !interfaces
```



2) Device 특성

4개의 Parameter 기준으로

1. $L_g = 0.25, 0.5$ split 후(나머지는 그대로 유지)
transfer curve 그리고, V_{tgm} , I_d , SS , gm 값 나오게 화면 캡처.
2. $G_{ox} = 10, 20, 30$ split 후 transfer curve 그리고,
 V_{tgm} , I_d , SS , gm 값 나오게 화면 캡처.
3. $LDD = 5e+13, 1e+14, 5e+14$ split 후 transfer curve 그리고,
 V_{tgm} , I_d , SS , gm 값 나오게 화면 캡처.




1. $L_g = 0.25, 0.5$ split 후(나머지는 그대로 유지)
transfer curve 그리고, V_{tgm} , I_d , SS , gm 값 나오게 화면 캡처.
2. $G_{ox} = 10, 20, 30$ split 후 transfer curve 그리고,
 V_{tgm} , I_d , SS , gm 값 나오게 화면 캡처.
3. $LDD = 5e+13, 1e+14, 2e+14$ split 후 transfer curve 그리고,
 V_{tgm} , I_d , SS , gm 값 나오게 화면 캡처.

(수업 중 수정된 Parameter 기준 첨부)

$L_g = 0.25, 0.5$ split

		SPROCESS		SDEVICE		SYISUAL							
		Lg	NWell	GOxTime	LDD_Dose		Vd		tox	Vtgm	Id	SS	gm
1		[n3]: 0.25	[n4]: 1e+17	[n5]: 10	[n1]: 1e+14	[n8]: --	[n6]: 0.05	[n7]: --	0.0101	0.784	5.652e-05	85.907	4.163e-05
2							[n9]: 1	[n10]: --	0.0101	0.997	3.333e-04	85.210	2.217e-04
3	[n2]: --						[n16]: 0.05	[n17]: --	0.0101	0.863	2.756e-05	85.695	2.035e-05
4		[n11]: 0.5	[n12]: 1e+17	[n13]: 10	[n14]: 1e+14	[n15]: --	[n18]: 1	[n19]: --	0.0101	1.217	2.165e-04	82.634	1.687e-04


transfer curve



Gox = 10, 20, 30 split

													
		Lg	NWell	GOxTime	LDD_Dose		Vd		tox	Vtgm	Id	SS	gm
1				[n5]: 10	[n1]: 1e+14	[n8]: --	[n6]: 0.05	[n7]: --	0.0101	0.784	5.652e-05	85.907	4.163e-05
2							[n9]: 1	[n10]: --	0.0101	0.997	3.333e-04	85.210	2.217e-04
3							[n23]: 0.05	[n24]: --	0.0154	0.909	4.005e-05	98.843	2.890e-05
4	[n2]: --	[n3]: 0.25	[n4]: 1e+17	[n20]: 20	[n21]: 1e+14	[n22]: --	[n25]: 1	[n26]: --	0.0154	1.096	2.123e-04	98.704	1.511e-04
5				[n27]: 30	[n28]: 1e+14	[n29]: --	[n30]: 0.05	[n31]: --	0.0196	1.000	3.203e-05	109.238	2.352e-05
6							[n32]: 1	[n33]: --	0.0196	1.155	1.617e-04	109.843	1.203e-04


transfer curve



LDD = 5e+13, 1e+14, 2e+14

 SPROCESS					 SDEVICE		 SYMBOL						
		Lg	NWell	GoxTime	LDD_Dose		Vd		tox	Vtgm	Id	SS	gm
1	[n2]: --	[n3]: 0.25	[n4]: 1e+17	[n5]: 10	[n1]: 5e+13	[n8]: --	[n6]: 0.05	[n7]: --	0.0101	0.790	5.375e-05	85.664	4.025e-05
2					[n9]: 1	[n10]: --	0.0101	1.013	3.251e-04	84.395	2.187e-04		
3					[n36]: 0.05	[n37]: --	0.0101	0.784	5.652e-05	85.907	4.163e-05		
4					[n38]: 1	[n39]: --	0.0101	0.997	3.333e-04	85.210	2.217e-04		
5					[n42]: 0.05	[n43]: --	0.0101	0.781	5.888e-05	86.255	4.206e-05		
6					[n40]: 2e+14	[n41]: --	[n44]: 1	[n45]: --	0.0101	0.996	3.368e-04	85.796	2.240e-04

transfer curve



1-3. 3주차 Exercises

1) 하기의 Ref. 조건 대비 Id, SS, Ioff가 가장 개선된 조건 확보
(Ioff: $V_g=0\sim0.05V$, $V_d=1V$ 일 때 Id, $L_g=250nm$, Gox Time=10 Fix)

Ioff 값을 포함한 초기 조건

		Lg	NWell	GoxTime	LDD_Dose		Vd		tox	Vtgm	Id	off	SS	gm
1	--	0.25	1e+17	10	1e+14	--	0.05	--	0.0101	0.784	5.652e-05	2.213e-15	85.907	4.163e-05
2	--						1	--	0.0101	0.997	3.333e-04	1.706e-14	85.210	2.217e-04


$V_d=1V$ 기준으로 최적의 소자를 찾음

NWell $\sim 1e+17$

LDD B $1e+12\sim 5e+13$, LDD_E 15

S/D B $1e+14\sim 5e+14$, SD_E 5~8 라는 초기 조건을 설정하여
1e 단위로 최적 소자 분석 (약 1000가지 이상의 경우의 수 실행)


(실제 분석 과정-Ref.기준 대비 가장 개선된 값 선정, X축: Ion/Ioff, Y축: SS)



LDD_E 및 SD_E의 경우 10~30 / 5~15 범위에 대한 시뮬레이션 결과
LDD_E=15, SD_E=7일 때의 소자 값이 가장 개선되었음


NWell: $8.5e+16\sim 1e+17$ 구간, LDD_Dose: $6.3e+12\sim 6.7e+12$ 구간, SD_Dose: $5e+14$
에서 가장 좋은 성능을 나타냄.

NWell의 경우 $8.5e16/8.7/9/9.3/9.5/9.8/1e17$, LDD_Dose의 경우 $6.3/6.4/6.5/6.6/6.7$
로 시뮬레이션을 진행한 결과 가장 최적의 소자 6가지를 도출함



이때의 LDD_Dose값이 모두 6.5e+12이기 때문에 최적의 LDD_Dose값을 6.5e+12로 정함.

최종적으로 NWell 농도를 세분화하여 마지막 시뮬레이션 진행 결과




단순 개선율 합계만으로 최적의 소자를 정한다면

		Lg	NWell	GOxTime	LDD_Dose	SD_Dose		Vd		tox	Vtgm	ld	loff	SS	gm
1	--	0.25	1e+17	10	6.5+12	5e+14	--	1	--	0.0101	1.086	2.511e-04	4.059e-16	82.953	1.779e-04



Lg=0.25, NWell=1e+17, GOxTime=10, LDD_Dose=6.5e+12, SD_Dose=5e+14
LDD_E=15, SD_E=7, Vd=1, tox=0.0101, Vtgm=1.086, gm=1.779e-04
ld=2.511e-04, loff=4.059e-16, lon/loff=6.186e+11, SS=82.953일 때의 결과를
최적의 소자로 정할 수 있다.

lon/loff Ratio 성능을 기존 대비 3000%이상 개선하면서 SS또한 우수하게 유지한 최적점을 찾을 수 있었다.

2) S/D Dose를 $1e+15$, $2e+15$ split 후 $V_d=1V$ 에서 Transfer curve 그리기



3) S-Device Editor를 사용해서 연습 후 MOS 구조 제출



2. P-type MOSFET 공정 설계 및 구현

1) 기판 도핑 타입 변경

변경 전 (NMOS) → 변경 후 (PMOS)

```
## step Init
init concentration= @NWell@ field= Boron slice.angle= 180 !DelayFullD

## step Init
init concentration= @NWell@ field= Phosphorus slice.angle= 180 !DelayFullD
```

A blue arrow points from the 'Boron' text in the first code block to the 'Phosphorus' text in the second code block, indicating a substitution or change in the doping material.

NMOS 소자는 p형 기판 (Boron 도핑) 위에 형성되며, 게이트 전압 인가 시 기판 표면에 있는 전자(e-)가 반전층을 형성해 동작한다.

반면 PMOS 소자는 n형 기판 (NWell, Phosphorus 도핑) 위에 형성되어야 하며, 음의 게이트 전압 인가 시 정공(hole) 반전층이 채널을 형성한다.


기판의 도핑 물질을 Boron(p형)에서 Phosphorus(n형)로 교체함으로써 PMOS 동작에 필요한 n형 기판 환경을 구성하였다.

2) LDD 도핑

변경 전 (NMOS) → 변경 후 (PMOS)

```
## step LDD implant
implant Arsenic dose= @LDD_Dose@ energy= 30

## step LDD implant
implant Boron dose= @LDD_Dose@ energy= @LDD_E@
```

Two blue arrows point from the first code block to the second. One arrow points from 'Arsenic' to 'Boron', and the other points from '30' to '@LDD_E@', indicating substitutions in the LDD implantation step.

NMOS의 LDD는 n형 Arsenic으로 n⁻ 영역을 형성한다.

PMOS에서는 Source/Drain이 p형이므로 p형 Boron으로 p⁻ 영역을 형성해야 한다.

Boron은 Arsenic보다 원자량이 훨씬 작아 동일 에너지에서 더 깊이 주입되므로, 고정 에너지(30keV)를 변수(@LDD_E@)로 바꿔 최적 주입 깊이를 탐색할 수 있도록 하였다.

3) Source, Drain 도핑

변경 전 (NMOS) → 변경 후 (PMOS)

```
## step SD Implant  
implant Phosphorus dose= 1e+15 energy= 15  
↓  
## step SD Implant  
implant Boron dose= @SD_Dose@ energy= @SD_E@
```

PMOS의 Source/Drain은 p⁺ 영역이어야 정공을 채널로 공급·수집할 수 있다.
n형 Phosphorus를 p형 Boron으로 교체했다.

고정값(dose=1e+15, energy=15keV)으로 설정된 것을 변수(@SD_Dose@, @SD_E@)
로 변경하여 파라미터 최적화가 가능하도록 수정했다.

4) RTA Anneal 시간 변수화

변경 전 (NMOS) → 변경 후 (PMOS)

```
## step SD Anneal  
diffuse time=1<s> temperature= 1000  
↓  
## step SD Anneal  
diffuse time=@RTA@<s> temperature= 1000
```

온도(1000°C)는 동일하게 유지하고 시간을 고정값(1s)에서 변수(@RTA@)로 변경하였다.

Boron은 Phosphorus·Arsenic보다 확산 계수가 크기 때문에 Anneal 시간이 길어지면
과확산 가능성이 존재한다. 따라서 Anneal 시간을 변수로 설정하였다.

5) 게이트 전압

변경 전 (NMOS) → 변경 후 (PMOS)

```
*- Vg sweep
NewCurrentPrefix="IdVg_"
Quasistationary(
  DoZero
  InitialStep= 0.01 Increment= 1.5
  MinStep= 1e-5 MaxStep= 0.05
  Goal { Name="gate" Voltage=2.5 }
){ Coupled {Poisson Electron Hole} }
}
```



```
*- Vg sweep
NewCurrentPrefix="IdVg_"
Quasistationary(
  DoZero
  InitialStep= 0.01 Increment= 1.5
  MinStep= 1e-5 MaxStep= 0.05
  Goal { Name="gate" Voltage=-2.5 }
){ Coupled {Poisson Electron Hole} }
}
```

NMOS는 양의 게이트 전압($0 \rightarrow +2.5\text{V}$)을 인가하면 p형 기판 표면에 전자 반전층이 형성되어 채널이 열린다.

PMOS는 n형 기판(NWell) 위에 형성되므로, 음의 게이트 전압($0 \rightarrow -2.5\text{V}$)을 인가해야 표면에 정공 반전층이 형성되어 채널이 열린다.


PMOS의 문턱전압(V_{th})은 음수이다.

$V_g < V_{th}$ 조건에서 소자가 켜지는 Enhancement mode로 동작하기 때문에, 게이트 동작에서 V_g 를 양전압($0 \sim 2.5\text{V}$)에서 음전압($0 \sim -2.5\text{V}$)로 변경하였다.

3. 주요 공정 구조 변화

PMOS 소자를 제작하는 과정에서 각 주요 공정 단계 후의 구조 변화를 tdr 구조 시각화를 통해 확인하였다. 각 공정 단계마다 시각화 명령어를 삽입하여 NetDoping 분포를 기준으로 구조 변화를 시각적으로 분석하였으며, 주요 Before/After 비교를 통해 공정의 효과를 직관적으로 확인하였다.

① 실리콘 기판 형성 (Initialize)



```
line x location= 0 spacing= 0.01 tag= top
line x location= 0.15 spacing= 0.02
line x location= 1.0 spacing= 0.2 tag= bottom

line y location= 0.0 spacing= 0.1*Lg@ tag= left
line y location= 0.5*Lg@ spacing= 0.05*Lg@ tag= right
line y location= 2*Lg@ spacing= @Lg@ tag= right

region Silicon xlo= top xhi= bottom ylo= left yhi= right

## step Init
init concentration= @NWell@ field= Phosphorus slice.angle= 180 !DelayFullD


## visualize
struct tdr= songminho_n@node@_01_initialize !Gas !interfaces

## turn off 3-stream diffusion for speed.
pdbSet Silicon Dopant DiffModel ChargedFermi
```

Phosphorus를 도핑해 NWell n형 실리콘 기판 형성

PMOS의 NWell 설정을 위해 Phosphorus를 균일 농도로 기판 전체에 도핑

② 게이트 산화막 형성 (Gate Oxidation)





```
## step Gate Oxidation
pdbSet Oxide Grid perp.add.dist 0.01e-4
diffuse time= @GOxTime@ temperature= 950 02

## visualize
struct tdr= songminho_n@node@_02_gate_oxidation !Gas !interfaces

## step extract tox
set oxidelayer [lindex [layers y=0 Oxide] 1]
puts "DOE: tox [format %.4f [expr [lindex $oxidelayer 1] - [lindex $oxidelayer 0]]]"
```

GOxTime=10, 950°C O₂ 환경에서 열산화 공정을 수행, 게이트 산화막(SiO₂) 형성
기판 상단 얇은 산화막 층 형성 (산화막: 게이트 전극-채널 사이 절연층 역할을 함)

③ Poly 증착 → 식각



```
## step Deposit poly
deposit PolySilicon type= anisotropic thickness= 0.1

## visualize
struct tdr= songminho_n@node@_03_depo_poly !Gas !interfaces

## step Poly Mask
mask name= poly left=-@Lg/2 right= @Lg/2

## step Etch Poly
etch PolySilicon type= anisotropic thickness= 0.12 mask= poly
etch Oxide type= anisotropic thickness= 0.02



## visualize
struct tdr= songminho_n@node@_04_etch_poly !Gas !interfaces
```

Poly Silicon, 0.1μm 두께로 증착 (Before)

Mask(left=-Lg/2, right=Lg/2) 게이트 영역(Lg=0.25μm)만 남기고 식각 (After)

이를 통해 Gate 전극 패터닝 완료, LDD 및 S/D Implant 기준 구조 형성

④ LDD Implant



```
## step LDD implant
implant Boron dose= @LDD_Dose@ energy= @LDD_E@

## visualize
struct tdr= songminho_n@node@_05_ldd_implant !Gas !interfaces
```

Poly 식각(Before) → Boron 주입, 게이트 양측에 p⁻ LDD 영역 형성 (After)



SimpleMOS Arsenic(n형) → Boron(p형)

PMOS에 적합한 p형 LDD 구성

Boron (Dose: $1 \times 10^{12} \text{cm}^{-2}$, Energy: 3keV)

LDD 구조를 통해 Drain 근방 전계 완화, Hot Carrier Effect 억제

⑤ Spacer 증착 → 식각



```
## step Spacer formation
deposit Nitride type= isotropic thickness= 0.3*@Lg@

## visualize
struct tdr= songminho_n@node@_06_spacer_depo !Gas !interfaces

etch Nitride type= anisotropic thickness= 0.35*@Lg@
## visualize
struct tdr= songminho_n@node@_07_spacer_etch !Gas !interfaces
```



Nitride를 등방성으로 전면 증착 (Before) →

이방성 식각으로 Gate 옆쪽에만 Spacer 생성 (After)

Spacer 통해서 S/D Implant 시 채널과 거리 확보

LDD 영역 보호 및 Short Channel Effect 억제

⑥ SD Implant → Anneal



```
## step SD Implant
implant Boron dose= @SD_Dose@ energy= @SD_E@

## visualize
struct tdr= songminho_n@node@_08_sd_Implant !Gas !interfaces

## step SD Anneal
diffuse time=@RTA@<s> temperature= 1000

## visualize
struct tdr= songminho_n@node@_09_sd_Anneal !Gas !interfaces
```



Spacer 외측에 Boron 고농도 주입 (Dose: $6 \times 10^{15} \text{cm}^{-2}$, Energy: 1keV)

SD Implant로 p⁺ S/D 형성 (Before) → RTA Anneal로 활성화 (After)

Anneal 이후 Boron의 높은 확산성 - S/D 영역이 채널 방향으로 소량 확산

→ RTA 시간을 변수(@RTA@)로 최적화 (1s)

⑦ AI 증착 → 식각



```
## step contactSD
deposit Aluminum type= anisotropic thickness= 0.05

## visualize
struct tdr= songminho_n@node@_10_AI_depo !Gas !interfaces

mask name= contact left= @Lg*1.2
etch Aluminum type= anisotropic thickness= 0.1 mask= contact


## visualize
struct tdr= songminho_n@node@_11_AI_etch !Gas !interfaces
```

Al을 0.05 μ m 두께로 전면 증착 (Before) →

contact mask(left=Lg $\times$ 1.2) 적용, S/D contact 영역만 남기고 이방성 식각 (After)

Source/Drain 전극과의 Ohmic Contact 형성

⑧ 최종 소자 구조 (Reflect)




```
## step Reflect
transform reflect left

## visualize
struct tdr= songminho_n@node@_12_reflect !Gas !interfaces
```


좌우 대칭 Reflect, PMOS 소자 구조 완성

공정 구조 변화 요약



4. 소자 특성 분석 (Transfer Curve)

$V_d = -1.0V$



이번 보고서에서 PMOS 특성상 전류와 전압 값은 음수(-)이나, 그래프의 가독성(로그 스케일 표현)과 비교의 용이성을 고려하여 절댓값으로 표기함.

소자 최적화 결과 I-V Transfer Curve

$L_g = 0.25$, $G_{ox} \text{ Time} = 10$, $N_{Well} = 1e+17$

$LDD_Dose = 1e+12$, $LDD_E = 3$, $SD_Dose = 6e+15$, $SD_E = 1$, $RTA = 1$

$V_d = -1.0$, $tox = 0.0101$, $V_{tgm} = -1.173$, $I_{on} = 1.120e-4$, $I_{off} = 1.707e-16$, $SS = 83.677$

5. 공정 파라미터 최적화

$L_g=0.25$, $GOxTime=10$ 을 고정한 상태에서 다양한 공정 파라미터에 따른 특성을 조사하여, 주어진 전압 범위(V_g : 0~-2.5V, V_d : -0.05 and -1.0V)에서 최선의 V_{th} (Enhancement mode 구현), 최소의 I_{off} , 최대의 I_{on} , 최소의 SS를 구현하고자 한다.

실습 가이드라인

✓ PMOS 제작 Target

1. $I_D (=I_{max}) @V_g=-2.5V > 1e-5 A/\mu m$
2. Subthreshold Swing < 100
3. $I_{off} (=I_{min}) @V_g=0V < 1e-14 A/\mu m$

✓ PMOS 제작 관련 Hint ($L_g=0.25$, $GOxTime=10$, Nwell Phosphorus $1e+17$ 고정)

1. LDD Dose $< 1e+14$, Energy $< 10keV$
2. S/D $> 5e+15$, Energy $< 10keV$
3. RTA 1000C $< 10s$

이를 기반으로 최적화 대상 변수를 정리하면

LDD_Dose / LDD_E / SD_Dose / SD_E / RTA 총 5개의 변수가 존재한다.

5-1 최적화 전략 설정

목적: $L_g=0.25$, $GoxTime=10$, $NWell=1e+17$ 로 고정된 환경에서 PMOS의 주요 타겟 (V_{th} , I_{on} , I_{off} , SS) 성능을 동시에 만족하는 최적의 공정 조건 도출

총 5개의 변수 중 LDD_Dose를 최우선 변수로 선택하여 진행하였다.

그 이유는 먼저 $L_g=0.25$ 로 고정된 상황에서 가장 까다로운 타겟 조건인 SS와 I_{off} 조건을 만족하기 위해서 LDD_Dose를 선택하였다. LDD_E와 SD_E를 가이드라인 내 중간 수치에 해당하는 5keV로 고정한 뒤 진행하였는데, 이는 게이트의 채널 조절력을 극대화하여 SS특성을 선제적으로 확보하기 위함이다. LDD 농도 조절을 통해 기본적인 소자 동작과 누설 전류를 제어한 뒤, 이후 단계에서 SD_Dose와 RTA 조절을 통해 다른 변수를 조절하는 것이 공학적으로 타당한 순서라고 판단하였다.


$V_d=-1.0V$ 기준 → 소자의 최대 성능 I_{on} 을 확인하고, I_{off} 가 가장 심한 조건에서 가이드라인을 통과하는지 검증하기 위해 설정

LDD_Dose

가이드라인(LDD_Dose < 1e+14)을 충족하면서, 소자 구동 성능과 저전력 특성 간 최적의 균형점을 찾기 위해 1e+12부터 7e+13까지 조건을 설정해 진행

1e+11 이하의 극저농도 조건에서는 이온 주입 공정의 제어성이 떨어지고 실제 소자 구동 신뢰성이 저하될 우려가 있기 때문에 1e+12까지만 조건을 설정함


LDD_Dose	Ion	Ioff	Ion/Ioff	SS
1.00E+12	1.46E-04	2.06E-15	7.06E+10	84.163
5.00E+12	1.49E-04	2.87E-15	5.19E+10	84.608
7.00E+12	1.50E-04	3.38E-15	4.45E+10	84.859
1.00E+13	1.52E-04	4.25E-15	3.59E+10	85.207
5.00E+13	1.67E-04	3.04E-14	5.47E+09	89.015
7.00E+13	1.71E-04	6.04E-14	2.83E+09	90.383
기준	1.00E-05	1.00E-14	1.00E+09	100.000



LDD_Dose가 1e+12일 때의 조건이 가장 최적의 공정 성능임


LDD_E

LDD_E	lon	loff	lon/loff	SS
3.00	1.45E-04	1.99E-15	7.30E+10	84.175
5.00	1.46E-04	2.06E-15	7.06E+10	84.163
7.00	1.46E-04	2.12E-15	6.88E+10	84.143
기준	1.00E-05	1.00E-14	1.00E+09	100.000



LDD_E의 경우 작을수록 더 좋은 성능을 나타냈다. 1, 2, 3으로 가장 최적의 LDD_E 조건을 찾기 위해 다시 시뮬레이션했다.

LDD_E	lon	loff	lon/loff	SS
1	1.452E-04	1.965E-15	7.39E+10	84.180
2	1.453E-04	1.981E-15	7.33E+10	84.183
3	1.454E-04	1.991E-15	7.30E+10	84.175




LDD Energy를 1 keV에서 3 keV까지 가변한 결과 3일 때 가장 SS값이 우수하게 나타났다. 1과 2 대비 Ion/Ioff 비율은 미세하게 낮으나 단채널 효과를 억제하면서 게이트의 채널 제어력을 극대화할 수 있는 최적의 접합 깊이를 형성했기 때문에 3keV조건이 가장 우수하다고 판단했다.

SD_Dose

SD_Dose는 5e+15보다 큰 구간인 6e+15 ~ 1e+16범위를 설정해 진행하였다.


SD_Dose	Ion	Ioff	Ion/Ioff	SS
6.00E+15	1.357E-04	6.946E-16	1.95E+11	83.405
7.00E+15	1.378E-04	8.324E-16	1.66E+11	83.497
9.00E+15	1.428E-04	1.448E-15	9.86E+10	83.892
1.00E+16	1.454E-04	1.991E-15	7.30E+10	84.175
기준	1.00E-05	1.00E-14	1.00E+09	100.000



SD_Dose가 증가할수록 Ion은 미세하게 증가하였으나 동시에 Ioff값과 SS값 또한 상승해 소자의 단채널 효과가 심화되는 경향이 나타났다. 이에 따라 Ref조건에서 가장 성능이 향상된 6e+15조건을 최적의 데이터로 선정하였다.


SD_E

SD_E	lon	loff	lon/loff	SS
3	1.233E-04	2.624E-16	4.70E+11	83.402
5	1.357E-04	6.946E-16	1.95E+11	83.405
7	1.435E-04	1.700E-15	8.44E+10	83.726
기준	1.00E-05	1.00E-14	1.00E+09	100.000



SD_E의 경우 작을수록 더 좋은 성능을 나타냈다. 1, 2, 3으로 가장 최적의 LDD_E조건을 찾기 위해 다시 시뮬레이션했다.


SD_E	lon	loff	lon/loff	SS
1	1.198E-04	2.179E-16	5.50E+11	83.614
2	1.301E-04	4.051E-16	3.21E+11	83.629
3	1.233E-04	2.624E-16	4.70E+11	83.402
기준	1.00E-05	1.00E-14	1.00E+09	100.000



2차 시뮬레이션 결과, 에너지가 낮아질수록 접합 깊이가 얕아지며 단채널 효과가 억제되는 경향을 보인다. 특히 1keV조건에서 실험군 중 가장 낮은 누설 전류가 기록되어 가장 높은 Ion/Ioff 비율을 확보할 수 있었다. SS값 또한 3keV 조건과 큰 차이가 없는 우수한 수치를 유지하고 있기 때문에 저전력 특성과 스위칭 효율을 모두 고려했을 때 1keV를 최적의 SD_E 주입 에너지로 선정하였다.

RTA

RTA	Ion	Ioff	Ion/Ioff	SS
1	1.120E-04	1.707E-16	6.561E+11	83.677
3	1.179E-04	2.035E-16	5.794E+11	83.574
5	1.198E-04	2.179E-16	5.498E+11	83.614
7	1.215E-04	2.354E-16	5.161E+11	83.680
9	1.230E-04	2.544E-16	4.835E+11	83.736
기준	1.00E-05	1.00E-14	1.00E+09	100.000



RTA 공정 시간을 1초에서 9초까지 가변하며 최적의 어닐링 조건을 분석하였다. 실험 결과, 시간이 짧을수록 도펀트의 과도한 확산이 억제되어 Ion/Ioff 특성이 선형적으로 개선되는 것을 확인할 수 있었다. 특히 1초 조건에서 가장 우수한 누설 전류 억제력과 최고의 전류 비를 확보할 수 있었다. 소자의 신뢰성과 저전력 특성을 최우선으로 고려하여 1초를 최종 최적 조건으로 선정하였다.

5.2 최선의 소자 조건

Lg=0.25, NWell=1e+17, GoxTime=10, LDD_Dose=1e+12, LDD_E=3

SD_Dose=6e+15, SD_E=1, RTA=1을 도출하였다.

이 조건에서 lon=1.120e-4, loff=1.707e-16, SS=83.677으로 3가지 조건 모두 제작 가이드라인 Target 범위를 상회하는 결과를 얻었다.

최적화 전략 요약


LDD 및 SD Dose의 정밀 조절: Dose 증가에 따른 lon 향상과 loff간의 관계를 분석하였다.

Energy 최적화: 이온 주입 에너지가 소자의 접합 깊이에 미치는 영향을 확인할 수 있었다. 에너지를 3 수준으로 최적화하여 SS값을 83.677 수준으로 낮춰 스위칭 특성을 극대화하였다.

RTA 최소화: 열처리시간 RTA가 길어질수록 도펀트 측면 확산으로 인해 누설 전류가 증가함을 확인하였다. RTA시간을 1로 최소화하여 확산을 극단적으로 억제하였고, 이를 통해 최선의 소자 조건을 얻을 수 있었다.

본 과정들을 통해 반도체 설계에서 lon과 loff 사이의 Trade-off관계를 이해할 수 있었다. 단순히 개별 변수만을 조정하는 것이 아니라 dose-energy-rta사이의 상호작용을 통합적으로 고려한 시뮬레이션을 통해 최적의 소자를 도출하는 과정에서 공학적 분석 역량을 기를 수 있었다.

결과적으로 제시된 target 조건 ($l_d > 1e-5$, $SS < 100$, $loff < 1e-14$)를 모두 안정적으로 만족하는 최종 소자를 완성할 수 있었다.



Vd=-1.0, tox=0.0101, Vtgm=-1.173, lon=1.120e-4, loff=1.707e-16, SS=83.677

	lon	loff	lon/loff	SS
최적 소자	1.120E-04	1.707E-16	6.561E+11	83.677
기준	1.00E-05	1.00E-14	1.00E+09	100.000

6. Workbench

6.1 SPROCESS

```
#header
```

```
#endheader
```

```
line x location= 0    spacing= 0.01 tag= top
```

```
line x location= 0.15 spacing= 0.02
```

```
line x location= 1.0 spacing= 0.2 tag= bottom
```

```
line y location= 0.0    spacing= 0.1*@Lg@ tag= left
```

```
line y location= 0.5*@Lg@ spacing= 0.05*@Lg@
```

```
line y location= 2*@Lg@ spacing= @Lg@ tag= right
```

```
region Silicon xlo= top xhi= bottom ylo= left yhi= right
```

```
## step Init
```

```
init concentration= @NWell@ field= Phosphorus slice.angle= 180 !DelayFullD
```

```
## visualize
```

```
struct tdr= songminho_n@node@_01_Initialize !Gas !interfaces
```

```
## turn off 3-stream diffusion for speed.
```

```
pdbSet Silicon Dopant DiffModel ChargedFermi
```

```
## step Gate Oxidation
```

```
pdbSet Oxide Grid perp.add.dist 0.01e-4
```

```
diffuse time= @GOxTime@ temperature= 950 O2
```

```
## visualize
```

```
struct tdr= songminho_n@node@_02_gate_oxidation !Gas !interfaces
```

```
## step extract_tox
```

```
set oxidelayer [lindex [layers y=0 Oxide] 1]
```

```
puts "DOE: tox [format %.4f [expr [lindex $oxidelayer 1] - [lindex $oxidelayer
```

0]]]"

step Deposit poly

deposit PolySilicon type= anisotropic thickness= 0.1

visualize

struct tdr= songminho_n@node@_03_depo_poly !Gas !interfaces

step Poly Mask

mask name= poly left=-@Lg@/2 right= @Lg@/2

step Etch Poly

etch PolySilicon type= anisotropic thickness= 0.12 mask= poly

etch Oxide type= anisotropic thickness= 0.02

visualize

struct tdr= songminho_n@node@_04_etch_poly !Gas !interfaces

step LDD implant

implant Boron dose= @LDD_Dose@ energy= @LDD_E@

visualize

struct tdr= songminho_n@node@_05_ldd_implant !Gas !interfaces

step Spacer formation

deposit Nitride type= isotropic thickness= 0.3*@Lg@

visualize

struct tdr= songminho_n@node@_06_spacer_depo !Gas !interfaces

etch Nitride type= anisotropic thickness= 0.35*@Lg@

visualize

struct tdr= songminho_n@node@_07_spacer_etch !Gas !interfaces

step SD Implant

implant Boron dose= @SD_Dose@ energy= @SD_E@

```

## visualize
struct tdr= songminho_n@node@_08_sd_Implant !Gas !interfaces

## step SD Anneal
diffuse time=@RTA@<s> temperature= 1000

## visualize
struct tdr= songminho_n@node@_09_sd_Anneal !Gas !interfaces

## step contactSD
deposit Aluminum type= anisotropic thickness= 0.05

## visualize
struct tdr= songminho_n@node@_10_Al_depo !Gas !interfaces

mask name= contact left= @Lg@*1.2
etch Aluminum type= anisotropic thickness= 0.1 mask= contact

## visualize
struct tdr= songminho_n@node@_11_Al_etch !Gas !interfaces

## step Reflect
transform reflect left

## visualize
struct tdr= songminho_n@node@_12_reflect !Gas !interfaces

contact name= substrate bottom
contact name= source point y= -@Lg@*1.5 x= -0.010 replace
contact name= drain point y= @Lg@*1.5 x= -0.010 replace
contact name= gate point y= 0 x= -0.050

## step save
struct tdr= n@node@ !Gas !interfaces

```

6.2 SDEVICE

```
File {
    * input files:
    Grid=    "@tdr@"
    * output files:
    Plot=    "@tdrdat@"
    Current="@plot@"
    Output=  "@log@"
}

Electrode {
    { Name="source"    Voltage= 0.0 }
    { Name="drain"     Voltage= 0.0 }
    { Name="gate"      Voltage= 0.0 }
    { Name="substrate" Voltage= 0.0 }
}

Physics{
    EffectiveIntrinsicDensity( OldSlotboom )
}

Physics(Material="Silicon"){
    Mobility(
        PhuMob
        HighFieldSaturation
        Enormal
    )
    Recombination(
        SRH( DopingDependence )
    )
}

Math {
    Extrapolate
    Iterations= 20
    ExitOnFailure
}
```

}

Solve {

*- Creating initial guess:

Coupled(Iterations= 100){ Poisson }

Coupled {Poisson Electron Hole}

*- Ramp to drain to Vd

Quasistationary(

InitialStep= 0.1 Increment= 1.5

MinStep= 1e-5 MaxStep= 1

Goal { Name="drain" Voltage=@Vd@ }

{ Coupled {Poisson Electron Hole} }

*- Vg sweep

NewCurrentPrefix="IdVg_"

Quasistationary(

DoZero

InitialStep= 0.01 Increment= 1.5

MinStep= 1e-5 MaxStep= 0.05

Goal { Name="gate" Voltage= -2.5 }

{ Coupled {Poisson Electron Hole} }

}

6.3 SVISUAL

```
#setdep @node|sdevice@
```

```
set n @node|sdevice@
```

```
# determine sdevice node status
```

```
set status @[gproject::GetNodeStatus @node|sdevice@]@
```

```
# Create plot if it does not exist and set properties
```

```
if {[length [list_plots Plot_1D]]==0} {
```

```
    create_plot -1d -name Plot_1D
```

```
    select_plots Plot_1D
```

```
    set_plot_prop -hide_title -show_legend
```

```
    set_axis_prop -title_font_size 16 -scale_font_size 14
```

```
    set_axis_prop -axis x -title "Gate Voltage (V)" -type linear
```

```
    set_axis_prop -axis y -title "Drain Current (A/<greek>m</greek>m)" -type log
```

```
    set_legend_prop -label_font_size 14 -location bottom_right
```

```
}
```

```
# Load and create IV curve
```

```
load_file @[relpath IdVg_n@node|sdevice@_des.plt]@ -name PLT($n)
```

```
create_curve -name IdVg($n) -dataset PLT($n) W
```

```
    -axisX "gate InnerVoltage" -axisY "drain TotalCurrent"
```

```
# Extract curve parameters only when sdevice node has status done
```

```
if { $status == "done" } {
```

```
    load_library extract
```

```
    set Vgs [get_variable_data "gate OuterVoltage" -dataset PLT($n)]
```

```
    set Ids [get_variable_data "drain TotalCurrent" -dataset PLT($n)]
```

```
    ext::ExtractVtgm out=Vtgm name=Vtgm v= $Vgs i= $Ids
```

```
    ext::ExtractExtremum out=Id name=Id x= $Vgs y= $Ids type=min
```

```
    ext::ExtractExtremum out=loff name=loff x= $Vgs y= $Ids type=max
```

```
    ##ext::ExtractSS out=SS name=SS v= $Vgs i= $Ids vo= 0.01
```

```
    ext::ExtractSS out=SS name=SS v= $Vgs i= $Ids vo= [expr
```

```
$Vtgm/3.0]
```

```
    ext::ExtractGm out=gM name=gM v= $Vgs i= $Ids
```

```
}
```

```

# set curve properties only if script is called through run visualizer button
if {[info exists runVisualizerNodesTogether]} {
    # the variables color and legend are provided by swb,
    # and are individual for each curve
    set_curve_prop IdVg($n) -label "IdVg $legend" \
        -color $color -line_style $line -line_width 3
} else {
    puts "To see the curves, select both Sentaurus Visual nodes and at the
toolbar"
    puts "press the \Run selected Visualizer Nodes Together\ button."
}

```