

# LABORATÓRIO DE ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES I

## AULA 14: interligação dos módulos em Verilog do nRisc

**Professor:** Mateus Felipe Tymburibá Ferreira

**Data:** 09/09/2021

**Aluno:** Darmes Araujo Dias

---

### Alterações:

Como minha unidade de controle não funcionava como uma máquina de estados e a maneira como ela estava não estava dando certo(a instrução só funcionava depois da borda positiva, ou seja, estava difícil sincronizar) e não havia maneira de trocar as saídas para wire e fazer assign, eu troquei todas as saídas por uma saída só, de 10 bits, que contém todas as informações necessárias, e que são preenchidas através de um ternário.

```
1 module unidade_de_controle(opcode, decoded_instruction);
2     input wire[2:0] opcode;
3     output wire [9:0] decoded_instruction;
4
5     //ulaop[2:0], jump, memwrite, ulasrc, beq, regsrc, regwrite, pcwrite
6     assign decoded_instruction = (opcode==3'b000) ? 10'b0000010011 :
7                                   (opcode==3'b001) ? 10'b0010010111 :
8                                   (opcode==3'b010) ? 10'b0100110101 :
9                                   (opcode==3'b011) ? 10'b0110000111 :
10                                  (opcode==3'b100) ? 10'b1000010111 :
11                                  (opcode==3'b101) ? 10'b1011001001 :
12                                  (opcode==3'b110) ? 10'b1101001001 :
13                                  (opcode==3'b111) ? 10'b1110000000 : 10'b1111111111;
14
15     // WE = Write Enable -> MemWrite
16 endmodule
```

Retirei os componentes multiplexadores feitos por mim, resolvi usar um assign com ternário, pois estavam dando problema na hora de sincronizar.

1) Apresente o código fonte, em Verilog, do módulo que descreve a interligação dos componentes do seu nRisc.

2) Apresente o código fonte, em Verilog, do módulo que descreve a simulação do funcionamento do seu processador.

3) Demonstre e explique o funcionamento da simulação do programa definido por você no início do projeto usando fotos da tela (screenshots) da aplicação ModelSim em execução.

```
1  module processador_nrisc(input wire clock, input wire reset, output wire [7:0] instruction_out);
2      wire pcwrite, jump, memwrite, ulasrc, beq, regsrc, regwrite_;
3      wire [2:0] ulaop;
4      wire [7:0] address;
5      wire [7:0] instruction;
6      wire [7:0] dummy_data_in;
7
8      assign dummy_data_in = 8'b0;
9
10     wire rd, rs, rs2;
11     wire [7:0] escrevedado;
12     wire [7:0] data1;
13     wire [7:0] data2;
14
15     wire [2:0]opcode;
16     wire [7:0]dado2;
17     wire [7:0] immediate;
18     wire zero;
19     wire [7:0] resultado;
20     wire [7:0] dadolido;
21     wire[7:0] address_mais_immediate;
22     wire[7:0] address_mais_um;
23     //wire [7:0] resultadoMUX1;
24     wire [7:0] resultadoMUX2;
25     wire beq_and_zero;
26     wire [9:0] decoded_instruction;
27     assign ulaop = decoded_instruction[9:7];
28     assign jump = decoded_instruction[6];
29     assign memwrite = decoded_instruction[5];
30     assign ulasrc = decoded_instruction[4];
31     assign beq = decoded_instruction[3];
32     assign regsrc = decoded_instruction[2];
33     assign regwrite_ = decoded_instruction[1];
34     assign pcwrite = decoded_instruction[0];
35
36
37
38     assign rd = instruction[4];
39     assign rs = (opcode == 3'b101) ? 1'b0 : instruction[3]; // forçar que os rs sejam diferentes no beq
40     assign rs2 = (opcode==3'b011) ? instruction[2] : (opcode==3'b101) ? 1'b1 : 1'b0;
41     assign opcode = instruction[7:5];
42     assign address_mais_immediate = address + immediate;
43     assign address_mais_um = address+1'b1;
44     assign beq_and_zero = beq & zero;
45     assign instruction_out = instruction; // evitar warning 21074
46
47     pc PC(clock, pcwrite, address , resultadoMUX2 ,reset); // nextPC ou resultado MUX2
48
49     memory_of_instruction MEM_OF_INSTRUCTION(clock, address, instruction, 0, dummy_data_in, 0); // WE é 0 porque eu nunca vou escrever, já vai estar escrito
50
51     registers_bank REG_BANK(clock, regwrite_, rs, rs2, rd, escrevedado, data1, data2, reset);
52
53     extensor_de_sinal EXT_DE_SINAL(instruction, immediate);
54
55     mux MUX_ULA(immediate,data2,ulasrc,dado2);
56     ula ULA(ulaop, data1,dado2, zero, resultado);
57
58     data_memory DATA_MEMORY(clock, resultado, data2, dadolido, memwrite, reset);
59     mux MUX_DATA_MEM(resultado, dadolido, regsrc, escrevedado);
60
61     unidade_de_controle UNIDADE_DE_CONTROLE(opcode, decoded_instruction);
62
63     //mux MUX1(address_mais_immediate, address_mais_um, jump, resultadoMUX1);
64     assign resultadoMUX2 = (jump==1'b1 & opcode == 3'b110) ? address_mais_immediate :
65         (jump==1'b1 & beq_and_zero == 1'b1 & opcode == 3'b101) ? address_mais_um;
66     //mux MUX2(resultadoMUX1, address_mais_um, beq_and_zero, resultadoMUX2);
67
68
69     endmodule
70
```

Observação: na memória de instruções eu deixo write enable (WE) e o reset sempre como zero, pois eu sempre inicializo minha lista de instruções na memória de

instruções, ou seja, não é necessário escrever nela em momento algum e nem reseta-la, e o `dummy_data_in` é apenas para preencher o parâmetro, porque não vai ser usado.




Eu não criei um testbench para este projeto, pois considerando que eu inicializo a memória de instruções com as instruções do meu programa, eu não necessariamente precisava de fazer o testbench para conseguir simular, e o testbench me tomaria mais tempo do que eu possuía. Eu fiz a simulação a mão e disponibilizei abaixo.



Por linha de comando do simulador `modelsim-altera`:

```
add wave -position end sim:/processador_nrisc/clock
add wave -position end sim:/processador_nrisc/reset
add wave -position end sim:/processador_nrisc/address
add wave -position end sim:/processador_nrisc/instruction
add wave -position end sim:/processador_nrisc/resultado
add wave -position end sim:/processador_nrisc/resultadoMUX2
add wave -position end sim:/processador_nrisc/REG_BANK/WriteData
add wave -position end sim:/processador_nrisc/REG_BANK/Data1
add wave -position end sim:/processador_nrisc/REG_BANK/Data2
add wave -position 7 sim:/processador_nrisc/REG_BANK/Address
add wave -position end sim:/processador_nrisc/DATA_MEMORY/Address
add wave -position 10 sim:/processador_nrisc/DATA_MEMORY/WriteData
add wave -position end sim:/processador_nrisc/DATA_MEMORY/Data
add wave -position end sim:/processador_nrisc/DATA_MEMORY/MemWrite
force -freeze sim:/processador_nrisc/clock 1 0, 0 {50 ps} -r 100
force -freeze sim:/processador_nrisc/reset 1 0
run
force -freeze sim:/processador_nrisc/reset 0 0
run
```

É notório que a inicialização de instruções foi um sucesso, elas estão corretas e ordem.

Nota-se também que nas primeiras instruções ocorreu tudo como deveria ser, os loads não conseguem retornar resultado no mesmo ciclo então retornam no próximo, os saltos ocorrem como deveriam, os stores ocorrem como deveriam. Porém, não consegui fazer saltos negativos, ou seja, retornar o programa para outros passos, e também a soma não dá certo, mas não consegui entender o porquê disso, pois está a frente dos problemas que tenho que enfrentar para compreender.





A simulação mostrou que o processador não se comportou como esperávamos.