LABORATÓRIO DE ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES I

AULA 14: interligação dos módulos em Verilog do nRisc

Professor: Mateus Felipe Tymburibá Ferreira

Data: 09/09/2021

Aluno: Darmes Araujo Dias

Alterações:

Como minha unidade de controle não funcionava como uma máquina de estados e a maneira como ela estava não estava dando certo(a instrução só funcionava depois da borda positiva, ou seja, estava difícil sincronizar) e não havia maneira de trocar as saídas para wire e fazer assign, eu troquei todas as saídas por uma saída só, de 10 bits, que contém todas as informações necessárias, e que são preenchidas através de um ternário.

```
module unidade_de_controle(Opcode, decoded_instruction);
input wire[2:0] Opcode;

output wire [9:0] decoded_instruction;

//ulaop[2:0], jump, memwrite, ulasrc, beq, regsrc, regwrite,pcwrite

sassign decoded_instruction = (Opcode==3'b000) ? 10'b00000100111 :

(Opcode==3'b001) ? 10'b0100010111 :

(Opcode==3'b101) ? 10'b0110000111 :

(Opcode==3'b101) ? 10'b11000010111 :

(Opcode==3'b101) ? 10'b1100010011 :

(Opcode==3'b101) ? 10'b1100100101 :

(Opcode==3'b110) ? 10'b1101001001 :

(Opcode==3'b111) ? 10'b1110000000 : 10'b111111111;

// WE = Write Enable -> MemWrite
endmodule
```

Retirei os componentes multiplexadores feitos por mim, resolvi usar um assign com ternário, pois estavam dando problema na hora de sincronizar.

- 1) Apresente o código fonte, em Verilog, do módulo que descreve a interligação dos componentes do seu nRisc.
- 2) Apresente o código fonte, em Verilog, do módulo que descreve a simulação do funcionamento do seu processador.
- 3) Demonstre e explique o funcionamento da simulação do programa definido por você no início do projeto usando fotos da tela (screenshots) da aplicação ModelSim em execução.

```
module processador_nrisc(input wire clock, input wire reset, output wire [7:0] instruction_out);
                    wire powrite, jump, memwrite, ulasro, beq, regsro, regwrite;
                   wire [2:0] ulaop;
wire [7:0] address;
                   wire [7:0] instruction;
                  wire [7:0] dummy_data_in;
                  assign dummy_data_in = 8'b0;
                  wire rd, rs, rs2;
wire [7:0] escrevedado;
wire [7:0] datal;
wire [7:0] data2;
 10
11
                   wire [2:0]opcode;
                   wire [7:0]dado2;
wire [7:0] immediate;
                  wire [7:0] resultado;
wire [7:0] dadolido;
                 wire[7:0] address_mais_immediate;
wire[7:0] address_mais_um;
                   //wire [7:0] resultadoMUX1;
wire [7:0] resultadoMUX2;
                  wire beq_and_zero;
wire [9:0] decoded_instruction;
               wire [9:0] decoded_instruction;
assign ulaop = decoded_instruction[9:7];
assign jump = decoded_instruction[6];
assign memwrite = decoded_instruction[5];
assign ulasrc = decoded_instruction[4];
assign beq = decoded_instruction[3];
assign regsrc = decoded_instruction[2];
assign regwrite_ = decoded_instruction[1];
assign powrite = decoded_instruction[0];
assign rd = instruction[4];
assign rs = (opcode == 3'bl01) ? l'b0 : instruction[3]; // forçar que os rs sejam diferentes no beq
assign rs2 = (opcode==3'bb01) ? l'b0 : instruction[2] : (opcode==3'bl01) ? l'b1 : l'b0;
assign address = instruction[7:5];
assign address mais immediate = address + inmediate;
assign address mais um = address+l'b1;
assign beq and zero = beq & zero;
assign instruction_out = instruction; // evitar warning 21074
pc PC(clock, pcwrite, address , resultadoMUX2 ,reset); // nextPC ou resultado MUX2
             memory of instruction MEM OF INSTRUCTION(clock, address, instruction, 0, dummy data in, 0); // WE é 0 porque eu nunca vou escrever, já vai estar escrito
              registers_bank REG_BANK(clock, regwrite_, rs, rs2, rd, escrevedado, datal, data2, reset);
              extensor de sinal EXT DE SINAL(instruction, immediate);
            mux MUX_ULA(immediate,data2,ulasrc,dado2);
ula ULA(ulaop, datal,dado2, zero, resultado);
            data_memory DATA_MEMORY(clock, resultado, data2, dadolido, memwrite, reset);
mux_MUX_DATA_MEM(resultado, dadolido, regsrc, escrevedado);
             unidade_de_controle UNIDADE_DE_CONTROLE(opcode, decoded_instruction);
            //mux MUX1(address mais_immediate, address mais_um, jump, resultadoMUX1);
assign resultadoMUX2 = (jump==1*b1 & opcode == 3*b10) ? address mais_immediate :
    (jump==1*b1 & beq_and_zeco == 1*b10 & opcode == 3*b101) ? address_mais_immediate : address_mais_um;
//mux MUX2(resultadoMUX1, address_mais_um, beq_and_zero, resultadoMUX2);
```

Observação: na memória de instruções eu deixo write enable (WE) e o reset sempre como zero, pois eu sempre inicializo minha lista de instruções na memória de

instruções, ou seja, não é necessário escrever nela em momento algum e nem reseta-la, e o dummy_data_in é apenas para preencher o parâmetro, porque não vai ser usado.

Eu não criei um testbench para este projeto, pois considerando que eu inicializo a memória de instruções com as instruções do meu programa, eu não necessariamente precisava de fazer o testbench para conseguir simular, e o testbench me tomaria mais tempo do que eu possuía. Eu fiz a simulação a mão e disponibilizei abaixo.

Por linha de comando do simulador modelsim-altera:

```
add wave -position end sim:/processador nrisc/clock
add wave -position end sim:/processador nrisc/reset
add wave -position end sim:/processador nrisc/address
add wave -position end sim:/processador nrisc/instruction
add wave -position end sim:/processador nrisc/resultado
add wave -position end sim:/processador nrisc/resultadoMUX2
add wave -position end sim:/processador nrisc/REG BANK/WriteData
add wave -position end sim:/processador nrisc/REG BANK/Data1
add wave -position end sim:/processador nrisc/REG BANK/Data2
add wave -position 7 sim:/processador nrisc/REG BANK/Address
add wave -position end sim:/processador nrisc/DATA MEMORY/Address
add wave -position 10 sim:/processador nrisc/DATA MEMORY/WriteData
add wave -position end sim:/processador nrisc/DATA MEMORY/Data
add wave -position end sim:/processador nrisc/DATA MEMORY/MemWrite
force -freeze sim:/processador nrisc/clock 1 0, 0 {50 ps} -r 100
force -freeze sim:/processador nrisc/reset 1 0
run
force -freeze sim:/processador nrisc/reset 0 0
run
```


É notório que a inicialização de instruções foi um sucesso, elas estão corretas e ordem.


Nota-se também que nas primeiras instruções ocorreu tudo como deveria ser, os loads não conseguem retornar resultado no mesmo ciclo então retornam no próximo, os saltos ocorrem como deveriam, os stores ocorrem como deveriam. Porém, não consegui fazer saltos negativos, ou seja, retornar o programa para outros passos, e também a soma não dá certo, mas não consegui entender o porquê disso, pois está a frente dos problemas que tenho que enfrentar para compreender.

€ 1 •	Ms	gs																	
	St1 St0																		
reset	St0																		
± – ♦ address	x	0		1		2	3		4	_	5		6		7		8		11
instruction instruction	xxxxxxxx	00110000		0010000	0		100010	10	0000000		0011100		0001100	0	1010001	0	1100001	1	0011000
- → resultado	x	0					10				9		9		8		0		1
<u>+</u> → resultadoMUX2	x	1		2		3	4		5		6		7		3		11		12
 	x	0					10		10		9		8		8		0		1
<table-cell-columns> Address</table-cell-columns>	StX																		
💶 👍 Data 1	x	0							10		10		9		0				
🛨 🔩 Data2	x	0							10		0				8		0		
🛨 👍 WriteData	x	0							10		10				3		0		
 → Address	XXXXXXXX	0000000					000010	10			0000100	1	0000100	1	0000100	0	0000000	0	0000000
💶 👍 Data	x	0									3				3		0		1
♠ MemWrite	StX																		

<u>`</u>	Msgs																				
∳ clock	St1																				
<table-cell-columns> reset</table-cell-columns>	St0																				
≖ – 分 address	x	12	13		14		15		16		17		18		19		20		22		23
≖ - → instruction	xxxxxxxx	01111000	0001	1000	0010000		1000110	0	0100100	0	0010000		1000101	.0	0000000		1100001	0	10000001		0011000
∓	x	1			Ю		13		1		0		11				0		1)(
± - ♦ resultadoMUX2	x	13	14		15		16		17		18		19		20		22		23		24
∓	х	1			<u> </u>		13		1		0	_	11	_	0		0		1		
Address	StX																				
₽ <mark>-∲</mark> Data1	х	1			10		[1				13		1		11	^	0				
📭 💠 Data2	х	0							13				0	_	11		0			1	
⊢ ∳ WriteData	x	0							13				0		11	^	0				
🛶 Address	XXXXXXXX	00000001			0000000	00	0000110	1	0000000	1	0000000	00	0000101	1			0000000		00000001		0000000
🚣 Data	x	1			Io				1		0)	0		13		
MemWrite	stx																				
. Now	3.8 ns	hammah	annighan.	mlanning	haman	haman	himmi		nnnnd			homo	himmi		hamada	mand			hammaha	munh	
1101	5,6115	. ns	1.2 ns	1	3 ns	1.4	ns	1.5	ns	1.6	ns	1.7	7 ns	1.8	ns	1.9	ns	21	ns	2.1 r	18

]▼	Msgs											
♣ clock	St1											
✓ reset	St0											
🛶 address	x	24	25	26	27	29	30	31	32	33	34	35
⊢ ♦ instruction	xxxxxxxx	10011010	01010000	00110000	11000010	10011100	01011000	10011110	00100000	10100111	10000001	1011100
	x	10	1	Ю	2	12	12	26	20	26	1	27
→ resultadoMUX2	x	25	26	27	29	30	31	32	33	34	35	60
-∳ WriteData	x	10	1	Įo .	2	12	12	26	10	(0	1	(0
Address	StX											
-🔷 Data 1	x	0	X1			jo	12		1	(O		1
-💠 Data2	x	1								26	(O	26
◆ WriteData	x	1								26	Xo .	26
💠 Address	xxxxxxxx	00001010	00000001	00000000	00000010	00001100	00001100	00011010	00000000	00011010	00000001	0001101
👍 Data	x	0	13	10	2	10		(0	10	10	1	Į0
MemWrite	StX											
												الاساد
Now	3.8 ns					malamanian	and a manda a	and an and an	andaman dan	and a manufacture	ulumundum	and a constant





A simulação mostrou que o processador não se comportou como esperávamos.