

[양식] SSU 데이터톤 (2025)

활동 주간 보고서

* PDF로 변환하여 이메일 제출 / datathon@ssu.ac.kr.

참가 팀명	신전탐협대		
모임 회차	3주차	금주 주요 활동내용	공정팀 / 회로팀 각 팀의 세부 주제 논문 분석
모임일자	26.01.06(화)		
모임 장소	승실대학교 중앙도서관, 줌		
세부 활동 내용			
[공정팀]			
1. 진행 상황 정리			
총 6만 건의 논문 데이터 중 반도체 관련 문서를 추출하여 약 1.7만 건으로 1차 축소하였다. 이후 공정 관련 단어 기반 필터링을 통해 약 4000건의 공정 연구 논문 데이터를 확보하였다. 이를 바탕으로 반도체 8대 공정별 분류 작업을 수행하였으나, 특정 공정(특히 테스트 공정)에서 데이터 왜곡 가능성이 발견되어 분류 신뢰성 점검이 필요하다고 판단하였다.			
2. 기존 분류 코드 신뢰성 점검			
8대 공정 분류 코드의 정확성을 점검하기 위해 기존에 사용했던 키워드 기반 필터링 로직을 검토하였다. 그 결과 다음과 같은 문제가 확인되었다.			
‘test’ 단어의 비특이성			
테스트 공정(Test Process)을 의미하는 test 외에도 모델 테스트, 장비 테스트, 데이터셋 테스트 등 일반적 용도로 사용되는 test가 대량 포함됨 → 테스트 공정 카테고리가 아닌 논문이 과도하게 포함됨			
공정 + test 조합으로 재분류한 결과값이 일관되지 않음			
test 단어 단독 사용 시 과포합 현상이 발생			
test와 process 또는 test와 제조 관련 키워드를 결합해 다시 필터링하자 결과 값이 크게 축소함			
키워드 기반 분류의 한계 노출			
포토/식각/증착 같은 전문 공정 용어는 비교적 정교하게 필터링되지만 일반 단어(예: test, inspect, check 등)는 오분류를 유발함			
3. 문제 해결 과정			
신뢰성 검토 결과, 다음과 같은 이유로 전체 공정을 동일한 비중으로 분류·분석하는 방식보다 핵심 공정을 중심으로 정교하게 분석하는 전략적 전환이 필요함을 확인하였다.			
현재 산업에서 가장 중요한 공정은			
- 나노 스케일의 미세 포토공정 (EUV 기반 3nm·2nm)			
- 패키징공정 (TSV, 3D 패키징, Chiplet)			
이 두 분야임에도 동일한 비중으로 전체 8대 공정을 분석하는 것은 비효율적이라고 판단하였다.			
4. 새로운 분석 방향 - 포토공정, 패키징 공정 중심 재분류			
신뢰성 점검 결과를 반영하여, 향후 공정 분석은 다음 두 핵심 공정을 중심으로 재구축했다.			
포토공정(Patterning, Lithography)			
키워드가 고유하며, 분류 정확도가 높음			
산업적으로 2nm 이하 미세공정의 핵심			

패키징공정(Advanced Packaging, TSV, Chiplet)
미세공정의 한계 돌파를 위한 핵심 연구영역
데이터가 명확한 전문 용어로 구성되어 분류 정확도 높음

5. 결론

공정팀의 기존 8대 공정 키워드 기반 분류는 test공정과 같이 일반 단어 기반 필터링에서 신뢰도 문제가 발생하였다. 이에 따라 산업적으로 중요도가 가장 높은 포토공정과 패키징공정을 중심으로 재 분류하고, 심층 분석을 이어나가는 방식으로 전략을 수정했다. 이에 따라 분석 품질을 높이고 산업 수요에 맞는 핵심 공정을 분석하면서 의미있는 공정 트렌드를 도출할 가능성이 높아질 것이다. 또, 불필요한 데이터의 과포함 문제를 제거하면서 더욱 주제에 부합하는 인사이트를 도출할 수 있게 될 것이다.

이성희 외 2인.(2023).차세대 반도체 패키징 기술 연구 동향.한국전자과학회
<https://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE11343237>

[회로팀]

1. 진행 현황 정리

전체 약 6만 건의 논문 중 회로 설계와 관련된 문서를 1차 선별하였으며, CMOS 기반 회로 연구 논문 143건을 확보하였다. 그러나 CMOS는 범용 키워드이기 때문에 센서·재료·소자 연구가 다수 포함되어 회로 설계 트렌드를 정확하게 분석하기 어렵다는 문제가 있었다.

또한 “scaling” 키워드만 사용하면 약 60건으로 줄어드는데, 이 중 많은 논문이 소자 중심 scaling 연구여서 역시 회로 중심 트렌드를 반영하기에는 부족했다.

이에 따라 회로 중심 키워드, scaling 관련 키워드, 비회로 제외 키워드를 조합한 다층 필터링 방식을 적용하였고, 최종적으로 80~90건 수준의 회로 설계 중심 데이터셋을 구축하였다. 이는 트렌드를 파악하기 적절한 규모라고 판단하였다.

2. 기존 CMOS/Scaling 키워드 분류 한계

CMOS는 소자·센서·재료까지 모두 포함하는 넓은 용어여서 과포함 발생

scaling은 소자 scaling 논문만 잡히고 회로 scaling 영향 연구는 빠짐

analog·RF 등 회로 키워드도 다른 분야(의료, 센서 등)에서 혼용되어 번역 오류 발생

→ 단일 키워드 기반 분류는 정확한 회로 트렌드 분석이 어렵다.

3. 문제 해결 - 회로 중심 다층 키워드 필터링

목적은 표본을 무작정 줄이는 것이 아니라, 정확하게 정제된 표본을 만드는 것임.

회로 필수 키워드 포함

(ADC, PLL, RF, SerDes, PMIC 등) → 비회로 논문 제거

scaling 영향 키워드 포함

(calibration, mismatch, high-speed 등) → scaling이 회로에 미친 영향 반영

비회로 키워드 제외

(sensor, BEOL, MEMS 등) → CMOS-compatible 논문 제거

→ 결과적으로 회로 중심 + scaling 영향 포함된 논문군이 형성됨.

4. 연도별(2021~2025) CMOS Scaling 회로 연구 트렌드

(1) 2021~2022년: 공정 미세화보다 회로 보정 · 구조 개선이 중심이 되는 시기

- 새로운 공정을 쓰지 않아도 회로 설계만으로 성능을 높이는 연구 증가
- SAR ADC · PLL 등에서 디지털 보정 도입이 일반화
- scaling의 효과가 줄고 회로 기술이 성능의 핵심 요인으로 전환

(2) 2023년: 성능 한계가 공정이 아니라 패키징 · 인터커넥트에서 나타남

- 고속 인터페이스와 RF 회로의 성능이 TSV, bump, substrate 등의 패키징 요소에 크게 좌우됨
- 회로 설계가 패키지 · 시스템 단계까지 확장되는 시기
- 패키징 영향력 증가 → 이중집적 필요성 부상

(3) 2024~2025년: Post-Moore 시대로의 본격 전환: AI · 메모리 · Chiplet 중심 회로 등장

- 회로 성능이 공정이 아니라 시스템 · 아키텍처 · 패키지에서 결정
- PIM/CIM 구조 등 AI 맞춤형 회로 연구 증가
- Chiplet 기반 heterogeneous integration 논문 등장
- scaling 자체를 논의한 논문 비중은 크게 감소

→ scaling 중심 회로 설계에서 완전히 벗어나
AI · 메모리 · 이중집적 중심 회로 시대가 시작됨

5. 결론

CMOS 또는 scaling 단일 키워드만으로는 회로 중심 트렌드를 포착하기 어렵다.

회로 중심 다층 키워드를 활용한 필터링 과정을 통해 80~90편 규모의 정확한 분석용 표본을 확보하였다.

2021~2025년 회로 연구는 다음과 같은 흐름을 가진다.

- 2021~2022: 회로 보정 · 아키텍처 중심
- 2023: 패키징 · 인터커넥트 영향 증가
- 2024~2025: AI · 메모리 · Chiplet 중심 구조로 재편

따라서 향후

-Analog/Mixed-Signal

-RF/High-Speed

두 핵심 분야를 중심으로 연구 동향을 분석하고 Post-Moore 시대의 구조 변화까지 반영한 트렌드 분석 체계를 확립해야 할 것이다

활동 사진

