

[양식] SSU 데이터톤 (2025)

활동 주간 보고서

* PDF로 변환하여 이메일 제출 / datathon@ssu.ac.kr.

참가 팀명	신전탐협대		
모임 회차	5주차	금주 주요 활동내용	최종 인사이트 도출 ppt 개요 준비
모임일자	26.01.24(토)		
모임 장소	준		
세부 활동 내용			
최종 정리			
[공정팀]			
1. 분석 목적 및 배경			
전체 6만 건의 공학 논문 데이터에서 반도체 공정 연구 핵심 흐름을 정량적, 정성적으로 분석			
키워드 기반 자동 필터링을 통해 반도체 관련 논문 17413건을 선별			
이 중 공정 관련 논문 약 4000건 확보			
→ 기존 8대공정 분류 체계는 test공정의 과도한 오탐지 문제 발생, 신뢰성이 낮은 분류 영역을 제외하고 포토공정(Photolithography) & 패키징공정(Advanced Packaging) 중심 재분류			
두 가지 공정을 선정한 이유			
-현대 반도체 산업에서 기술적, 경제적 비중이 큼			
-명확한 기술 고유 단어 존재, 키워드 분류의 정확도 향상			
-미세공정의 한계가 패키징 혁신으로 이어지는 산업 동향 반영			
2. 데이터 기반 분류 검증			
기존 8대 공정의 문제점 보완을 위해 포토/패키징 두 축 중심의 새로운 분류 전략 실행			
● 포토공정 고유 키워드: litho, resist, exposure, EUV, patterning			
● 패키징공정 고유 키워드: TSV, chiplet, interposer, bump, 3D stacking			
: 기존 대비 분류 정확도 + 산업적 타당성 개선			
이후 실제 DBpia 논문 검증 결과			
● 포토공정: EUV, photoresist, photolithography 중심 연구 다수			
● 패키징공정: TSV 기반 3D 적층, 하이브리드 본딩, HBM 관련 연구 다수			
: 키워드 분류 결과와 실제 최신 연구 흐름 일치 확인			
3. 포토공정 연구 트렌드 분석 결과			
1) 기술 발전 단계			
DUV → ArF Immersion → 멀티패터닝			
EUV (13.5 nm): 7 nm~5 nm 공정의 표준			
High-NA EUV: 차세대 패턴 한계 돌파 기술			
Soft X-ray / BEUV: 6~7 nm 파장 기반 차세대 초단파 기술			
2) 핵심 연구 키워드			
● photoresist			
● EUV stochastic defect			
● line-edge roughness(LER)			

- overlay / alignment
- pellicle 안정성
- 고NA EUV 광학계

3) 주요 연구 논문 인사이트

- 초박막 resist에서 발생하는 결함(Defect)을 줄이기 위한 플라즈마 식각 기반 처리 연구
 - photolithography 공정의 장비 활용도 · 로트(assign) 최적화 연구
- “장비 효율 + 패턴 정밀도 + 결함 감소”가 포토공정 연구의 3대 핵심축

4) 종합 결론

포토공정은 “빛의 파장을 줄여 미세화 → EUV 최적화 → EUV 이후 기술 개발”이라는 일관된 발전 선에서 움직이고 있으며, 현재 미세화 한계의 중심에 서 있음.

4. 패키징공정 연구 트렌드 분석 결과

1) 연도별 변동 흐름 (2021~2025)

2021: 본딩, IMC, 내부 균열/계면 신뢰성 문제
 2022: 박형화(TBDB), 고방열, 웨이퍼 warpage 개선
 2023: AI 기반 검사 자동화, 플립칩 공정 품질 개선
 2024: 3D 패키징(TGV), 전산모사 기반 소재 연구 증가
 2025: 하이브리드 본딩, HBM, 정렬 오차 모델링(DfA) 본격화

2) 핵심 연구 키워드

- TSV / TGV
- chiplet
- hybrid bonding
- HBM
- warpage / reliability
- fan-out WLP

3) 대표 연구 흐름

- TSV 기반 3D 패키징이 미세공정 한계를 뛰어넘는 핵심 솔루션
- Cu-Cu 하이브리드 본딩 기술 중심의 차세대 초미세 패키지 연구
- AI 기반 결함 탐지(U-Net/CAM), 비파괴 검사 등 검사 자동화 증가
- 열 · 기계적 안정성(warpage)과 신뢰성(reliability) 연구 강화

4) 종합 결론

패키징 기술은

배선 → 적층 → 본딩 → 검사 자동화

단계에서 크게 혁신 중이며,

특히 HBM · Chiplet · 3DIC 같은 차세대 시스템 구조의 핵심 기반이 되고 있음.

5. 공정팀의 최종 결론

포토공정: 미세화 한계의 중심 기술

- EUV → High-NA EUV → BEUV로 이어지는 초미세 공정 경쟁 지속
 - 감광제(photoresist), 광학계, 결함 저감 기술이 핵심 연구 분야
 - 논문과 산업 데이터를 통합해 보면,
- 7 nm 이하 공정의 성능은 포토공정 혁신이 결정

→ 향후 반도체 제조의 근본적 한계를 규정

패키징공정: Post-Moore 시대의 성능 확장 플랫폼

- 단일칩 미세화보다 효과적인 칩 적층(3D), 칩 분할(Chiplet), 고대역폭(HBM)이 성능의 핵심
 - TSV/TGV · 하이브리드 본딩 · Fan-out 공정 확산
 - 검사 자동화, 신뢰성, 열관리 기술 중요도 급증
- 패키징이 반도체 전체 시스템 성능의 중심 기술로 부상

[회로팀]

분석 결과 개요

지난 주차까지 진행된 CMOS Scaling 기반 회로기술 분석(2021~2025)은 DBpia 전체 데이터를 활용해 연구량, 키워드 출현 빈도, 분야별 증감 패턴을 검증하였다.

외부 DBpia 비교 결과, 연도별 논문 수가 실제로 지속 증가하고 있으며 2022년의 일시적 감소는 산업 불황·팬데믹의 영향으로 데이터 이상치가 아님을 확인하였다.

2023년 이후로는 AI·이종집적·Mixed-Signal·RF 회로 중심의 논문이 빠르게 증가하며 반도체 회로 분야의 패러다임이 Post-Moore 구조로 명확히 이동했음을 확인하였다.

DTCO·STCO가 공정과 회로를 어떻게 통합하는가?

(DTCO = Design-Technology Co-Optimization)

(STCO = System-Technology Co-Optimization)

DTCO·STCO는 단순한 공정 + 회로 협업이 아니라 반도체 기술 구조가 완전히 재편되는 과정이다.

2-1. DTCO (공정 + 회로 레벨 통합 최적화)

DTCO는 기존에 분리되어 있던 공정(Process)과 회로(Design)를 하나의 설계 공간으로 묶어 최적화하는 방식이다.

과거: 공정팀 → 트랜지스터 규격 정의, 회로팀 → 그 트랜지스터로 회로 설계
공정과 회로가 유기적으로 연결되지 않아, scaling 한계가 커질수록 손해 증가

DTCO 시대: 공정 파라미터(전압, RC, 기생, 기하구조)를 회로 모델과 동시에 최적화

• 회로의 요구(지터, SNDR, I/O 스윙)에 맞춰 공정 레벨 구조를 변경

→ 더 이상 공정 → 회로가 아니라 공정 = 회로

핵심 요약: DTCO = 공정 변화가 회로 요구를 반영하고, 회로 설계가 공정을 다시 수정하는 구조

2-2. STCO (시스템 + 공정 + 회로 + 패키징 통합 최적화), STCO는 DTCO보다 더 넓은 개념이다. 공정 + 회로 + 패키징 + 아키텍처 + 시스템을 하나의 최적화 단위로 묶는 것이다.

왜 필요해졌나?

→ 성능 병목이 더 이상 공정이나 회로 내부에서만 발생하지 않기 때문

→ 2.5D/3D 패키징, Chiplet 시대에는 “다이 간 상호작용”이 핵심

결론

STCO는 반도체 기술의 중심축을 공정에서 시스템 전체로 이동시킨다.

STCO = 시스템 요구가 공정/회로/패키지를 모두 설계하게 만드는 구조

2021~2025 기술 트렌드 분석 결과

• 2021~2022: 공정 scaling의 실효성 감소

→ 회로 보정·아키텍처 기반 성능 개선이 중심

• 2023: 패키징/인터커넥트가 회로 성능 병목

→ Chiplet·3D 필요성 부상

- 2024~2025: AI 특화 회로·이종집적 기반 구조의 급부상

→ Post-Moore 시대 회로 설계 본격 진입

- AI 회로(225건)와 이종집적(Chiplet/3D) 연구가 가장 빠르게 성장

→ 미래 회로기술의 메인 스트림이 이미 형성됨

미래 반도체 회로 분야 트렌드 예측 (2025~2030)

아래 5가지가 확실한 중장기 트렌드로 전망된다.

4-1. AI 회로(AI-specific Circuit Architecture)의 주류화

- PIM/CIM 기반 메모리-연산 융합 구조
- AI 센서·AI Readout·AI AFE 등 센서 + AI 융합 가속

예측: 기존의 디지털/아날로그 분류 자체가 사라지고 AI 중심 회로 구조가 새로운 기본이 됨.

4-2. 이종집적(Heterogeneous Integration) 표준화

- Chiplet 기반 모듈식 회로 설계가 일반화
- Logic/SRAM/Analog/I/O가 각기 다른 노드에서 제작
- TSV·Hybrid Bonding 기술이 회로 성능의 핵심 요소가 됨

예측: 회로 경쟁력 = 패키지·인터커넥트 경쟁력

4-3. Mixed-Signal·RF 회로의 역할 강화

- 6G 대응 sub-THz 송수신기 등장
- 고속 SerDes는 224G → 448G로 발전
- ADC/PLL 등 핵심 블록은 패키지-aware 설계가 필수

예측: 모든 시스템의 성능을 최종 결정하는 것은 입출력 회로

4-4. Scaling 중심 시대의 종료

- 미세공정 전환(GAA, 2nm)은 더 이상 회로 성능의 핵심 요인이 아님
- 대신 구조(architecture)와 패키징(packaging)이 성능을 좌우
- 공정팀·회로팀·패키징팀의 수평적 협업 구조가 필수

예측: Scaling → 구조혁신(Architecture)으로 중심 이동

4-5. DTCO → STCO로의 필수적 확장

- 공정-회로만 최적화하는 DTCO로는 한계
- 패키지(SI/PI), 메모리 대역폭, 시스템 레벨 요구를 포함한 STCO가 필수

예측: STCO가 반도체 개발 방식의 표준이 됨

회로팀 최종 결론

DBpia 기반 외부 검증을 통해 반도체 회로 분야의 연구량은 실제로 증가하고 있으며

그 방향성은 명확했다. Scaling 시대는 이미 종료하였고 AI 회로·Mixed-Signal·RF 회로가 중심이 된다. 또한, 패키징/인터커넥트 기반 이종집적이 급부상하며 DTCO를 넘어 STCO가 핵심 프레임워크로 이동할 것이다. 그래서 향후 회로설계는 시스템·패키징 중심으로 재편될 것으로 예상된다.

최신 연구 트렌드 및 향후 연구 트렌드 예측

본 연구는 6만 건의 대규모 논문 데이터를 기반으로 반도체 기술 트렌드를 분석한 결과, 미세공정 중심의 기존 패러다임은 2021~2025년 사이 급격히 한계에 도달했으며, 산업의 중심축은 포토공정(EUV 기반 초미세 패터닝)과 3D·Chiplet 기반 패키징공정으로 재편되고 있음을 확인하였다.

공정 분야 중 포토공정 분야는 EUV·High-NA·BEUV로 이어지는 차세대 리소그래피 기술과 감광제·결함 저감 연구가 미세화 경쟁의 핵심이 되었고, 패키징공정 분야에서는 TSV·하이브리드 본딩·HBM·AI 기반 검사 자동화 등 Post-Moore 시대 성능 향상을 책임지는 기술들이 빠르게 부상하였다.

회로 분야 분석 결과 역시 AI·Mixed-Signal·RF·이종집적 회로가 2023년 이후 폭발적으로 증가하며, 더 이상 공정 단독의 scaling이 아니라 공정-회로-패키징-시스템을 통합적으로 최적화하는 DTCO/STCO 구조가 반도체 개발의 새로운 표준이 되고 있음이 드러났다.

종합하면, 미래 반도체 기술 경쟁력은 EUV 이후의 포토공정 혁신과 3D·Chiplet 기반 패키징 및 시스템 통합(STCO)이 결정하며, 이 두 흐름이 향후 10년간 반도체 산업 트렌드를 주도할 것으로 판단된다.

활동 사진

