

반도체 집적공정 기말 프로젝트 보고서

차량용 NMOS의 고온 구동 열화 문제 분석 및 공정 파라미터 최적화

TCAD (Synopsys Sentaurus) 시뮬레이션 기반

팀원: 송민호, 홍성헌, 조용준, 이동화

소속: 8조

과목: 반도체 집적공정

1. 서론 및 주제 선정 배경

1.1 연구 배경

자율주행(AI) 및 첨단 운전자 보조 시스템(ADAS)에 활용되는 차량용 반도체는 대용량 연산 처리를 위한 고집적화와 엔진룸·실외 환경에서의 혹독한 고온 조건을 동시에 만족해야 하는 이중 과제를 안고 있다.

차량 반도체 신뢰성 규격인 AEC-Q100의 Grade 0는 최고 동작 온도로 약 150°C (423 K)를 요구한다. 고온 환경에서는 열적 에너지 증가로 인해 실리콘 내 intrinsic carrier 농도(n_i)가 급격히 상승하며, 이는 다음과 같은 전기적 성능 저하를 유발한다.

- Off-state 누설 전류(I_{off}) 급증
- 문턱전압 이하 스윙(SS, Subthreshold Swing) 증가 → 스위칭 특성 열화
- 게이트 제어력 약화

$L_g = 0.25 \mu m$ 기준 소자에서 온도를 300 K에서 423 K로 상승시켰을 때, I_{off} 는 $1.29 \times 10^{-14} A/\mu m$ 에서 $1.07 \times 10^{-10} A/\mu m$ 으로 약 4자리 증가하였고, SS는 75.9 mV/dec에서 115.9 mV/dec로 크게 악화되었다.

표 1. 300K → 423K 온도 상승에 따른 전기적 특성 변화 ($L_g = 0.25 \mu m$)

파라미터	300 K	423 K	변화
$I_{off} (A/\mu m)$	1.29×10^{-14}	1.07×10^{-10}	약 4 오더 증가
SS (mV/dec)	75.9	115.9	+40 mV/dec 악화

1.2 연구 목적

본 프로젝트는 Synopsys Sentaurus TCAD를 이용하여 고온(423 K) 환경에서 NMOS 소자의 열화 특성을 정량 분석하고, Halo 도핑 / LDD 도핑 / P-well 농도의 단계적 공정 파라미터 최적화를 통해 차량용 고온 신뢰성을 확보하는 것을 목표로 한다.

최적화 전략의 핵심은 단순한 누설 전류 억제가 아니라, 구동 전류(I_{on}) 손실을 20% 이내로 제한하면서 SS· I_{off} · I_{on}/I_{off} 를 동시에 개선하는 Trade-off 균형점 탐색이다.

2. 시뮬레이션 환경 및 기준 소자 설정

2.1 TCAD 설정

시뮬레이션은 Synopsys Sentaurus Workbench (T-2022.03)를 이용하였으며, SProcess로 공정 시뮬레이션, SDevice로 전기적 특성 추출, SVisual로 결과를 가시화하였다.

- 구동 온도: SDevice Physics 블록에서 Temperature = @Temp@로 파라미터화 (300 K / 423 K)
- 이동도 모델: PhuMob, HighFieldSaturation, Enormal
- 재결합 모델: SRH(DopingDependence)
- 유효 intrinsic 농도: OldSlotboom 모델
- Vg 스윙 범위: 0 ~ 2.5 V, Vd = 0.01 V (SS/Ioff 추출)

2.2 기준 소자(Baseline) 선정

423 K 조건에서 Lg를 0.25 μm 부터 0.12 μm 까지 단계적으로 축소하며 Short-Channel Effect(SCE) 심화 특성을 관찰하였다.

표 2. 423K에서 Gate Length에 따른 전기적 특성 변화

Lg (μm)	SS (mV/dec)	Ion/Ioff	비고
0.25	~160	$\sim 10^6$	기준 온도 거동
0.21	~320	$\sim 10^5$	SCE 시작
0.18	~180	$\sim 10^5$	중간 영역
0.15	~270	$\sim 10^3$	SCE 심화
0.12	1015.2	23	최악 조건 → 기준 소자 선정

Lg = 0.12 μm 에서 SS가 1015.2 mV/dec, Ion/Ioff가 23으로 전기적 성능이 급격히 저하되는 임계점 임을 확인하였다. 이 소자를 이후 최적화의 기준(Baseline) 소자로 설정하였다.

3. 공정 파라미터 최적화 전략

최적화는 아래 4단계 순서로 진행하였으며, 각 단계에서 이전 단계의 최적 조건을 고정하고 다음 파라미터를 탐색하는 Sequential Split 방식을 채택하였다.

열화 기준 설정 → Halo 최적화 → LDD 최적화 → P-well 보정 → 최종 비교

표 3. 최적화 설계 기준

파라미터	목표 방향	역할
SS	최소화	게이트 제어력 확보
loff	최소화	고온 누설 전류 억제
lon/loff	최대화	스위칭 안정성 확보
lon loss	20% 이내 제한	구동 전류 손실 최소화

4. 단계별 파라미터 최적화 결과

4.1 Stage 1 — Halo 도핑 최적화

4.1.1 Halo_Dose Split

Halo_Energy를 15 keV로 고정하고, Dose를 $5 \times 10^{12} \sim 1 \times 10^{14} \text{ cm}^{-2}$ 범위로 넓게 스윕하여 개선 가능 구간을 먼저 탐색하였다.

표 4. Halo_Dose Split 결과 (Energy = 15 keV 고정)

Halo_Dose	Ion (A/ μm)	Ioff (A/ μm)	Ion/Ioff	SS (mV/dec)
5.0×10^{12}	6.23×10^{-4}	2.08×10^{-5}	30	960.0
1.0×10^{13} ★	5.69×10^{-4}	1.40×10^{-5}	41	938.1
2.0×10^{13} ★	3.56×10^{-4}	5.22×10^{-6}	68	961.6
5.0×10^{13}	6.42×10^{-6}	3.03×10^{-7}	21	1322.0
1.0×10^{14}	1.75×10^{-7}	2.76×10^{-8}	6	2659.6
기준(Baseline)	6.56×10^{-4}	2.81×10^{-5}	23	1015.2

★ 표시: 정밀 탐색 구간으로 선정

$1 \times 10^{13} \sim 2 \times 10^{13}$ 구간에서 Ion/Ioff 개선 여지가 확인되었고, 5×10^{13} 이상은 Ion 손실 및 SS 급증으로 제외하였다. Halo가 부족하면 punch-through 억제가 약하고, 과도하면 채널 근처 전위 장벽 증가로 구동 전류가 손실된다.

4.1.2 Halo_Energy Split

Halo_Dose = $1.5 \times 10^{13} \text{ cm}^{-2}$ 로 고정하고, Energy를 25 ~ 35 keV 범위에서 재탐색하여 SS와 Ion loss의 균형점을 선정하였다.

표 5. Halo_Energy Split 결과 (Dose = $1.5 \times 10^{13} \text{ cm}^{-2}$ 고정)

Halo_Energy (keV)	Ion (A/ μm)	Ioff (A/ μm)	Ion/Ioff	SS (mV/dec)
25	3.61×10^{-4}	6.08×10^{-7}	594	839.7
26 ★	3.53×10^{-4}	4.07×10^{-7}	867	838.3
28	3.38×10^{-4}	1.72×10^{-7}	1,969	847.4

Halo_Energy (keV)	Ion (A/ μm)	Ioff (A/ μm)	Ion/Ioff	SS (mV/dec)
31	3.21×10^{-4}	3.78×10^{-8}	8,472	875.8
35	2.85×10^{-4}	1.86×10^{-9}	152,951	905.0

★ 표시: 최적 조건 선정

35 keV는 Ion/Ioff가 가장 크지만 Ion loss와 SS 상승이 커 제외하였다. 26 keV는 SS가 가장 낮고 Ion 손실이 20% 미만으로 균형 조건에 적합하여 최적 조건으로 선정하였다.

✓ 최적 Halo 조건: Dose = $1.5 \times 10^{13} \text{ cm}^{-2}$ / Energy = 26 keV → Ion/Ioff: 23 → 867 | SS: 1015.2 → 838.3 mV/dec (17.4% 개선)

4.2 Stage 2 — LDD 도핑 최적화

4.2.1 LDD_Dose Split

최적 Halo 조건을 고정한 뒤, LDD_Energy를 5 keV로 고정하고 Dose를 $8 \times 10^{13} \sim 4 \times 10^{14} \text{ cm}^{-2}$ 범위에서 스윕하였다.

표 6. LDD_Dose Split 결과 (Energy = 5 keV 고정)

LDD_Dose	Ion ($\text{A}/\mu\text{m}$)	Ioff ($\text{A}/\mu\text{m}$)	Ion/Ioff	SS (mV/dec)
1.5×10^{14}	3.15×10^{-4}	6.42×10^{-11}	4.90×10^6	215.3
2.0×10^{14} ★	3.25×10^{-4}	6.33×10^{-11}	5.14×10^6	204.5
2.5×10^{14}	3.33×10^{-4}	1.86×10^{-10}	1.79×10^6	242.0
3.0×10^{14}	3.45×10^{-4}	1.70×10^{-10}	2.02×10^6	224.1
3.5×10^{14}	3.52×10^{-4}	4.60×10^{-10}	7.64×10^5	273.4
4.0×10^{14}	3.55×10^{-4}	4.46×10^{-10}	7.96×10^5	265.2
기준(Baseline)	6.56×10^{-4}	2.81×10^{-5}	23	1015.2

★ 표시: 최적 조건 선정

2.0×10^{14} 에서 SS가 가장 낮고(204.5 mV/dec) Ion/Ioff가 가장 높아(5.14×10^6) LDD_Dose 최적 조건으로 선정하였다.

4.2.2 LDD_Energy Split

LDD_Dose = $2.0 \times 10^{14} \text{ cm}^{-2}$ 를 중심으로 Energy를 3 ~ 7 keV 범위에서 조절하여 S/D 근처 전계 완화와 누설 억제의 균형을 확인하였다.

표 7. LDD_Energy Split 결과 (Dose = $2.0 \times 10^{14} \text{ cm}^{-2}$ 고정)

LDD_Energy (keV)	Ion ($\text{A}/\mu\text{m}$)	Ioff ($\text{A}/\mu\text{m}$)	Ion/Ioff	SS (mV/dec)
3	3.24×10^{-4}	2.04×10^{-10}	1.59×10^6	263.4
4	3.32×10^{-4}	9.38×10^{-11}	3.54×10^6	212.3
5 ★	3.25×10^{-4}	6.33×10^{-11}	5.14×10^6	204.5
6	3.34×10^{-4}	1.94×10^{-10}	1.72×10^6	242.6

LDD_Energy (keV)	Ion (A/μm)	Ioff (A/μm)	Ion/Ioff	SS (mV/dec)
7	3.41×10^{-4}	6.05×10^{-10}	5.65×10^5	309.2
기준(Baseline)	6.56×10^{-4}	2.81×10^{-5}	23	1015.2

★ 표시: 최적 조건 선정

5 keV 저에너지 LDD 조건은 Shallow junction 형성에 유리하며, off 누설 억제와 구동 전류 유지의 균형점으로 선정하였다. 3 keV처럼 지나치게 낮은 에너지는 기생 저항 증가로 Ion 성능이 저하된다.

✓ 최적 LDD 조건: Dose = $2.0 \times 10^{14} \text{ cm}^{-2}$ / Energy = 5 keV → Ioff: $2.81 \times 10^{-5} \rightarrow 6.33 \times 10^{-11}$ | SS: 1015.2 → 204.5 mV/dec (약 80% 개선)

4.3 Stage 3 — P-well 농도 보정

Halo와 LDD 최적화 이후 P-well 농도를 조정하여 source-drain 간 punch-through 누설을 추가로 차단하였다.

P-well 농도를 $7 \times 10^{17} \text{ cm}^{-3}$ 으로 조정함으로써 공핍층 확장을 억제하고 고온 off-state 누설 전류를 최종적으로 감소시켰다.

표 8. 최종 통합 공정 레시피

공정 단계	파라미터	최적값	역할
Halo 도핑	Dose	$1.5 \times 10^{13} \text{ cm}^{-2}$	punch-through 억제, 공핍층 확장 억제
Halo 도핑	Energy	26 keV	채널 하부 적절한 침투 깊이
LDD 도핑	Dose	$2.0 \times 10^{14} \text{ cm}^{-2}$	S/D 근처 전계 완화
LDD 도핑	Energy	5 keV	Shallow junction 형성
P-well	농도	$7 \times 10^{17} \text{ cm}^{-3}$	고온 off-state 누설 전류 추가 차단

5. 최종 결과 및 성능 비교

Baseline → Halo → LDD → P-well 보정을 거치며 SS와 Ioff가 단계적으로 개선되고 Ion/Ioff가 회복되었다.

표 9. 최적화 단계별 성능 변화 요약

단계	SS (mV/dec)	Ioff (A/μm)	Ion/Ioff
Baseline (423K, Lg=0.12μm)	1015.2	2.81×10^{-5}	23
+ Halo 최적화	838.3	4.07×10^{-7}	867
+ LDD 최적화	204.5	6.33×10^{-11}	5.14×10^6
+ P-well 보정 (최종)	198.6	1.58×10^{-12}	1.39×10^8

표 10. Baseline 대비 최종 소자 성능 개선율

파라미터	Baseline	최종 (P-well 보정)	개선율
SS (mV/dec)	1015.2	198.6	약 80.4% 감소
Ioff (A/μm)	2.81×10^{-5}	1.58×10^{-12}	약 7 오더 감소
Ion/Ioff	23	1.39×10^8	약 6×10^6 배 향상

각 공정 단계의 물리적 기여는 다음과 같다.

- Halo 도핑: 게이트 하부 공핍층 확장 억제, punch-through 전류 감소 → Ion/Ioff 37 배 상승
- LDD 도핑: S/D 근처 전계 완화 및 shallow junction 형성 → SS 80% 개선, Ioff 대폭 억제
- P-well 보정: 고온 off-state 누설 전류 추가 차단 → Ioff 최종적으로 1.58×10^{-12} A/μm 달성

6. 결론

본 프로젝트에서는 차량용 NMOS 소자의 고온(423 K, 150°C) 구동 열화 문제를 Synopsys Sentaurus TCAD 시뮬레이션을 통해 분석하고, Halo / LDD / P-well 공정 파라미터의 단계적 최적화를 통해 성능을 회복하였다.

주요 결론은 다음과 같다.

- 고온 환경에서는 intrinsic carrier 농도 증가로 I_{off} 가 급증하고 SS 가 열화되어 NMOS 의 게이트 제어력이 크게 약화된다.
- Halo 도핑은 punch-through 를 억제하고 공핍층 확장을 제어함으로써 I_{on}/I_{off} 를 37 배 이상 향상시킨다. 단, 과도한 Halo 는 오히려 채널 전위 장벽 증가로 구동 전류를 손실시키므로 Ion loss 20% 이내의 균형점 선정이 중요하다.
- LDD 도핑은 S/D 근처 전계를 완화하고 shallow junction 을 형성하여 누설 전류를 대폭 억제하며, 저에너지(5 keV) 조건이 최적임을 확인하였다.
- P-well 농도 보정으로 고온 off-state 누설 전류를 추가 차단하여 최종 I_{off} 를 1.58×10^{-12} A/ μ m 수준으로 낮추었다.
- 최종 소자는 기준 소자 대비 SS 80.4% 감소, I_{on}/I_{off} 10^8 수준 회복을 달성하였다.

본 연구를 통해 도출한 최적 공정 레시피(Halo 1.5×10^{13} cm⁻² / 26 keV, LDD 2.0×10^{14} cm⁻² / 5 keV, P-well 7×10^{17} cm⁻³)는 차량용 NMOS의 고온 신뢰성 확보를 위한 공정 설계 방향성을 제시하며, AI 반도체와 같이 고온 신뢰성이 요구되는 분야에도 적용 가능한 설계 기초 자료로 활용될 수 있다.

참고문헌

- [1] 반도체집적공정 강의자료 – 숭실대학교 이재구
- [2] Sentaurus TCAD Manual 및 예제 – Synopsys Inc.
- [3] 온도 설정 코드 – 생성형 AI 일부 참고