

# TCAD 최종 프로젝트 발표 대본

## 7 조 · 약 5 분 발표용

핵심 흐름: 목표 설정 → 변수 조정 → 특성 확인 → Trade-off 해석

### 1. 표지 (약 15 초)

안녕하세요. 7 조 발표 시작하겠습니다.

이번 프로젝트에서는 게이트 길이가 50, 100, 250, 500 나노미터인 소자를 만들고, 문턱전압과 SS 조건을 만족하도록 공정 변수를 조정했습니다.

### 2. 주요 Split 변수와 설계 목표 (약 35 초)

저희가 조정한 주요 변수는 Halo Tilt, Metal Work Function, LDD 조건, 그리고 Source/Drain 조건입니다. P-well 농도와 High-k 두께는 기본적으로 고정했습니다.

설계 목표는 두 가지입니다. 첫 번째는 500 나노미터 소자의 문턱전압을 기준으로 나머지 소자의 문턱전압 오차를 10 퍼센트 이내로 맞추는 것입니다. 두 번째는 모든 게이트 길이에서 SS 를 80 이하로 만드는 것입니다.

### 3. 게이트 길이별 공정 조건을 다르게 설정한 이유 (약 55 초)

처음에는 비슷한 공정 조건을 적용했지만, 게이트 길이가 짧아질수록 Drain 전계가 Channel 에 더 크게 영향을 주는 단채널 효과가 나타났습니다. 특히 50 나노미터 소자에서는 SS 가 약 84 에서 85 정도로 나와 목표값인 80 을 만족하지 못했습니다.

먼저 Halo Tilt 를 조정했습니다. Halo Tilt 는 Halo 도핑이 Gate 아래쪽으로 들어가는 위치를 바꾸기 때문에, 짧은 채널에서 Drain 전계가 Channel 에 미치는 영향을 줄이는 데 사용했습니다.

Metal Work Function 은 주로 문턱전압을 맞추는 용도로 사용했습니다. NMOS 에서는 Work Function 을 높이면 문턱전압이 높아지고, 낮추면 문턱전압이 낮아지는 방향입니다.

하지만 Halo Tilt 와 Work Function 만으로 50 나노미터의 SS 가 충분히 낮아지지 않았습니다. 그래서 50 나노미터에서는 LDD Dose 를 1 곱하기 10 의 13 승으로 낮추고, Source/Drain Dose 도 9 곱하기 10 의 14 승으로 소폭 낮춰 추가 최적화를 진행했습니다. 100 나노미터는 그보다 완화된 조건을 적용했고, 250 과 500 나노미터는 동일한 조건을 사용했습니다.

#### 4. 문턱전압 결과 (약 30 초)

다음은 게이트 길이에 따른 문턱전압 결과입니다. 500 나노미터 소자의 문턱전압은 0.766 볼트이고, 이를 기준으로 비교했습니다.

50 나노미터는 0.721 볼트, 100 나노미터는 0.743 볼트, 250 나노미터는 0.785 볼트입니다. 각 값의 오차는 모두 10 퍼센트 이내이므로 첫 번째 설계 조건을 만족했습니다.

#### 5. SS 와 DIBL 결과 (약 30 초)

다음은 SS 결과입니다. 50 나노미터는 약 78.3, 100 나노미터는 77.3, 250 과 500 나노미터는 약 76.5 밀리볼트 퍼 데케이드입니다. 따라서 모든 게이트 길이에서 목표값인 80 이하를 만족했습니다.

DIBL 은 Drain 전압에 따라 문턱전압이 얼마나 변하는지를 보여주는 지표입니다. 본 결과는 채널 길이별로 서로 다른 최적 공정조건을 적용했기 때문에, 순수한 채널 길이 증가에 따른 DIBL 경향과 직접 비교하기는 어렵습니다

#### 6. SimpleMOS 와 SS 우선 최적 소자 비교 (약 45 초)

다음은 기본 SimpleMOS 와 SS 를 우선으로 최적화한 소자를 비교한 결과입니다.

기준 소자의 SS 는 85.907 에서 , 최적화 후에는 70.002 까지 감소했습니다. 이는 약 18.5 퍼센트 개선된 결과입니다.

구동전류인  $I_{on}$  은 약 2.88 배 증가했습니다. 하지만 누설전류인  $I_{off}$  는 약 3.40 배 증가하여,  $I_{on}$  나누기  $I_{off}$  비율은 약 15.3 퍼센트 감소했습니다.

즉, SS 와 구동전류는 개선되었지만, 누설전류가 더 큰 비율로 증가하면서 전류비에서는 일부 손해가 발생했습니다. 따라서 이 결과는 전체 성능의 완전한 최적점이라기보다 SS 를 우선한 최적 조건으로 해석했습니다.

#### 7. 게이트 길이별 Net Active Profile (약 30 초)

다음은 게이트 길이별 Net Active 도핑 분포입니다. 각 소자에서 깊이 방향 0.04 마이크로미터 지점과 게이트 길이에 비례한 위치에 Cut line 을 설정했습니다.

이를 통해 LDD 와 Source/Drain 도핑이 형성된 위치와 농도 분포를 확인했습니다. 특히 50 나노미터 소자는 LDD 와 Source/Drain Dose 를 낮췄기 때문에 다른 소자와 도핑 분포에 차이가 나타납니다. 나머지 게이트 길이도 같은 방식으로 확인했습니다.

## 8. Transfer Curve (약 25 초)

다음은 Drain 전압 0.05 볼트에서의 게이트 길이별 Transfer Curve 입니다. 가로축은 Gate 전압이고, 세로축은 Drain 전류입니다.

Gate 전압이 증가하면서 Drain 전류가 증가하는 정상적인 NMOS 동작을 확인했습니다. 이 곡선을 이용해 문턱전압, SS, Ion 과 Ioff 를 추출했습니다.

## 9. 게이트 길이별 Ion/Ioff (약 35 초)

마지막은 게이트 길이별 Ion 나누기 Ioff 결과입니다. 이 값은 켜졌을 때 전류가 크고 꺼졌을 때 누설전류가 작을수록 커지기 때문에, 일반적으로 높을수록 우수합니다.

250 나노미터 소자가, 500 나노미터도 거의 같은 수준이었습니다. 반면 50 나노미터는 Ion 자체는 가장 크지만 Ioff 도 함께 증가하여 전류비는 가장 낮게 나타났습니다.

즉, 게이트 길이를 줄이면 구동전류 측면에서는 유리하지만 누설전류와 전류비 측면에서는 불리해지는 Trade-off 가 나타났습니다.

## 10. 결론 (약 25 초)

정리하면, 게이트 길이가 짧아질수록 단채널 효과가 커지기 때문에 모든 소자에 동일한 공정 조건을 적용하지 않고 각 게이트 길이에 맞는 조건을 사용했습니다.

Halo Tilt 는 단채널 효과를 조절하는 데 사용했고, Metal Work Function 은 문턱전압을 맞추는 데 사용했습니다. 50 나노미터의 SS 문제는 LDD 와 Source/Drain Dose 를 추가로 낮춰 해결했습니다.

그 결과 모든 게이트 길이에서 문턱전압 오차 10 퍼센트 이내와 SS 80 이하 조건을 만족했습니다. 이상으로 발표를 마치겠습니다. 감사합니다.

## 예상 질문 한 줄 답변

### Q. 왜 소자마다 공정 조건이 다른가요?

A. 게이트 길이가 짧아질수록 단채널 효과가 커져 동일 조건으로는  $V_t$  와 SS 기준을 동시에 만족하기 어려웠기 때문에 길이별 독립 최적화를 진행했습니다.

### Q. Metal Work Function 은 왜 조정했나요?

A. SS 를 직접 낮추기보다는 전체 Transfer Curve 를 이동시켜 문턱전압을 목표 범위에 맞추기 위해 사용했습니다.

**Q. LDD Dose 를 낮춘 이유는 무엇인가요?**

A. 50 나노미터에서 Drain 쪽 전기적 영향을 완화해 SS 를 낮추기 위한 방향으로 조정했습니다. 대신 저항과 Ion 에서 Trade-off 가 생길 수 있습니다.

**Q. Ion/Ioff 는 높을수록 좋은가요?**

A. 네. ON 전류가 크고 OFF 누설전류가 작다는 뜻이므로 높을수록 좋지만, SS 와  $V_t$ , DIBL 등도 함께 평가해야 합니다.

**Q. 가장 우수한 소자는 무엇인가요?**

A. Ion/Ioff 만 보면 250 나노미터가 가장 높고, SS 우선 조건에서는 최적화 소자가 가장 좋습니다. 평가 지표에 따라 답이 달라집니다.