


Báo Cáo thực hành Cấu Trúc Máy Tính

(Tuần 2: 07/03/2024)

Câu 1: Thiết kế mạch cộng Ripple Carry 8-bit:

a) Mạch thiết kế: *kiến trúc bên trong khối bai2(full-adder) ở trang sau



b) Mô phỏng:

Name	Value at 0 ps	1	10.0 ns	20.0 ns	2	30.0 ns	40.0 ns	3	50.0 ns	4	60.0 ns	70.0 ns	80.0 ns
> A	U 150	150	0	145	143	225	96	252	215				
> B	U 93	93	0	88	224	210	16	188	136				
Cin	B 0	243	0	234	368	436	112	440	351				
> S	U 243												

Giải thích: Bảng giá trị thể hiện đúng chức năng của mạch, ngoài những giá trị được liệt kê các giá trị khác cũng chính xác.

Thời điểm	Tín hiệu vào			Tín hiệu ra
	A	B	Cin	S=A+B+Cin
1	150	93	0	243
2	145	88	1	234
3	225	210	1	436
4	96	16	0	112


*Group A bao gồm và sắp xếp theo thứ tự A7-A0, định dạng unsigned decimal

*Group B bao gồm và sắp xếp theo thứ tự B7-B0, định dạng unsigned decimal


*Group S bao gồm và sắp xếp theo thứ tự Cout-S7-S0, định dạng unsigned decimal

*Kiến trúc bên trong khối bai2(full-adder) mạch cộng toàn phần:

a) Mạch thiết kế:



b) Mô phỏng:




Giải thích:

Thời điểm	Tín hiệu vào			Tín hiệu ra	
	a	b	cin	sum	carry
1	0	0	0	0	0
2	1	0	1	0	1
3	1	1	1	1	1
4	1	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	1
7	1	0	0	1	0
8	0	0	1	1	0


*Bảng giá trị giải thích trên đúng với bảng sự thật của mạch

Câu 2: Thiết kế mạch công Carry Lookahead 4-bit.

a) Mạch thiết kế:



b) Mô phỏng:



Giải thích: Bảng giá trị thể hiện đúng chức năng của mạch, ngoài những giá trị được liệt kê các giá trị khác cũng chính xác.

Thời điểm	Tín hiệu vào			Tín hiệu ra
	A	B	Cin	$S=A+B+Cin$
1	12	15	1	28
2	2	7	0	9
3	9	13	0	22
4	13	3	1	17


*Group A bao gồm và sắp xếp theo thứ tự A3-A0, định dạng unsigned decimal

*Group B bao gồm và sắp xếp theo thứ tự B3-B0, định dạng unsigned decimal


*Group S bao gồm và sắp xếp theo thứ tự Cout-S3-S0, định dạng unsigned decimal

Câu 3: Thiết kế mạch cộng Carry Lookahead 8-bit.

a) Mạch thiết kế: *kiến trúc bên trong khối look (Carry Lookahead 4-bit) là câu 2 của bài thực hành.



b) Mô phỏng:



Giải thích: Bảng giá trị thể hiện đúng chức năng của mạch, ngoài những giá trị được liệt kê các giá trị khác cũng chính xác.

Thời điểm	Tín hiệu vào			Tín hiệu ra
	A	B	Cin	$S=A+B+Cin$
1	152	93	1	246
2	244	201	0	445
3	204	117	1	322
4	191	111	1	303


*Group A bao gồm và sắp xếp theo thứ tự A7-A0, định dạng unsigned decimal

*Group B bao gồm và sắp xếp theo thứ tự B7-B0, định dạng unsigned decimal

*Group S bao gồm và sắp xếp theo thứ tự Cout-S7-S0, định dạng unsigned decimal

Câu 4: Ước lượng thời gian delay của bài 1 và bài 3 (AND và OR delay 1ns):


a) Bài 1: bao gồm 8 khối full adder, trong mỗi khối full adder có:



trong 1ns đầu tín hiệu vào đồng thời đi qua cổng XOR đầu tới cổng XOR thứ 2 rồi tới ngõ sum mất 0ns, cổng AND(trên) mất 1ns do qua cổng XOR không delay và cổng AND(dưới) mất 1ns.

+Từ tín hiệu vào đến sum mất 0ns

+Sau đó đi đến cổng OR và đến ngõ cout trong 2ns => tín hiệu vào đến cout mất 2ns đây là đường delay nhất.




Mạch Ripple Carry 8bit có 8 khối full-adder, có ngõ ra S0 delay 0ns, S1 2ns, S2 4ns, S3 6ns, S4 8ns, S5 10ns, S6 12ns, S7 14ns (các S sau S0 cần tín hiệu cout khối trước) nên đường delay nhất là từ cin->cout, qua 8 khối sẽ mất: $2ns \times 8 = 16ns$, đây là đường

delay dài nhất mạch. Delay 16ns.

b) Bài 3: Gồm 2 khối Lookahead Carry 4bit, mỗi khối có:

trong hình 6.



Hình 6. Mạch cổng Carry Lookahead 4-bit.

+Cổng S0 mất 0ns

+Từ A0 B0 qua cổng g0 và p0 đều mất 1ns sau đó qua cổng AND1 mất 1ns và đến cổng OR1 mất 1ns nữa cùng với A1 B1, nên đến S1 mất 3ns.

+Từ A1 B1 qua g1 p1 mất 1ns, qua cổng AND2 và cổng AND3 sẽ mất chung 1ns vì 1ns trước đó đã

phải qua cổng p0 và g0, đến OR2 mất 1ns nữa cùng với A2 B2, nên đến S2 delay 3ns.

+Tương tự đến S3 delay 3ns.

+Đến Cout cũng mất 3ns

=> mạch Lookahead Carry 8bit gồm 2 khối Lookahead Carry 4bit nối tiếp nhau qua cout (cout khối đầu qua cin khối kia và ra cout) nên sẽ mất $3ns \times 2 = 6ns$ để đến ngõ ra Cout, còn S0 không delay, S4 delay 3ns (cần tín hiệu cout của khối trước), S1 S2 S3 delay 3ns, S5 S6 S7 (cần tín hiệu cout khối trước) delay 6ns mỗi ngõ ra. Đường đến Cout delay 6ns.

