

Báo cáo tiến độ thiết kế RTL, Verification và luận văn

Võ Minh Huy

1 Tổng quan trạng thái

Thiết kế RTL đã triển khai gần đầy đủ phạm vi chức năng của đề tài. Môi trường UVM, scoreboard, assertion và các virtual sequence đã được xây dựng với độ bao phủ kịch bản khá rộng. Tuy nhiên, dự án chưa đạt trạng thái verification sign-off vì chưa có kết quả full regression và merged coverage hiện hành để chứng minh toàn bộ test đều đạt.

Phần luận văn đã có nội dung chính cho các chương giới thiệu, cơ sở lý thuyết, kiến trúc RTL và phương pháp verification. Chương kết quả, kết luận, hình minh họa, phụ lục và các phần đầu luận văn vẫn cần được hoàn thiện.

2 Tiến độ thiết kế RTL

2.1 Trạng thái

Mostly done. RTL đã triển khai đầy đủ phần lớn chức năng nằm trong phạm vi đề tài, nhưng chưa thể coi là hoàn tất cuối cùng trước khi full regression và coverage closure được thực hiện.

2.2 Các phần đã triển khai

- Top-level tích hợp PHY, CSR, HCI queue và protocol controller.
- I3C SDR private read và private write.
- Immediate write cho I3C và I2C.
- I2C legacy read/write sử dụng static address và open-drain.
- CCC giới hạn gồm ENTDA, ENEC và DISEC.
- Dynamic Address Assignment, bao gồm thu PID/BCR/DCR, phát dynamic address và lưu kết quả vào RX FIFO.
- FSM flow_active gồm 13 trạng thái.
- Phát START, Repeated START, STOP và SCL timing.
- Chuyển đổi open-drain/push-pull theo từng phase giao thức.
- Bốn FIFO CMD, TX, RX và RESP.

- CSR, timing registers, queue ports và Device Address Table 32 entry.
- Response/error handling cho address NACK, data NACK, DAA NACK, FIFO overflow/underflow, short read, unsupported command và host-controller abort.

2.3 RTL còn cần hoàn thiện

- bus_error_o trong TX flow hiện vẫn được tie-off về 0.
- Chưa có cơ chế timeout hoặc bus recovery hoàn chỉnh khi SCL/bus bị giữ.
- Chưa định nghĩa rõ hành vi software reset trong khi transaction đang hoạt động.
- Chưa xử lý đầy đủ unexpected STOP hoặc command bắt đầu khi bus chưa idle.
- Chưa hỗ trợ true multi-target ENTDAAs arbitration.
- IBI, Hot-Join, HDR, multi-master và Target mode chưa được triển khai; đây là các chức năng ngoài phạm vi hiện tại.

3 Tiến độ Verification/UVM

3.1 Trạng thái

Mostly implemented, chưa sign-off. Hạ tầng UVM và directed verification đã được xây dựng đáng kể, nhưng thư mục dự án chưa có full regression log, seed record và coverage report hiện hành để xác nhận chất lượng cuối cùng.

3.2 Các thành phần đã triển khai

- Register agent và I3C Target agent.
- Reactive driver, bus monitor và virtual sequencer.
- Scoreboard kiểm tra address, direction, bus data, RX FIFO data, TID, response status, response length, CCC và ENTDAAs frame.
- Kiểm tra residue cuối test: command, TX data, expected RX data và pending response không được còn dư ngoài dự kiến.
- Các Make target cho compile, simulation, smoke, coverage và regression theo nhóm.

3.3 Virtual sequence hiện có

Hiện có 77 runnable virtual sequence, không tính các base sequence.

Nhóm verification	Số vseq
CSR	14
FIFO	4
Bus/PHY/SCL	11
SDR Write	5
SDR Read	6
Immediate Transfer	4
I2C	4
CCC	5
DAA	6
Error Handling	18
Tổng cộng	77

Table 1: Phân bố runnable virtual sequence theo nhóm

3.4 SVA và functional coverage

- 10 SVA checker.
- 312 assertion property.
- 420 cover property.
- 6 covergroup cục bộ.
- Assertion hiện kiểm tra FIFO handshake, PHY synchronization, START/Sr/STOP, SCL timing, OD/PP phase, CSR, ENTDAAs, read/write datapath, abort và response backpressure.

Coverage hiện mới ở mức cục bộ. Chưa có coverage subscriber tổng thể, merged coverage cho toàn bộ 77 vseq, coverage percentage chính thức hoặc báo cáo coverage closure. Coverage target hiện tại cũng chưa đại diện cho full regression.

3.5 Verification còn cần thực hiện

- Chạy clean compile và full regression với seed được ghi lại.
- Lưu log riêng cho từng sequence, tổng hợp số UVM_ERROR và UVM_FATAL.
- Chạy coverage trên toàn regression, merge database và xuất coverage report.
- Phân tích uncovered bins và đóng coverage cho phạm vi chức năng hiện tại.
- Bổ sung FIFO pointer-wrap qua nhiều vòng sử dụng.
- Kiểm tra simultaneous read/write tại exact empty và exact full.
- Kiểm tra software-visible CMD/TX write khi FIFO đã full.
- Bổ sung reset trong START, address, TX, RX, DAA và response phase.
- Thêm scoreboard negative test để chứng minh checker phát hiện mismatch.

- Bổ sung ENTDAAs bit-level arbitration observation.
- Kiểm tra unexpected STOP và command được queue khi bus chưa idle.
- Bổ sung constrained-random mixed I3C/I2C, mixed CCC/DAA/private transfer, long-run test và performance measurement.

4 Tiến độ viết luận văn

4.1 Phần đã có nội dung chính

- Chương 1: giới thiệu, mục tiêu, phạm vi và đóng góp.
- Chương 2: I3C/I2C, SDR, CCC, ENTDAAs và yêu cầu hệ thống.
- Chương 3: kiến trúc và thiết kế RTL.
- Chương 4: phương pháp verification, UVM environment, scoreboard, SVA và vseq.
- Cấu trúc LaTeX, mục lục, danh mục hình/bảng và acronym đã được thiết lập.

4.2 Chương 5: Results and Evaluation

Đây là phần còn thiếu quan trọng nhất và phụ thuộc trực tiếp vào kết quả simulation. Cần bổ sung:

- Commit, simulator version, seed policy và phương pháp chạy regression.
- Bảng pass/fail của toàn bộ 77 runnable vseq.
- Coverage percentage, uncovered bins và coverage closure status.
- Waveform có chú thích cho SDR write, SDR read, immediate transfer, CCC, ENTDAAs và một số error/abort case tiêu biểu.
- Thống kê RTL line count theo subsystem bằng phương pháp có thể tái lập.
- So sánh định lượng với thiết kế tham chiếu.
- Bảng liên kết yêu cầu thiết kế với bằng chứng verification.

4.3 Chương 6: Conclusion and Future Work

Cần viết đầy đủ:

- Kết quả RTL và verification thực tế đã đạt được.
- Kiến thức và kỹ năng thu được trong quá trình thực hiện.
- Hạn chế của thiết kế và hạn chế của verification.
- Future work: coverage closure, bus recovery, true multi-target arbitration, IBI, HDR, Hot-Join và FPGA validation nếu cần.

4.4 Các phần khác còn thiếu

- Abstract tiếng Anh, tóm tắt tiếng Việt và keywords.
- Các hình kiến trúc, dataflow, FSM, UVM architecture, SVA binding và waveform.
- Các bảng kết quả regression, coverage, CSR, descriptor và FSM.
- Phụ lục chứa regression evidence và danh sách 77 vseq.
- Bổ sung tài liệu tham khảo để đạt ít nhất 10 nguồn và hoàn tất citation audit.
- Đồng bộ các số liệu cuối cùng: 13 trạng thái `flow_active`, 77 runnable vseq và line count lấy từ source tại thời điểm chốt luận văn.
- Build LaTeX sạch và kiểm tra TOC, LoF, LoT, glossary, caption, cross-reference, chính tả và page budget.

5 Thứ tự công việc đề xuất

P0 — Bắt buộc hoàn thành trước

1. Chạy full regression và lưu log/seed/result summary.
2. Chạy merged coverage và phân tích uncovered bins.
3. Hoàn thiện Chương 5 bằng kết quả đo thực tế.
4. Hoàn thiện abstract, Chương 6 và các hình/bảng bắt buộc.

P1 — Quan trọng

1. Bổ sung reset, FIFO boundary, arbitration và scoreboard-negative tests.
2. Chạy lại regression và coverage sau khi bổ sung test.
3. Hoàn thiện references, citation và phụ lục.

P2 — Mở rộng và cleanup

1. Tự động hóa regression summary và coverage reporting.
2. Bổ sung stress/performance tests và bus recovery.
3. Thực hiện FPGA validation chỉ khi được đưa lại vào phạm vi luận văn.

6 Kết luận

RTL đã gần hoàn tất cho phạm vi thesis và môi trường UVM đã có nền tảng mạnh với 77 vseq cùng hệ thống SVA đáng kể. Công việc quan trọng nhất còn lại là tạo bằng chứng sign-off có thể tái lập thông qua full regression và merged coverage, sau đó sử dụng các kết quả này để hoàn thiện Chương 5, Chương 6 và bản luận văn cuối cùng.