Báo cáo thực hành buổi 11+12

Họ và tên: Dương Minh Vương

MSV: 22022156


Finite State Machine

I. Định nghĩa về máy trạng thái hữu hạn (finite state machine)

Máy trạng thái hữu hạn, viết tắt là FSM, là một thành phần được sử dụng phổ biến trong thiết kế vi mạch số với ưu điểm là dễ kiểm soát quá trình hoạt động của thiết kế và dễ debug hoạt động của thiết kế.


FSM gồm có 3 thành phần cơ bản như sau:

- 1. Mạch tạo trạng thái kế tiếp (Next state logic) là mạch tổ hợp phụ thuộc vào ngõ vào FSM và giá trị trạng thái hiện tại lấy từ bộ nhớ trạng thái (state memory)
- 2. Bộ nhớ trạng thái (state memory) là phần tử lưu trạng thái hiện tại của FSM nó có thể là Flip-Flop, Latch, ... lấy ngõ vào từ mạch tạo trạng thái kế tiếp. Bộ nhớ trạng thái thường được sử dụng trong các thiết kế đồng bộ là FF hoạt động theo xung clock. Một tín hiệu reset có thể phải sử dụng để khởi động FSM đến một giá trị ban đầu. Reset không cần sử dụng đối với các FSM luôn hoạt động đúng dù giá trị ban đầu của FF là bao nhiêu.
- 3. Mạch tạo ngỗ ra (output logic) là mạch tổ hợp tạo giá trị ngỗ ra tương ứng với trạng thái hiện tại của FSM. Mạch này lấy ngỗ vào là giá trị trạng thái hiện tại và có thể tổ hợp thêm ngỗ vào của FSM.




Hình: Mô hình cơ bản của FSM

-Máy trạng thái Mealy (Mealy machine): Máy trạng thái Mealy là một máy trạng thái mà dữ liệu đầu ra được quyết định bởi trạng thái hiện tại và các dữ liệu ngõ vào.



Hình: FSM Mealy

-**Máy trạng thái Moore (Moore machine):** Máy trạng thái Moore là máy trạng thái mà dữ liệu ngỗ ra được quyết định duy nhất bởi trạng thái hiện tại.



Hình: FSM Moore

-Các bước xây dựng một mạch tuần tự

Bước 1: Tìm các biến đầu vào, biến đầu ra và biến trạng thái của các phần tử nhớ.

Bước 2: Xác định số lượng biến trạng thái chính là số lượng flip flop có trong mạch.

Bước 3: Xác định số lượng trạng thái có thể : 2ⁿ, n là số lượng biến trạng thái.

Bước 4: Tìm đầu vào kích thích cho mỗi flip flop.

Bước 5: Dùng bảng đặc trưng và bảng kích thích của mỗi flip flop để xác định trạng thái tiếp theo khi trạng thái hiện tại đã biết.

Bước 6: Chuẩn bị bảng đặc trưng từ phương trình đặc trưng của flip flop và đầu ra. Chuẩn bị bảng chuyển trạng thái từ bảng đặc trưng. Vẽ bảng thể hiện trạng thái hiện tại, trạng thái tiếp theo khi đầu vào là 0, trạng thái tiếp theo khi đầu vào là 1, đầu ra khi đầu vào là 0, đầu ra khi đầu vào là 1.

Bước 7: Gán các kí tự hợp lí cho các biến.

Bước 8: Vẽ sơ đồ trạng thái.

II. Traffic light

Traffic light

Traffic light: Two lane A and B

- > S0: Wait until there a no people in lane A
- > S1: Count down before check lane B
- S2: Wait until there are no people in lane B
- S3: Count down before check A




Fig 6. Traffic light FSM

Current State S	T_A	uts T_B	Next State
S0	0	X	S1
S0	1	X	S0
S1	X	X	S2
S2	Х	0	S3
S2	Х	1	S2
S3	X	X	S0

Fig 7. State transition table

State	Output
S0	LA: green, LB: red
S1	LA: yellow, LB: red
S2	LA: red, LB: green
S3	LA: red, LB: yellow

Output table

1. Các trạng thái (State)

Hệ thống có 4 trạng thái chính:

- S0: Đèn La: xanh, Lb: đỏ.
 - o Chờ đến khi làn A không còn người (~Ta).
- S1: Đèn La: vàng, Lb: đỏ.
 - Đếm ngược trước khi kiểm tra làn B.
- S2: Đèn La: đỏ, Lb: xanh.
 - Chò đến khi làn B không còn người (~Tb).
- S3: Đèn La: đỏ, Lb: vàng.
 - o Đếm ngược trước khi kiểm tra làn A.

2. Cấu trúc FSM

FSM được mô tả bằng hình trạng thái (Fig 6), trong đó:

- Mỗi trạng thái được liên kết với một logic điều kiện để chuyển đổi.
- Các điều kiện bao gồm:
 - o Ta: Có người trong làn A.
 - ^o Tb: Có người trong làn B.
 - Counter > 0: Bộ đếm chưa hết.

Quy trình chuyển đổi trạng thái:

- Từ S0 đến S1: Khi làn A không còn người (~Ta).
- Từ S1 đến S2: Khi bộ đếm ở trạng thái S1 bằng 0. Từ S2 đến S3: Khi làn B không còn người (~Tb).
- Từ S3 đến S0: Khi bộ đếm ở trạng thái S3 bằng 0.

3. Bảng chuyển trạng thái (Fig 7)

Bảng này mô tả cách FSM chuyển đổi giữa các trạng thái:

- Cột Current State S: Trạng thái hiện tại.
- Cột Inputs Ta, Tb: Các tín hiệu đầu vào từ cảm biến.
- Cột Next State S': Trạng thái kế tiếp dựa trên tín hiệu.

Ví dụ:

- Ở trạng thái S0:
 - Nếu Ta = 0 (không có người ở làn A): Chuyển sang S1.
 - Nếu Ta = 1 (có người ở làn A): Giữ nguyên S0.

4. Bảng đầu ra (Output table)

Bảng này hiển thị trạng thái của các đèn giao thông:

- La: Đèn giao thông ở làn A (RGB: xanh, vàng, đỏ).
- Lb: Đèn giao thông ở làn B (RGB: xanh, vàng, đỏ).

Ví du:

- Ở trạng thái S0:
 - La: Xanh (xe ở làn A được phép đi). Lb: Đỏ (xe ở làn B phải dừng).

5. Úng dụng

FSM này được sử dụng để:

- Điều khiển đèn giao thông tự động tại ngã tư có hai làn đường.
- Đảm bảo mỗi làn được ưu tiên lần lượt dựa trên trạng thái giao thông.

• Giảm thiểu xung đột giữa các làn và tăng hiệu quả giao thông.

6.Code HDL

```
always @*
                         always 0'
begin
    case (counter_sec_wire)
    0: led 7_segment_1 = 8'h3F;
    1: led 7_segment_1 = 8'h06;
    2: led 7_segment_1 = 8'h5B;
    3: led 7_segment_1 = 8'h4F;
    4: led 7_segment_1 = 8'h66;
    5: led 7_segment_1 = 8'h6D;
    6: led 7_segment_1 = 8'h7D;
    7: led 7_segment_1 = 8'h7F;
    9: led 7_segment_1 = 8'h7F;
    9: led 7_segment_1 = 8'h7F;
    9: led 7_segment_1 = 8'h7F;
    default: led 7_segment_1 = 8'h7F;
    endcase
 36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
55
56
65
66
67
                         defa
endcase
end
                            always @*
                                  | case (counter_sec_wire)
| 0: led_7_segment_2 = 8'h3F;
| 1: led_7_segment_2 = 8'h0F;
| 2: led_7_segment_2 = 8'h6F;
| 3: led_7_segment_2 = 8'h4F;
| 4: led_7_segment_2 = 8'h4F;
| 5: led_7_segment_2 = 8'h6D;
| 6: led_7_segment_2 = 8'h7D;
| 7: led_7_segment_2 = 8'h7F;
| 8: led_7_segment_2 = 8'h7F;
| 9: led_7_segment_2 = 8'h7F;
| default: led_7_segment_2 = 8'hFF;
| default: led_7_segment_2 = 8'hFF;
| default: led_7_segment_2 = 8'hFF;
| endcase
                           begin
 70
71
72
73
74
75
76
77
80
81
82
83
84
85
86
87
88
89
90
91
92
93
                            always @(posedge clk, negedge reset_n)
                           begin
  if (~reset_n)
                                              counter_clk <= 0;
                                  counter_clk == clk_div_period - 1)
    counter_clk <= 0;
else
    counter_clk <= counter_clk + 1;</pre>
                            always @(posedge clk, negedge reset_n)
                           begin
                                   counter_sec <= 4;
                                    if (~reset_n)
                                  else
begin
if (counter_reset)
counter_sec <= 4;
                                           else
counter_sec <= counter_sec;
                         end
end
96
97
98
99
100
101
                              //register state
                               always @(posedge clk, negedge reset_n)
                             begin
if (~reset_n)
                    current_state <= SO;
                                       else
                                                current_state <= next_state;
102
103
104
105
106
107
                              //current_state -> next_state
always @*
                           begin

case (current_state)

S0:

if (~Ta )

next_stat
107
108
109
110
111
112
                                                         next_state = S1;
else
113
114
115
                                                                   next_state = S0;
                                                        if (counter_sec == 0)
    next_state = S2;
else
    next_state = S1;
116
117
118
119
120
121
122
123
                                                52:
                                                         if (~Tb )
                                                         next_state = S3;
else
next_state = S2;
124
125
126
127
128
129
                                                53:
                                                        if (counter_sec == 0)
    next_state = S0;
                                                          else
                                                next_state = S3;
default:
                                      next_state = S0;
endcase
130
131
132
```

Các khối chính trong đoạn mã Khối chia tần số (clk_div_period)

```
always @(posedge clk, negedge reset_n)
  begin if (~reset_n) counter_clk <= 0;
  else if (counter_clk == clk_div_period -
      1) counter_clk <= 0;
    else counter_clk <= counter_clk +
      1;</pre>
```

end

- Chia xung nhịp thành 1 giây bằng cách sử dụng counter_clk.
- Khi đạt đến giá trị clk_div_period 1, bộ đếm được đặt lại.

Khối đếm ngược thời gian

```
always @(posedge clk, negedge reset_n)
  begin if (~reset_n) counter_sec <= 4;
  else begin if
      (counter_reset)
      counter_sec <= 4;</pre>
```

```
else if (counter_clk == clk_div_period - 1)
  counter_sec <= counter_sec - 1;</pre>
```

end

end

- counter_sec: Đếm số giây cho mỗi trạng thái đèn.
- Bộ đếm được đặt lại khi tín hiệu counter_reset được kích hoạt.

Khối trạng thái (current_state)

```
always @(posedge clk, negedge reset_n)
  begin if (~reset_n) current_state <=
  S0;
  else current_state <=
    next_state;</pre>
```

end

- current_state: Trạng thái hiện tại của hệ thống (S0, S1, S2, S3).
- next_state: Trạng thái kế tiếp dựa trên logic chuyển đổi trạng thái.

Chuyển đổi trạng thái (current_state -> next_state)

```
if (counter_sec == 0)
    next_state = S2;
else next_state =
S1; S2:
    if (~Tb) next_state
        = S3;
    else next_state =
S2; S3:
    if (counter_sec == 0)
        next_state = S0;
else next_state =
S3;
default:
    next_state = S0;
endcase
```

end

- $S0 \rightarrow S1$: Khi Ta = 0 (xe ở làn A đã hết).
- S1 → S2: Khi thời gian đếm ngược (counter_sec) của trạng thái S1 kết thúc.
- $S2 \rightarrow S3$: Khi Tb = 0 (xe ở làn B đã hết).
- S3 → S0: Khi thời gian đếm ngược (counter_sec) của trạng thái
 S3 kết thúc.

Dầu ra đèn giao thông (current_state -> output)

```
always @* begin case (current_state) S0:
```

• Tại mỗi trạng thái, đèn La và Lb được đặt theo quy định:

```
° S0: La xanh, Lb đỏ. ° S1: La vàng, Lb đỏ. ° S2: La đỏ, Lb xanh. ° S3: La đỏ, Lb vàng.
```

Hiển thị số giây trên LED 7 đoạn


```
always @* begin case
(counter_sec_wire)
    0: led_7_segment_1 = 8'h3F;
    1: led_7_segment_1 = 8'h06;
...
```

default: led_7_segment_1 = 8'hFF;
endcase


end

- Hiển thị số giây đếm ngược còn lại lên led_7_segment_1 và led_7_segment_2.
- Các giá trị HEX tương ứng với chữ số hiển thị trên LED 7 đoạn.

7. Testbench và mô phỏng mạch trên ModelSim




8. Mô phỏng mạch trên Quartus



9.Mô phỏng trên bo mạch FPGA


Video mô phỏng trên KIT:

/> Video báo cáo thực hành




BTVN:Tail Lights Controller

1: Yêu cầu bài toán



Hình 1

Mục tiêu của bài thực hành này là thiết kế máy trạng thái để điều khiển đèn hậu của xe ô tô. Có 3 đèn ở mỗi bên và lần lượt sáng để chỉ ra hướng rẽ. Hình 1 thể hiện các đèn hậu. Hình 2 minh họa trình tự sáng của các đèn cho rẽ trái (a) và rẽ phải(b)




Hình 2

Máy trạng thái cần có 2 đầu vào là Left và Right để kích hoạt trình tự sáng đèn (flashing sequence) sau khi có tín hiệu. Tại một thời điểm chỉ có một tín hiệu đầu vào. Máy trạng thái có 6 đầu ra là LA, LB, LC, RA,

RB, RC. Một khi được kích hoạt, trình tự sáng đèn sẽ diễn ra kể cả khi tín hiệu đầu vào bị hủy. Khi trình tự kết thúc, hệ thống quay lại trạng thái tất cả đèn tắt trong 1 chu kì trước khi một trình tự mới được kích hoạt.

2.Vẽ sơ đồ chuyển trạng thái



Trạng thái	Mô tả
INIT	Trạng thái bình thường, không sử dụng đèn hậu
L1	Xi nhan trái, chỉ đèn LA sáng
L2	Xi nhan trái, đèn LA, LB sáng
L3	Xi nhan trái, đèn LA, LB, LC sáng

R1	Xi nhan phải, chỉ đèn RA sáng
R2	Xi nhan phải, đèn RA, RB sáng
R3	Xi nhan phải, đèn RA, RB, RC sáng

- Từ INIT mạch sẽ chuyển trạng thái nếu nhận được tín hiệu LR' (xi nhan trái) hoặc L'R(xi nhan phải) là đúng (1).
- Khi đã ở trạng thái xi nhan trái hay xi nhan phải ,các trạng thái sẽ chuyển tiếp tuần tự ngay cả khi tín hiệu đầu vào bị hủy
 (L1->L2->L3->INIT) và (R1->R2->R3->INIT)

3. Thiết lập bảng chuyển đổi trạng thái (state transition table, thể hiện mối liên hệ giữa trạng thái hiện tại và trạng thái kế tiếp) và bảng lối ra (output table, thể hiện mối liên hệ giữa từng trạng thái và lối ra tương ứng) a, Bảng chuyển đổi trạng thái

Current State	In	Next State	
S	LEFT - L	RIGHT - R	S'
INIT	1	0	L1
L1	X	X	L2
L2	X	X	L3
L3	X	X	INIT
INIT	0	1	R1
R1	X	X	R2
R2	X	X	R3
R3	Х	Х	INIT

b,Bảng lối ra

State	LC	LB	LA	RC	RB	RA
INIT	0	0	0	0	0	0

L1	0	0	1	0	0	0
L2	0	1	1	0	0	0
L3	1	1	1	0	0	0
R1	0	0	0	0	0	1
R2	0	0	0	0	1	1
R3	0	0	0	1	1	1

^{4.} Xây dựng mạch logic các trạng thái.

Ta sẽ biểu diễn các trạng thái dưới dạng mã nhị phân tương ứng và áp dụng lý thuyết đại số Boolean để biểu diễn trạng thái kế tiếp và các biến đầu ra.

Bảng mã hóa nhị phân

State	S _{2:0}
INIT	000
L1	001
L2	010
L3	011
R1	100
R2	101
R3	110


Ta có bảng chân lý:

Cı	urrent Sta	ate	Inp	outs N		Next State		
S2	S1	S0	L	R	S'2	S'1	S'0	
0	0	0	1	0	0	0	1	

0	0	1	X	X	0	1	0
0	1	0	X	X	0	1	1
0	1	1	X	X	0	0	0
0	0	0	0	1	1	0	0
1	0	0	X	X	1	0	1
1	0	1	X	X	1	1	0
1	1	0	X	X	0	0	0

Bảng lối ra:

Cu	Current State			Outputs				
S2	S1	S0	LC	LB	LA	RC	RB	RA
0	0	0	0	0	0	0	0	0
0	0	1	0	0	1	0	0	0
0	1	0	0	1	1	0	0	0
0	1	1	1	1	1	0	0	0
b1	0	0	0	0	0	0	0	1
1	0	1	0	0	0	0	1	1
1	1	0	0	0	0	1	1	1



5:Code HDL và testbench

```
// State transition logic
                   always_comb begin
    next_state = current_state; // Default to stay in current state
                           case (current_state)
30
31
32
33
34
35
36
37
38
39
                                  INIT: begin
                                         if (left)
                                         next_state = L1;
else if (right)
                                                next_state = R1;
                                  end
                                  L1: next_state = L2;
                                  L2: next_state = L3;
L3: next_state = INIT;
                                  R1: next_state = R2;
40
41
                                  R2: next_state = R3;
R3: next_state = INIT;
                           endcase
43
44
                   end
                    // Output logic
                   always_comb begin
// Default outputs
46
                           {la, lb, lc, ra, rb, rc} = 6'b0000000;
49
50
51
         中
                          case (current_state)
                                 e (current_state)
L1: (la, lb, lc, ra, rb, rc) = 6'b100000;
L2: (la, lb, lc, ra, rb, rc) = 6'b110000;
L3: (la, lb, lc, ra, rb, rc) = 6'b111000;
R1: (la, lb, lc, ra, rb, rc) = 6'b000100;
R2: (la, lb, lc, ra, rb, rc) = 6'b000110;
R3: (la, lb, lc, ra, rb, rc) = 6'b000111;
Case
52
53
54
56
                           endcase
                   end
```

carFSM_tb.v

testVectors.txt

// left right la lb lc ra rb rc

00_000000

10_100000

10_110000

10_100000

10_100000

00_11000


01_000000

01_000100

00_000111

00_00000

6:Kiểm tra đầu ra có phải là đầu ra mong muốn



```
VSIM 100> run
# Test passed at vector 0
# Inputs: left=0, right=0, Expected: 000000, Got: 000000
# Test passed at vector 1
# Inputs: left=1, right=0, Expected: 100000, Got: 100000
# Test passed at vector 2
# Inputs: left=1, right=0, Expected: 110000, Got: 110000
# Test passed at vector 3
# Inputs: left=1, right=0, Expected: 111000, Got: 111000
# Test passed at vector 4
# Inputs: left=1, right=0, Expected: 000000, Got: 000000
# Test passed at vector 5
# Inputs: left=1, right=0, Expected: 100000, Got: 100000
# Test passed at vector 6
# Inputs: left=0, right=0, Expected: 110000, Got: 110000
# Test passed at vector 7
# Inputs: left=0, right=1, Expected: 111000, Got: 111000
# Test passed at vector 8
# Inputs: left=0, right=1, Expected: 000000, Got: 000000
# Test passed at vector 9
# Inputs: left=0, right=1, Expected: 000100, Got: 000100
# Test passed at vector 10
# Inputs: left=0, right=0, Expected: 000110, Got: 000110
# Test passed at vector 11
# Inputs: left=0, right=0, Expected: 000111, Got: 000111
# Test passed at vector 12
# Inputs: left=0, right=0, Expected: 000000, Got: 000000
# ** Note: $stop : D:/Workspace/carFSM_tb.sv(48)
# Time: 140 ps Iteration: 0 Instance: /carFSM_tb
 # Break in Module carFSM_tb at D:/Workspace/carFSM_tb.sv line 48
VSIM 101> run
VSIM 101>
```

=> Đầu ra là đầu ra mong muốn.