
Họ và tên: Dương Minh Vương

MSV: 22022156

Báo cáo tuần 5-6

I. ALU 2 bit1. Đặc tả chức năng




-ALU (Arithmetic Logic Unit) là một phần quan trọng của vi xử lý (CPU), chịu trách nhiệm thực hiện các phép toán số học (cộng, trừ, nhân, chia) và các phép toán logic (AND, OR, NOT, XOR).


-Trong mạch này ALU thực hiện các phép toán Cộng Trừ, AND, OR

Đầu vào	Đầu ra				
+A: Đầu vào số thứ nhất (2 bit).	+ CarryOut : Bit nhớ của phép cộng				
+ B: Đầu vào số thứ hai (2 bit).	+ BorrowOut : Bit nhớ của phép trừ				
+ Cin: Bit mang vào (sử dụng trong phép	+Out (Result) : Lổi ra của ALU				
cộng).					
+ Bin: Bit vay vào (sử dụng trong phép trừ).					
+ Control : Tín hiệu điều khiển phép toán nào					
được thực hiện .Cụ thể					
Control =00 : Đầu ra là kết quả phép					
cộng					
Control =01 : Đầu ra là kết quả phép trừ					
Control =10 : Đầu ra là kết quả phép And					
Control =11 : Đầu ra là kết quả phép Or					


FullAdder2Bit: Đây là module thực hiện phép cộng giữa hai số nhị phân 2-bit. Khi có thêm tín hiệu carry-in (giá trị nhớ từ phép tính trước đó), FullAdder sẽ cộng thêm giá trị này vào, tạo ra kết quả chính xác. Sau khi tính toán, kết quả cộng được lưu vào Sum, và tín hiệu CarryOut sẽ cho biết liệu phép toán có tạo ra một giá trị nhớ (carry) từ bit cao nhất hay không.




Subtractor2Bit: Đây là module thực hiện phép trừ giữa hai số 2-bit. Subtractor sẽ tính toán hiệu số của hai đầu vào A và B, và nếu cần, sẽ mượn giá trị từ phép toán trước đó (borrow-in). Kết quả của phép trừ được lưu vào Diff, và tín hiệu BorrowOut cho biết nếu có cần phải mượn khi thực hiện phép trừ.



AND_Gate thực hiện phép nhân từng bit nhị phân tương ứng của A và B



OR_Gate thực hiện phép cộng từng bit nhị phân tương ứng của A và B



BẢNG CHÂN LÍ

Control	Phép	A	B	Cin/Bin	Đầu ra				
(2bit)	toán	(2bit)	(2bit)		Result	CarryOut	BorowOut		
00	ADDER	01	10	0	11	0	-		
		11	01	1	00	1	-		
01	SUB	11	10	0	01	-	0		
		10	10	1	00	-	1		
10	AND	10	01	-	00	-	-		
		11	01	-	01	-	-		
11	OR	00	11	-	11	-	_		
		10	01	_	11	-	_		

2. Thiết kế trên ModelSim

```
module PullAdderlBit(
FullAdder2Bit.sv
                                    input logic A,
input logic B,
input logic Cin,
output logic Cin,
output logic Carry
                              1:
                                    assign Sum - A ^ B ^ Cin;
assign Carry - (A & B) | (Cin & (A ^ B));
                              endmodule
                              module PullAdder2Bit (
                                    input logic [1:0] A,
input logic [1:0] B,
input logic Cin,
output logic [1:0] Sum,
output logic Carry
                              3:
                                     logic Carry0;
                                     PullAdderlBit fa0(
                                            .A(A[0]),
                                            .B(B[0]),
                                            .Cin(Cin),
.Sum(Sum[0]),
                                            .Carry (Carry®)
                                     FullAdderlBit fal(
                                            .A(A[1]),
                                            .B(B[1]),
                                            .Cin(CarryO),
.Sum(Sum[1]),
                                            .Carry (Carry)
                              endmodule
```

```
Subtractor2Bit.sv
                     module Subtractor1Bit(
                         input logic A,
                         input logic B,
                        input logic Bin,
                         output logic Diff,
                         output logic Borrow
                         assign Diff = A ^ B ^ Bin;
                         assign Borrow = (~A & (B ^ Bin)) | (B & Bin);
                    endmodule
                     module Subtractor2Bit(
                        input logic [1:0] A,
                         input logic [1:0] B,
                         input logic Bin,
                         output logic [1:0] Diff,
                         output logic Borrow
                    ) =
                         logic Borrow0;
                         SubtractorlBit sub0(
                            .A(A[0]),
                            .B(B[0]),
                             .Bin(Bin),
                            .Diff(Diff[0]),
                            .Borrow(Borrow0)
                         Subtractor1Bit sub1(
                            .A(A[1]).
                            .B(B[1]),
                            .Bin(Borrow0),
                             .Diff(Diff[1]),
                             .Borrow (Borrow)
                        ) =
                     endmodule
                   module AND Gate (
AND_Gate.sv
                         input logic [1:0] A,
                        input logic [1:0] B,
                        output logic [1:0] Out
                   );
                         assign Out = A & B;
                   endmodule
                   module OR Gate (
OR Gate.sv
                         input logic [1:0] A,
                         input logic [1:0] B,
                         output logic [1:0] Out
                    );
                         assign Out = A | B;
                   endmodule
```


```
module ALU(
ALU.sv
                    input logic [1:0] A,
                    input logic [1:0] B,
                    input logic Cin,
                    input logic Bin,
                    input logic [1:0] Control,
                    output logic [1:0] Result,
                   output logic Carry,
                   output logic Borrow
               );
                    logic [1:0] Sum;
                    logic [1:0] Diff;
                    logic [1:0] OrResult;
                    logic [1:0] AndResult;
                    logic CarryOut;
                    logic BorrowOut;
                    FullAdder2Bit adder(
                        .A(A),
                        .B(B),
                        .Cin(Cin),
                        .Sum(Sum),
                        .Carry(CarryOut)
                    );
                    Subtractor2Bit subtractor(
                        .A(A),
                        .B(B),
                        .Bin(Bin),
                        .Diff(Diff),
                        .Borrow(BorrowOut)
                    );
                    OR Gate or gate module (
                        .A(A),
                        .B(B),
                        .Out(OrResult)
```

```
OR_Gate or_gate_module(
         .A(A),
         .B(B),
         .Out (OrResult)
    );
     AND_Gate and_gate_module(
         .A(A),
         .B(B),
         .Out(AndResult)
    );
    always_comb begin
        case (Control)
            2'b00: begin
                 Result = Sum;
                 Carry = CarryOut;
                 Borrow = 1'b0;
             end
             2'b01: begin
                 Result = Diff;
                 Borrow = BorrowOut;
                 Carry = 1'b0;
             end
             2'bl0: begin
                 Result = AndResult;
                 Carry = 1'b0;
                 Borrow = 1'b0;
             end
             2'bl1: begin
                 Result = OrResult;
                 Carry = 1'b0;
                 Borrow = 1'b0;
             end
             default: begin
                 Result = 2'b00;
                 Carry = 1'b0;
                 Borrow = 1'b0;
             end
        endcase
     end
endmodule
```


```
ALU_Testbench.sv
                                           logic [1:0] A;
logic [1:0] B;
logic Cin;
                                          logic Bin;
logic [1:0] Control;
logic [1:0] Result;
logic Carry;
logic Borrow;
                                           ALU alu(
                                                Alu(
.A(A),
.B(B),
.Cin(Cin),
.Bin(Bin),
.Control(Control),
.Result(Result),
                                                .Carry (Carry) ,
.Borrow (Borrow)
                                          initial begin
    A = 2'b01; B = 2'b10; Cin = 1'b0; Bin = 1'b0; Control = 2'b00;
#10;
                                                A - 2'b11; B - 2'b01; Cin - 1'b1; Bin - 1'b0; Control - 2'b00;
                                               A = 2'b11; B = 2'b10; Cin = 1'b0; Bin = 1'b0; Control = 2'b01; #10;
                                               A - 2'b10; B - 2'b10; Cin - 1'b1; Bin - 1'b0; Control - 2'b01; #10;
                                               A - 2'b10; B - 2'b01; Cin - 1'b0; Bin - 1'b0; Control - 2'b10; #10;
                                                A = 2'b00; B = 2'b11; Cin = 1'b0; Bin = 1'b0; Control = 2'b11; #10;
                                               A - 2'bl1; B - 2'bl1; Cin - 1'bl; Bin - 1'bl; Control - 2'b00; #10;
                                               A = 2'b01; B = 2'b10; Cin = 1'b0; Bin = 1'b0; Control = 2'b01; $10;
                                               Sfinish;
                                     endmodule
```

3.Mô phỏng


Trường hợp cộng



Trường hợp trừ




Trường hợp AND



Trường hợp OR

-/ /ALU_Testbench/A	2'b00	01	11		10		00	11	01
-/-/ /ALU_Testbench/B	2'b11	10	01	10		01	11		10
/ALU_Testbench/Cin	1'b0								
/ALU_Testbench/Bin	1'b0								
-/ /ALU_Testbench/Control	2'b11	(00		01		10	11	00	01
-/-/ /ALU_Testbench/Result	2b11	11	01		00		11		
/ALU_Testbench/Carry	1'b0								
/ALU_Testbench/Borrow	1'b0								

4.Tổng hợp trên Quartus RTL Viewer



5.Kiểm thử trên bo mạch

Đầu vào Ånh Control = 00 (Cộng) A = 10 $\mathbf{B} = 10$ Cin = 1 \Rightarrow Result = 01, CarryOut = 1Control = 00 (Cộng) A = 10B = 00Cin = 1 \Rightarrow Result = 11, CarryOut = 0

Control = 01 (Trù) A = 11B = 1011311111 Cin = 1=> Result = 00, BorrowOut = 0Control = 01 (Trừ)A = 10B = 10Cin = 1=> Result = 11, BorrowOut = 1Control = 10 (AND)A = 10 $\mathbf{B} = 00$ => Result = 00

Control = 10 (AND)A = 11B = 11=> Result = 11 Control = 11 (OR)A = 10B = 10=> Result = 10 i5 Control = 11 (OR)A = 00Training V2.1 03 MACS $\mathbf{B} = 00$ => Result = 00 I∰E R15 I∰E R25