

实验三 基于 FPGA 的数码管动态扫描电路设计（6 学时）

1. 实验目的：

- (1) 熟悉 7 段数码管显示译码电路的设计。
- (2) 掌握数码管显示原理及静态、动态扫描电路的设计。

2. 实验任务：

- (1) 利用 FPGA 硬件平台上的 4 位数码管做静态显示，用 SW0-3 输入 BCD 码，用 SW4-7 控制数码管位选；
- (2) 利用 FPGA 硬件平台上的 4 位数码管做静态显示，显示模 10 计数结果（以 1S 为节拍）；
- (3) 利用 FPGA 硬件平台上的 6 位数码管做动态显示，显示模 100 计数结果（以 1S 为节拍）。

3. 任务 1 指导（重点掌握数码管的静态显示原理和译码电路的设计）

- (1) Top-level 设计




图 3-1 任务 1 顶层电路

- (2) decoder 模块设计

7448 为共阴极数码管译码器（功能表见附录），可将 4 位 8421BCD 码译为七位段码，驱动数码管以十进制数形式显示数字字形。




图 3-2 decoder 模块

- (3) 引脚锁定：对顶层文件中的输入输出引脚进行引脚锁定。

引脚名称		引脚号	引脚名称		引脚号
数据输入端	code[3]		数码管段选端	seg[6]	
	code[2]			seg[5]	
	code[1]			seg[4]	
	code[0]			seg[3]	
				seg[2]	
				seg[1]	
				seg[0]	

位选控制端	dig_ctrl[3]		数码管位选端	dig[3]	
	dig_ctrl[2]			dig[2]	
	dig_ctrl[1]			dig[1]	
	dig_ctrl[0]			dig[0]	

4. 任务 2 指导（重点学会已有设计文件的调用）

（1）Top\_level 设计：根据任务要求，需要一个秒信号产生模块，一个模 10 的计数模块以及一个译码显示模块，秒信号产生模块将开发板上的 50MHz 信号分频为 1Hz 信号,用作模 10 计数模块的时钟,模 10 电路完成 0000-1001 的计数，计数结果送译码模块，输出相应的段码。以上模块都是我们在之前的实验中已经设计和绘制过的：fre\_div、cnt10、decoder。请同学们自行设计该顶层文件。

图 3-3 任务 2 顶层文件

（2）已有设计文档的调用：请将需要的原理图文件（.bdf 文件）和已经封装的 symbol 文件 copy 到与本项目工程文件同一路径下，然后将.bdf 文件添加至本工程（注意需要添加所有用到的设计文件，包括底层的）。

注：本项目所有文件及层次如下

Top_level:	7seg_display_cnt10		
Level2:	fre_div	cnt10	decoder
Level1:	m100		

5. 任务 3（重点掌握数码管的动态显示原理及动态扫描电路的设计）

（1）顶层电路

由分频模块 fre\_div，计数器模块 counter100，动态显示模块 diaplay 构成。分频模块 fre\_div 将可将实验平台晶体振荡器提供的 50MHz 时钟信号分频，输出 500Hz，1KHz 及 1Hz 三种信号备用，conter100 模块实现模 100 计数功能，display 模块为数码管动态显示模块，实现计数数字在 6 位数码管上的动态显示。




图 3-4 任务 3 顶层文件（图中略去输入输出端口）

(2) 分频器模块 `fre_div`

该模块已经在之前的实验中设计完成，请将设计文件和封装文件拷贝至当前工程文件夹待用。

(3) 计数器模块 `counter100`

可使用 74390 设计实现 00-99 的模 100 计数。输入 `clk`，输出 `shi[3..0]`和 `ge[3..0]`。

(4) 译码显示模块 `display`

该模块由数码管选择模块 `counter6`，位选模块 `dig_select`，段选模块 `seg_select` 以及译码模块 `decoder` 构成，请根据各功能模块功能以及工作原理补充完成该模块总体设计。




图 3-5 `display` 模块（图中略去输入输出端口）

- a) 数码管选择模块 `counter6`: 实现 000-101 的计数，用以选择 6 位数码管，本模块之前已完成，不再赘述。
- b) 位选模块 `dig_select`: 该模块用于选择数码管显示位，学习板上数码管为共阴数码管，位选为低电平有效。请自行设计电路，实现表格功能。提示：74138 为 3-8 译码器。

<code>add[2..0]</code>	<code>dig[5..0]</code>
000	111110
001	111101
010	111011
011	110111
100	101111
101	011111
110	111111
111	111111

图 3-6 `dig_select` 模块（请自行设计）

- c) 译码模块 `decoder`: 本模块在数码管静态显示实验中已经设计，不再赘述，调入相关文件备用。
- d) 段选模块 `seg_select`: 该模块功能是从 6 组输入信号（`hour_shi[3..0]`、`hour_ge[3..0]`、`min_shi[3..0]`、`min_ge[3..0]`、`sec_shi[3..0]`、`sec_ge[3..0]`）中选择一组输出 `code[3..0]`，由 `add[2..0]`控制选择。




图 3-7 seg\_select 模块（图中略去输入输出端口）

上图中 1bit 选择模块 seclect1bit 功能为从 6 位输入数据中选择 1 位输出。提示：74151 为 8 选 1 数选器。

图 3-8 seclect1bit 模块（请自行设计）

注：本项目所有文件及层次如下：

Top_level:	7seg_display_cnt100					
Level3:	fre_div	cnt100	display			
Level2:	m100		counter6	dig_select	seg_select	decoder
Level1:					seclect1bit	

6. 引脚配置


引脚名	引脚号	引脚名	引脚号
clk		seg[6]	
dig[5]		seg[5]	
dig[4]		seg[4]	
dig[3]		seg[3]	
dig[2]		seg[2]	
dig[1]		seg[1]	
dig[0]		seg[0]	

7. 实验结果（实验结果，如：波形结果、硬件平台结果；实验过程中的重点、难点、遇到的问题及解决方法等）

8. 附录：（附录部分不用随实验报告上交）

(1) 数码管原理。

LED 数码管也称为半导体数码管，是目前数字电路中最常用的显示器件之一，它以发光二极管作为笔段，分为共阴和共阳两种，其差别在于共阴数码管的八段发光二极管的阴极都连在一起，而阳极对应各段分别控制；共阳数码管则是八段发光二极管的阳极连在一起，阴极各段可分别控制，具体见下图。



段数码管引脚图

引脚图中的 3 脚和 8 脚是公共端 com，连在一起，7 段数码管加上一个小数点共计 8 段，因此对数码管进行编码正好是一个字节（8 位二进制）。以共阴数码管为例，公共端接 GND，其余各段高电平点亮，则数码编码见表。

显示	dp	g	f	e	d	c	b	a
0	0	0	1	1	1	1	1	1
1	0	0	0	0	0	1	1	0
2	0	1	0	1	1	0	1	1
3	0	1	0	0	1	1	1	1
4	0	1	0	1	0	1	0	1
5	0	1	0	1	1	1	0	1
6	0	1	1	1	1	1	0	1
7	0	0	0	0	0	1	1	1
8	0	1	1	1	1	1	1	1
9	0	1	0	1	1	1	1	1
A	0	1	1	1	0	1	1	1
B	0	1	1	1	1	1	0	0

C	0	0	1	1	1	0	0	1
D	0	1	0	1	1	1	1	0
E	0	1	1	1	1	0	0	1
F	0	1	1	1	0	0	0	1


数码管有两种显示方式：

➤ 静态显示

每个数码管的 8 个段选信号（a~g、dp）都必须接一个 8 位数据线来保持显示的字形。当送入一次字型码后，显示可一直保持，直到送入新的字形码为止。优点是占用 CPU 时间少，便于控制显示。缺点是占用 I/O 口资源太多，如有 8 个数码管，就需要 8×8=64 个 I/O 口。

➤ 动态显示

将所有数码管的 8 个显示笔划的同名端连在一起，另外为每个数码管的公共极 COM 增加位选通控制电路，位选通由各自独立的 I/O 线控制。如有 8 个数码管，则一共需要 16 个 I/O 口（8 个段选、8 个位选），见图 2-5-2，其中 k1~k8 是位选信号。当输出字形码时，所有数码管都接收到相同的字形码，但究竟是哪个数码管会显示出字形，取决于对位选通 COM 端电路的控制，所以我们只要将需要显示的数码管的选通控制打开（以共阴数码管为例，低电平选中相应数码管），该位就显示出字形，没有选通的数码管就不会亮。通过分时轮流控制各个数码管的 COM 端，就使各个数码管轮流受控显示，这就是动态驱动。所谓动态扫描显示即轮流向各位数码管送出字型码，尽管实际上各位数码管并非同时点亮，但只要扫描的速度足够快，利用发光二极管的余辉和人眼视觉暂留作用，使人感觉各位数码管同时在显示。动态显示的亮度比静态显示要差一些，但是能够节省大量的 I/O 端口，而且功耗更低。




8 位数码动态扫描显示电路

(2) 7448 译码器

7448 功能表


序 号	输 入							输 出							字形
	LT	RBI	D	C	B	A	BI/RBO	Q <sub>a</sub>	Q <sub>b</sub>	Q <sub>c</sub>	Q <sub>d</sub>	Q <sub>e</sub>	Q <sub>f</sub>	Q <sub>g</sub>	
0	1	1	0	0	0	0	1	1	1	1	1	1	1	0	□
1	1	X	0	0	0	1	1	0	1	1	0	0	0	0	1
2	1	X	0	0	1	0	1	1	1	0	1	1	0	1	2
3	1	X	0	0	1	1	1	1	1	1	1	0	0	1	3
4	1	X	0	1	0	0	1	0	1	1	0	0	1	1	4
5	1	X	0	1	0	1	1	1	0	1	1	0	1	1	5

6	1	X	0	1	1	0	1	0	0	1	1	1	1	1	6
7	1	X	0	1	1	1	1	1	1	1	0	0	0	0	7
8	1	X	1	0	0	0	1	1	1	1	1	1	1	1	8
9	1	X	1	0	0	1	1	1	1	1	0	0	1	1	9
10	1	X	1	0	1	0	1	0	0	0	1	1	0	1	□
11	1	X	1	0	1	1	1	0	0	1	1	0	0	1	コ
12	1	X	1	1	0	0	1	0	1	0	0	0	1	1	⊔
13	1	X	1	1	0	1	1	1	0	0	1	0	1	1	≡
14	1	X	1	1	1	0	1	0	0	0	1	1	1	1	⌒
15	1	X	1	1	1	1	1	0	0	0	0	0	0	0	灭
X	X	X	X	X	X	X	0	0	0	0	0	0	0	0	灭
脉冲 X	1	0	0	0	0	0	1	0	0	0	0	0	0	0	灭
灯测试	0	X	X	X	X	X	1	1	1	1	1	1	1	1	日



4 线七段译码器 驱动器 74LS48

(3) 3-8 译码器



输    入					输    出							
$S_1$	$\overline{S_2} + \overline{S_3}$	$A_2$	$A_1$	$A_0$	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
0	$X$	$X$	$X$	$X$	1	1	1	1	1	1	1	1
$X$	1	$X$	$X$	$X$	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

74138 功能表