


35강, 36강_I/O Device 접속 방식 들(1)(2)

🕒 Created	@Aug 19, 2020 4:08 PM
🏷 Tags	RE



Programmed I/O(=Polling)의 동작 원리: CPU가 Printer로 Data를 출력하는 과정을 중심으로

단점
CPU는 출력할 Data가 있을 때 주기적으로 Ready Status Bit를 검사하므로 다른 일을 할 시간이 부족함

이점으로

Memory

1. Print Data

2. Ready Status Bit(Status Register) 읽기

단점
모든 Data는 항상 MM → CPU → Printer Controller → Printer.
CPU가 배제될 수는 없을까?

3. Write Control Bit에 1을 Set

4. Ready Status Bit(Ready Register)에 0이 될 때까지 주기적 검사

5. Write Control Bit에 따라 Print Data를 Print하고 Write Control Bit를 Reset하고 Ready Status Bit를 Set

6. Print 할 Data가 없어질 때까지 2부터 5까지를 반복

Ready Status Bit	Write Control Bit	Data Register
0	0	xxxx
0	0	1010
0	1	1010
1	0	xxxx

Printer Controller

Printer

Programmed I/O에서 Data Register와 Status/Control Register를 어떻게 Addressing할 것인가? - Memory-Mapped I/O

전체 Address Space

Address: 0, 511, 512, 1023

MM을 위한 Address Space

I/O를 위한 Address Space

Address Bit: 10 Bits → 기억장소의 수: 1024
상위 512 Address: MM에 할당
하위 512 Address: I/O장치들에 할당

Data Register Address(Printer): 512 번지
Status/Control Register Address(Printer): 513 번지
b0: READY Status Bits, b7: Write Control Bits

MM Read/Write 신호 = I/O Read/Write 신호


MM Address 영역의 일부를 I/O Controller 내 Register들의 Address로 할당하는 방식
→ MM Address 공간이 감소

Programmed I/O에서 Data Register와 Status/Control Register를 어떻게 Addressing할 것인가? - Memory-Mapped I/O

Memory-Mapped I/O Program	
TEST: LOAD 513:	Status/Control Register의 내용을 읽는다.
ANI 01H:	READY Status Bit를 제외한 모든 Bit들을 0으로 Clear한다. (8bit Register)
JZ TEST:	만일 READY Status Bit가 0이라면 TEST로 Jump한다.
LOAD 100:	Print 할 Data를 MM로 부터 읽어온다.
STOR 512:	Print 할 Data를 Data Register에 쓴다.
LOAD 80H:	AC에 Binary 10000000을 Load한다.
STOR 513:	Write Control Bit를 세팅한다.

512 프린트를 위한 데이터 레지스터

Programmed I/O에서 Data Register와 Status/Control Register를 어떻게 Addressing할 것인가? - Isolated I/O



Programmed I/O에서 Data Register와 Status/Control Register를 어떻게 Addressing할 것인가? - Isolated I/O

Address Bit: 10 Bits → 기억장소의 수: 1024
 1024개 Address: MM에 별도 할당
 1024개 Address: I/O장치들에 별도 할당

MM을 위한 Address Space
 I/O를 위한 Address Space



MM Read/Write 신호와 별도로 별도의 I/O Read/Write 신호 필요

MM Address 영역과는 별도로 I/O Controller Register들의 Address 공간을 할당하는 방식
 → MM Address공간이 줄어들지 않음

I/O 장치의 Data Register Address: 0 번지
 Status/Control Register Address: 1 번지
 b0: READY Status Bits, b7: WRITE Control Bits

Programmed I/O에서 Data Register와 Status/Control Register를 어떻게 Addressing할 것인가? - Isolated I/O

Isolated I/O Program	
TEST: IN 1	Status/Control Register의 내용을 읽는다.
ANI 01H	READY Status Bit를 제외한 모든 Bit들을 0으로 Clear한다.
JZ TEST:	만일 READY Status Bit가 0이라면 TEST로 Jump한다.
LOAD 100:	Print 할 Data를 MM로 부터 읽어온다.
OUT 0:	Print 할 Data를 Data Register에 쓴다.
LOAD 80H:	AC에 Binary 10000000을 Load한다.
OUT 1:	Write Control Bit를 Setting한다.



초인종을 어떻게 구현할까? 병렬 구현 방식 → Multiple Interrupt Line

각 I/O Controller와 CPU 사이에 별도의 Interrupt Request (INTR) 선과 Interrupt Acknowledge (INTA) 선을 접속하는 방법 → Interrupt를 누가 발생시켰는지 자동적으로 알게 됨

H/W와 복잡하고, 접속 가능한 I/O 장치들의 수가 (CPU의 Interrupt 핀과 입력 핀의 수에 의해 제한됨)


I/O Controller2가 INTR2 신호를 Set → CPU는 INTA2 신호를 Set함으로써 그 Controller에게 Interrupt 요구를 인식하였음을 알리고, Interrupt를 위한 서비스를 시작 → I/O Controller2는 INTR2 신호를 해제(0으로 Reset) → CPU도 INTA2 신호를 해제

초인종을 어떻게 구현할까? 직렬 구현 방식 = Daisy-Chain 방식


AI₁ I/O Controller1, AO₁, AI₂ I/O Controller2, AO₂, AI₃ I/O Controller3, AO₃, AI₄ I/O Controller4, AO₄

- Interrupt를 요구한 I/O 장치는 AI_n 입력을 받는 즉시 자신의 고유(ID) 번호, 즉 Interrupt vector를 Data Bus를 통하여 CPU로 전송
(참고: Interrupt 벡터는 해당 I/O 장치를 위한 Interrupt Service Routine의 시작 Address)

초인종을 어떻게 구현할까? S/W Polling 기반 구현 방식



두 방식의 근본적인 문제점: Data 경로가 MM → CPU → I/O, CPU를 배제하는 방법은?



- Cycle Stealing** : CPU가 Main Memory를 Access하지 않는 시간 (CPU가 내부적으로 Instruction을 해독하거나 ALU 연산을 수행하는 시간) 동안에 System Bus를 사용

