

# TR8253 用户指南

文档版本 r1.02

发布日期 2024-06-07



# 前 言

## 概述

本文档详细描述 EtherCAT 从站芯片 TR8253/TR8253L 用户开发指南。

## 读者对象

本指南主要适用于以下工程师：

- 芯片维护支持工程师
- 产品硬件开发/测试/维护工程师

## 符号约定

在本文中可能出现下列标志，它们所代表的含义如下。

| 符号                                                                                     | 说明                                                                     |
|----------------------------------------------------------------------------------------|------------------------------------------------------------------------|
|  危险 | 用于警示紧急的危险情形，若不可避免，将会导致人员死亡或严重的人身伤害。                                    |
|  警告 | 用于警示潜在的危险情形，若不可避免，可能会导致人员死亡或严重的人身伤害。                                   |
|  小心 | 用于警示潜在的危险情形，若不可避免，可能会导致中度或轻微的人身伤害。                                     |
|  注意 | 用于传递设备或环境安全警示信息，若不可避免，可能会导致设备损坏、数据丢失、设备性能降低或其它不可预知的结果。<br>“注意”不涉及人身伤害。 |
|  说明 | 用于突出重要/关键信息、最佳实践和小窍门等。<br>“说明”不是安全警示信息，不涉及人身、设备及环境伤害信息。                |

# 修改记录

修改记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内容。

| 修改日期       | 版本    | 问题单号 | 修改描述       | 修改作者  |
|------------|-------|------|------------|-------|
| 2023.12.27 | r1.00 |      | 初始版本       | Kai   |
| 2024.02.27 | r1.01 |      | 增加“常见问题”章节 | Kai   |
| 2024.06.07 | r1.02 |      | 增加有源晶振硬件方案 | Szhou |
|            |       |      |            |       |
|            |       |      |            |       |
|            |       |      |            |       |

# 目 录

前 言 ..... ii

1 概述 ..... 1

1.1 特性列表 ..... 1

2 寄存器 ..... 3

2.1 寄存器列表 ..... 3

3 TR8253L 从 LAN9253 移植指南 ..... 9

3.1 功能特性区别 ..... 9

3.2 电源方案区别 ..... 10

3.3 IO Type 区别 ..... 11

3.4 软件驱动区别 ..... 12

3.4.1 PDI 模式对比 ..... 12

3.4.2 SPI 接口驱动 ..... 13

3.4.3 HBI 接口驱动 ..... 13

3.5 常见问题 ..... 14

3.5.1 TR8253 及 TR8253L 主要区别有哪些 ..... 14

3.5.2 从 LAN9252/LAN92653 移植时 XML 文件需要注意哪些问题 ..... 14

3.5.3 跟 LAN9252/LAN9253 共用 PCB 设计时的硬件区别有哪些 ..... 14

3.5.4 与 LAN9252/LAN92653 软件驱动区别有哪些 ..... 15

# 插图目录

---

未找到图形项目表。

# 表格目录

---

表 1-1 TR8253 系列特性对比 .....1

表 2-1 TR8253 系列寄存器自定义列表 .....3

表 3-1 TR8253 系列 IO type 对比 .....11

表 3-2 TR8253 系列 PDI 模式对比 ..... 12

## 手册使用约束

---



### 注意

应用芯片时，需按照芯片手册注明的功能、性能、配置步骤等信息进行软硬件开发，未按手册注明的信息进行操作，可能会出现不可预知风险。任何不按手册注明的信息进行的应用需得到芯片 SE 或者 FAE 书面认可才能进行。切勿依商用器件经验推测，否则后果自行承担，谢谢！

---

# 1 概述

TR8253/TR8253L 为 EtherCAT 系列从控芯片，集成了倍福自动化授权的 ESC core 模块。它支持 2/3 端口的 EtherCAT 通信，用于 EtherCAT 从现场总线应用程序。

TR8253/TR8253L 提供两种数据接口，即 HBI 接口和 SPI Slave 接口，可用于连接到外部 MCU/DSP，以支持 EtherCAT 功能。

TR8253/TR8253L 支持广泛的应用。例如，它可以用作没有外部逻辑的 16 位数字 I/O 节点，使用分布式时钟，或者作为最多三个 EtherCAT 通信端口的控制器设计的一部分。

TR8253/TR8253L 集成了两个 100M Fast Ethernet 电流型 PHY，支持 100Mbps 全双工和 HP auto MDIX 功能的。并且可以通过 MII 外接 PHY，支持三端口应用。

## 1.1 特性列表

表 1-1 TR8253 系列特性对比

| Feature                          | Triductor<br>TR8253/TR8253L | Microchip<br>LAN9253 | Microchip<br>LAN9252 |
|----------------------------------|-----------------------------|----------------------|----------------------|
| Number of supported PHY          | 2xPHY, 1xMII                | 2xPHY, 1xMII         | 2xPHY, 1xMII         |
| Number of supported FMMUs        | 8                           | 8                    | 3                    |
| Number of supported SyncManagers | 8                           | 8                    | 4                    |
| Process Ram Data Size(kB)        | 8                           | 8                    | 4                    |
| Fiber support (100BASE-FX)       | N                           | N                    | Y                    |
| PHY Auto MDIX                    | Y                           | Y                    | Y                    |

| Feature                                                                                             | Triductor<br>TR8253/TR8253L           | Microchip<br>LAN9253 | Microchip<br>LAN9252      |
|-----------------------------------------------------------------------------------------------------|---------------------------------------|----------------------|---------------------------|
| Fix 100Mbps full-duplex (AN disable)                                                                | N                                     | Y                    | Y                         |
| Tx/Rx Frame Counters (Register)                                                                     | Y                                     | N                    | N                         |
| EEPROM Emulation                                                                                    | N                                     | Y                    | N                         |
| Power Management                                                                                    | N                                     | Y                    | Y                         |
| LDOs                                                                                                | 1.8v,1.2v                             | 1.8v,1.2v            | 1.2v                      |
| I/O Supply Voltage                                                                                  | 3.0v~3.6v                             | 1.62v~3.6v           | 1.62v~3.6v                |
| Ethernet Magnetics Supply Voltage                                                                   | 3.0v~3.6v                             | 2.25v~3.6v           | 2.25v~3.6v                |
| Maximum Power Dissipation<br>(Internal Regulator Enabled, 3.3 V Ethernet Magnetics supply included) | 990mW                                 | NA                   | 821mW                     |
| Package Type                                                                                        | TR8253:QFN64 9x9<br>TR8253L:LGA64 9x9 | QFN64 9x9            | QFN64 9x9<br>TQFP64 10x10 |

# 2 寄存器

## 2.1 寄存器列表

表 2-1 TR8253 系列寄存器自定义列表

| Address | Bits | Description                                                                                                                                                                                                                                                                                                           | ECAT | PDI | Default                            |
|---------|------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------|-----|------------------------------------|
| 0000h   | 7:0  | EtherCAT Controller Type                                                                                                                                                                                                                                                                                              | RO   | RO  | A6h                                |
| 0001h   | 7:0  | EtherCAT Controller Revision                                                                                                                                                                                                                                                                                          | RO   | RO  | 0                                  |
| 0041h   | 7:0  | ESC Reset PDI<br><b>Note:</b> These bits have no affect.                                                                                                                                                                                                                                                              | -    | -   | 0                                  |
| 0138h   | 7:0  | RUN LED OVERRIDE REGISTER<br><b>Note:</b> These bits have no affect.                                                                                                                                                                                                                                                  | -    | -   | 0                                  |
| 0139h   | 7:0  | ERR LED OVERRIDE REGISTER<br><b>Note:</b> These bits have no affect.                                                                                                                                                                                                                                                  | -    | -   | 0                                  |
| 0140h   | 7:0  | 04h:Digital I/O<br>05h:Beckhoff SPI<br>90h: HBI Multiplexed 1 Phase 8-bit (EtherCAT Direct Mapped Mode)<br>91h: HBI Multiplexed 1 Phase 16-bit (EtherCAT Direct Mapped Mode)<br>92h: HBI Multiplexed 2 Phase 8-bit (EtherCAT Direct Mapped Mode)<br>93h: HBI Multiplexed 2 Phase 16-bit (EtherCAT Direct Mapped Mode) | RO   | RO  | 0<br>Later<br>EEPRO<br>MADR<br>0x0 |

| Address                                                                   | Bits | Description                                                                                                                                                                                                                | ECAT | PDI | Default                                 |
|---------------------------------------------------------------------------|------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------|-----|-----------------------------------------|
| 0141h                                                                     | 2    | Distributed Clocks SYNC Out Unit:<br>0: disabled (power saving)<br>1: enabled                                                                                                                                              | RO   | RO  | 0<br><br>Later<br>EEPROM<br>MADR<br>0x0 |
|                                                                           | 3    | Distributed Clocks Latch In Unit:<br>0: disabled (power saving)<br>1: enabled                                                                                                                                              |      |     |                                         |
| 0142h~0143h                                                               | 15:0 | ASIC CONFIGURATION REGISTER<br><b>Note:</b> These bits have no affect.                                                                                                                                                     | -    | -   | 0                                       |
| 0150h<br>(Reg.140:05h)                                                    | 1:0  | SPI mode:<br>0~2: Invalid<br>3: SPI mode 3                                                                                                                                                                                 | RO   | RO  | 0<br><br>Later<br>EEPROM<br>MADR<br>0x1 |
|                                                                           | 5    | Data Out sample mode:<br>0: Normal sample (SPI_DO and SPI_DI are<br>sampled at the same SPI_CLK edge)<br>1: Invalid                                                                                                        |      |     |                                         |
| 0150h<br>(Reg.140:90h)<br>(Reg.140:91h)<br>(Reg.140:92h)<br>(Reg.140:93h) | 0    | WAIT_ACK output driver:<br>0: Push-Pull<br>1: Open Drain                                                                                                                                                                   | RO   | RO  | 0<br><br>Later<br>EEPROM<br>MADR<br>0x1 |
|                                                                           | 1    | WAIT_ACK output polarity:<br>0: active low<br>1: active high                                                                                                                                                               |      |     |                                         |
|                                                                           | 2    | HBI ALE Polarity<br><br>Configures the polarity of the HBI interface<br>ALEHI and ALELO signals.<br>0: Active Low Strobe (Address latched on rising<br>edge)<br>1: Active High Strobe (Address latched on falling<br>edge) |      |     |                                         |

| Address                                                  | Bits | Description                                                                                                                                                                                                                                      | ECAT | PDI | Default                     |
|----------------------------------------------------------|------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------|-----|-----------------------------|
|                                                          | 3    | HBI Write, Enable Polarity<br>Configures the polarity of the HBI interface write signal.<br>0: Active Low Write<br>1: Active High Write                                                                                                          |      |     |                             |
|                                                          | 4    | HBI Read, Read/Write Polarity<br>Configures the polarity of the HBI interface read signal.<br>0: Active Low Read<br>1: Active High Read                                                                                                          |      |     |                             |
|                                                          | 5    | HBI Chip Select Polarity<br>Configures the polarity of the HBI interface chip select signal.<br>0: Active Low<br>1: Active High                                                                                                                  |      |     |                             |
|                                                          | 6    | HBI Read/Write Mode<br>Configures the HBI interface for separate read and write signals or direction and enable signals.<br>0: Read and Write<br>1: Direction and Enable                                                                         |      |     |                             |
|                                                          | 7    | HBI ALE Qualification<br>Configures the HBI interface to qualify the ALEHI and ALELO signals with the CS signal.<br>0: Address input is latched with ALEHI and ALELO<br>1: Address input is latched with ALEHI and ALELO only when CS is active. |      |     |                             |
| 0152h<br>(Reg.140:90h)<br>(Reg.140:91h)<br>(Reg.140:92h) | 0    | Read WAIT_ACK Removal Delay<br>0: Normal read WAIT_ACK output<br>1: Delayed read WAIT_ACK output                                                                                                                                                 | RO   | RO  | 0<br>Later<br>EEPRO<br>MADR |

| Address       | Bits | Description                                                                                                   | ECAT | PDI  | Default |
|---------------|------|---------------------------------------------------------------------------------------------------------------|------|------|---------|
| (Reg.140:93h) | 1    | Perform Internal Write<br>0: Following host write cycle (posted)<br>1: Following host read cycle (non-posted) |      |      | 0x3     |
|               | 2    | HBI BE1/BE0 Polarity<br>0: BE1/BE0 pins active low<br>1: BE1/BE0 pins active high                             |      |      |         |
|               | 3    | IRQ output polarity:<br>0: active low<br>1: active high                                                       |      |      |         |
|               | 4    | HBI BE1/BE0 Ignore<br>0: BE1/BE0 pins are activated<br>1: BE1/BE0 pins are ignored                            |      |      |         |
| 0320h-0321h   | 15:0 | RX counter of Port 0 (counting is stopped when 0xFFFF is reached).                                            | R/WC | R/WC | 0       |
| 0322h-0323h   | 15:0 | TX counter of Port 0 (counting is stopped when 0xFFFF is reached).                                            | R/WC | R/WC | 0       |
| 0324h-0325h   | 15:0 | RX counter of Port 1 (counting is stopped when 0xFFFF is reached).                                            | R/WC | R/WC | 0       |
| 0326h-0327h   | 15:0 | TX counter of Port 1 (counting is stopped when 0xFFFF is reached).                                            | R/WC | R/WC | 0       |
| 0328h-0329h   | 15:0 | RX counter of Port 2 (counting is stopped when 0xFFFF is reached).                                            | R/WC | R/WC | 0       |
| 032Ah-032Bh   | 15:0 | TX counter of Port 2 (counting is stopped when 0xFFFF is reached).                                            | R/WC | R/WC | 0       |
| 032Ch-032Dh   | 15:0 | RX counter of Port 3 (counting is stopped when 0xFFFF is reached).                                            | R/WC | R/WC | 0       |
| 032Eh-032Fh   | 15:0 | TX counter of Port 3 (counting is stopped when 0xFFFF is reached).                                            | R/WC | R/WC | 0       |

| Address     | Bits | Description                                                                                                                              | ECAT | PDI  | Default |
|-------------|------|------------------------------------------------------------------------------------------------------------------------------------------|------|------|---------|
| 0330h-0331h | 15:0 | RX CRC Error counter of Port 0 (counting is stopped when 0xFFFF is reached).                                                             | R/WC | R/WC | 0       |
| 0332h-0333h | 15:0 | RX CRC Error counter of Port 1 (counting is stopped when 0xFFFF is reached).                                                             | R/WC | R/WC | 0       |
| 0334h-0335h | 15:0 | RX CRC Error counter of Port 2 (counting is stopped when 0xFFFF is reached).                                                             | R/WC | R/WC | 0       |
| 0336h-0337h | 15:0 | RX CRC Error counter of Port 3 (counting is stopped when 0xFFFF is reached).                                                             | R/WC | R/WC | 0       |
| 0510h       | 1    | Management Interface can be controlled by PDI (registers 0x0516-0 x0517):<br>0: Only ECAT control<br>1: PDI control possible             | RO   | RO   | 1       |
| 0516h       | 0    | Access to MII management:<br>0: ECAT enables PDI takeover of MII management control<br>1: ECAT claims exclusive access to MII management | W    | -    | 0       |
| 0517h       | 0    | Access to MII management:<br>0: ECAT has access to MII management<br>1: PDI has access to MII management                                 | -    | W    | 0       |
|             | 1    | Force PDI Access State:<br>0: Do not change Bit 517.0<br>1: Reset Bit 517.0 to 0                                                         | W    | -    | 0       |
| 0518h       | 7:0  | PHY PORT0 STATUS REGISTERS<br><b>Note:</b> These bits have no affect.                                                                    | -    | -    | 0       |
| 0519h       | 7:0  | PHY PORT1 STATUS REGISTERS<br><b>Note:</b> These bits have no affect.                                                                    | -    | -    | 0       |
| 051Ah       | 7:0  | PHY PORT2 STATUS REGISTERS<br><b>Note:</b> These bits have no affect.                                                                    | -    | -    | 0       |

| Address     | Bits  | Description                            | ECAT | PDI | Default  |
|-------------|-------|----------------------------------------|------|-----|----------|
| 0E00h-0E01h | 15:0  | RESERVED                               | RO   | RO  | 0        |
| 0E02h-0E03h | 1:0   | MODE[1:0]                              | RO   | RO  | IO strap |
|             | 2     | Reserved                               | -    | -   | IO strap |
|             | 3     | RUN_LEDPOL                             | RO   | RO  | IO strap |
|             | 4     | Reserved                               | -    | -   | 0        |
|             | 5     | EEPROM_SIZE                            | RO   | RO  | IO strap |
|             | 6     | EESDA                                  | RO   | RO  | IO strap |
|             | 7     | EESCL                                  | RO   | RO  | IO strap |
|             | 8     | Reserved                               |      |     | 1        |
|             | 10:9  | TX_SHI[1:0]                            | RO   | RO  | IO strap |
|             | 11    | LINK_POL                               | RO   | RO  | IO strap |
|             | 12    | Reserved                               | -    | -   | 1        |
|             | 13    | CLK25_EN                               | RO   | RO  | IO strap |
|             | 15:14 | Reserved                               | -    | -   | 0        |
| 0E0Ah       | 3:0   | Product ID<br>TR8253:Ah.<br>TR8253L:9h | RO   | RO  | Ah/9h    |

# 3

## TR8253L 从 LAN9253 移植指南


---

### 3.1 功能特性区别

TR8253L 集成了倍福自动化授权的 ESC core 模块。

TR8253L 与 LAN9252/LAN9253 功能特性区别请参考 1.1 节，寄存器区别请参考 2.1 节。

## 3.2 电源方案区别



TR8253L 与 LAN9252/LAN9253 电源方案区别主要有以下几点：

1. VDD\_IO/VDD\_PMU 供电只支持 3.3V，不支持 1.8V；
2. Pin7 为 NC，可悬空或上拉到 3.3V。内部 LDO Regulator 固定打开，不可设置为关断模式；
3. VDD\_PLL (Pin 3)可悬空或电容接地。当使用有源晶振时，请将有源晶振接入 3.3v 电源域，不可将有源晶振电源接此 PIN；
4. CORE VDD18 和 PHY VDD12 之间需要断开，**不能**用磁珠或者 0 欧姆电阻连通。共 PCB 设计时，该磁珠或电阻作不上件加工处理。

### 3.3 IO Type 区别

表 3-1 TR8253 系列 IO type 对比

| Pin Num              | PIN Name                                          | TR8253L                                                                                                                      | LAN9253                                                                                                                                                                                                                                                                                       | LAN9252 |
|----------------------|---------------------------------------------------|------------------------------------------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------|
| 7                    | REG_EN                                            | Not Support<br>内部 LDO regulator 常开, 不可配置<br>Internal regulator is always ON                                                  | Analog Input<br>When tied to 3.3 V, the internal 1.2 V regulators are enabled.                                                                                                                                                                                                                |         |
| 8                    | CLK25_EN                                          | 管脚下拉关闭 CLK25M 输出<br>管脚上拉开启 CLK25M 输出<br>不支持中间电平。<br>OSC_IN/OSC_OUT 支持使用 Crystal oscillator 或者 OSC_IN 外接 25M 输入, 不需要通过该管脚配置模式 | Analog Input<br>A level below 0.8V disables the CLK_25 output and selects the crystal oscillator amplifier.<br>A level of 1.5V enables the CLK_25 output and selects the crystal oscillator amplifier.<br>A level above 2.2V enables the CLK_25 output and selects the Schmitt trigger input. |         |
| 6,24,38              | VDD_CORE                                          | Core voltage 1.8v<br>Core 和 PHY VDD12 之间断开                                                                                   | Core voltage 1.2V<br>Core 和 PHY VDD12 之间用磁珠连接                                                                                                                                                                                                                                                 |         |
| 42                   | EEPROM_DATA                                       | Internal Pull Up (~100k $\Omega$ )                                                                                           | No internal pull                                                                                                                                                                                                                                                                              |         |
| 43                   | EEPROM_CLK                                        | Internal Pull Up (~100k $\Omega$ )                                                                                           | No internal pull                                                                                                                                                                                                                                                                              |         |
| 45                   | RUN_LED/EEPROM_SIZE                               | Internal Pull Down (~100k $\Omega$ )                                                                                         | Internal Pull Up                                                                                                                                                                                                                                                                              |         |
| 15,16                | TX_SHI[1:0]                                       | No internal pull                                                                                                             | Internal Pull Up                                                                                                                                                                                                                                                                              |         |
| 29                   | MII_LINKPOL                                       | No internal pull                                                                                                             | Internal Pull Up                                                                                                                                                                                                                                                                              |         |
| 26,27,28,30,31,33,36 | MII_RXD[3:0]<br>MII_RXER<br>MII_RXCLK<br>MII_RXDV | No internal pull                                                                                                             | Internal Pull Down                                                                                                                                                                                                                                                                            |         |
| 17,19,50             | SPI_MOSI<br>SPI_SCK<br>SPI_CS#                    | No internal pull                                                                                                             | Internal Pull Up                                                                                                                                                                                                                                                                              |         |

| Pin Num | PIN Name           | TR8253L                                                                                                                                                                                            | LAN9253                                                                                                                             | LAN9252                                                           |
|---------|--------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------------------------------------------------------|-------------------------------------------------------------------|
| 13      | SPI_MISO           | No internal pull                                                                                                                                                                                   | Internal Pull Up                                                                                                                    |                                                                   |
| 26,27   | HBI_BE0<br>HBI_BE1 | No internal pull<br><br>HBI Multiplex Mode 下，可选择是否使能 Byte enable;<br><br>Reg152h.4 置 1，关闭 Byte enable，此时忽略 BE0/BE1，更好的兼容 LAN9252 PCB 设计;<br><br>Reg152h.4 置 0，使能 Byte enable，此时 BE0/BE1 由 Host 控制。 | Internal Pull Down<br><br>HBI Multiplex Mode，默认使能 Byte enable。<br><br>为了兼容 LAN9252 PCB 设计(BE0/BE1 悬空或下拉)，将 BE0/BE1 管脚内部拉低。不需要配置寄存器。 | Not Support<br><br>HBI Multiplex Mode，不支持 Byte enable，忽略 BE0/BE1。 |

3.4 软件驱动区别

3.4.1 PDI 模式对比

表 3-2 TR8253 系列 PDI 模式对比

| PDI Mode               | TR8253/TR8253L                     | LAN9253                            | LAN9252                            |
|------------------------|------------------------------------|------------------------------------|------------------------------------|
| Digital IO             | Y<br><br>16bit<br><br>Reg140h: 04h | Y<br><br>16bit<br><br>Reg140h: 04h | Y<br><br>16bit<br><br>Reg140h: 04h |
| SPI Beckhoff Mode      | Y<br><br>Reg140h: 05h              | Y<br><br>Reg140h: 05h              | N                                  |
| SPI LAN9252 Mode       | N                                  | Y<br><br>Reg140h: 80h              | Y<br><br>Reg140h: 80h              |
| SPI Direct Mapped Mode | N                                  | Y<br><br>Reg140h: 82h              | N                                  |

| PDI Mode                                            | TR8253/TR8253L                 | LAN9253              | LAN9252              |
|-----------------------------------------------------|--------------------------------|----------------------|----------------------|
| HBI Multiplex Indirect Mode                         | N                              | Y<br>Reg140h: 88~8Bh | Y<br>Reg140h: 88~8Bh |
| HBI Indexed Indirect Mode                           | N                              | Y<br>Reg140h: 8C~8Dh | Y<br>Reg140h: 8C~8Dh |
| HBI Multiplex Direct Mode                           | Y<br>Reg140h: 90~93h           | Y<br>Reg140h: 90~93h | N                    |
| HBI Indexed Direct Mode                             | N                              | Y<br>Reg140h: 94~95h | N                    |
| HBI Direct Access Write Cycle(16bit non-post write) | 120ns                          | 280ns                | Not supported        |
| HBI Direct Access Write Cycle(16bit post write)     | 40ns+80ns(internal write time) | 280ns                | Not supported        |
| HBI Direct Access Read Cycle(16bit)                 | 150ns                          | >315ns               | Not supported        |

### 3.4.2 SPI 接口驱动

TR8253L 支持 Beckhoff SPI 模式 (014h: 05h)，采用直接寻址访问 ESC core 寄存器。

TR8253L SPI 仅支持 Mode3，最高频率可达 50MHz。

请联系 FAE 获取 SPI 接口相关软件驱动。

### 3.4.3 HBI 接口驱动

TR8253L 支持 HBI Multiplexed Mode，支持 1/2 Phase 及 8bit/16bit Direct Mapped Mode (014h:90~93h)。

请联系 FAE 获取 HBI 接口相关软件驱动。

## 3.5 常见问题

### 3.5.1 TR8253 及 TR8253L 主要区别有哪些

TR8253 和 TR8253L 支持的特性相同，均支持内置 2x Fast Ethernet PHY。区别主要有如下几点：

1. TR8253L 的管脚顺序与 LAN9252/LAN9253 相似，可以共用一套 PCB 设计；  
TR8253 优化了管脚顺序，对 PCB 布局布线更友好。
2. TR8253L 封装类型为 LGA64 9x9 pitch 0.5mm，管脚开窗在底部，芯片侧面无触点；  
TR8253 封装类型为 QFN64 9x9 pitch 0.5mm，芯片侧面有管脚触点。

TR8253 和 TR8253L 详细信息请参考 Datasheet。

### 3.5.2 从 LAN9252/LAN92653 移植时 XML 文件需要注意哪些问题

TR8253 和 TR8253L 不支持间接模式，没有 LAN9252/LAN9253 中的 CSR 寄存器(例如 0x3054~0x305c 这些中断配置寄存器)，因此 TR8253/TR8253L 在使用 HBI 的直接访问模式时通过 PDI\_CONFIG(0x150~0x153)增加了一些配置参数，具体如下：

|                 |           |                                          |                                                                                           |
|-----------------|-----------|------------------------------------------|-------------------------------------------------------------------------------------------|
| HBI<br>(直接访问模式) | 0x152 (3) | 中断极性配置<br>0: 低有效<br>1: 高有效               | EEPROM 地址 0x2 (3)<br>(TR8253 系列不支持 0x3054~0x305c，因此增加该寄存器用于中断极性配置)                        |
|                 | 0x152 (4) | BE Pin 是否可忽略<br>0: 需要使用 BE Pin<br>1: 可忽略 | EEPROM 地址 0x2 (4)<br>(LAN9252/9253 的 BE 管脚内部下拉，因此不使用时，可以直接悬空，TR8253 系列不使用时，需要配置此 bit 为 1) |
| SPI<br>(直接访问模式) | 0x150 (3) | 中断极性配置<br>0: 低有效<br>1: 高有效               | EEPROM 地址 0x0 (3)<br>(TR8253 系列不支持 0x3054~0x305c，因此增加该寄存器用于中断极性配置)                        |

### 3.5.3 跟 LAN9252/LAN9253 共用 PCB 设计时的硬件区别有哪些

跟 LAN9252/LAN9253 共 PCB 设计时需要注意以下几点：

1. 请选择 TR8253L，不能选择 TR8253；
2. 供电方案区别请参考 3.2 章节；
3. TR8253L 使用有源晶振时，需将有源晶振接入 3.3v 电源域，不支持 PIN3 接入有源晶振电源。
4. Pin8 不支持中间电平，Pin8 功能仅为 CLK\_25 输出使能；  
使用 Crystal oscillator 或者外部 25MHz 时钟源通过电路实现即可，均不需要通过 Pin8 配置；
5. 部分管脚的内部上下拉状态有区别，请参考 3.3 章节；  
例如 Pin45，TR8253L 内部为下拉状态，LAN9252/LAN9253 内部为上拉。该值影响 EEPROM size 的选择。当选择的 EEPROM size 大于 16KB 时，TR8253L 的外部上拉电阻不可省略。  
例如 Pin15/16，TR8253L 内部无上下拉电阻。配置外置 PHY 的 MII Tx 相位时，TR8253L 的外部电阻不可省略。

### 3.5.4 与 LAN9252/LAN9253 软件驱动区别有哪些

TR8253/TR8253L 支持 HBI/SPI 两种 PDI 接口，与 LAN9252/LAN9253 主要有如下区别：

1. EtherCAT Controller Type/Version 及 Product ID 不同，请参考 2.1 寄存器列表；
2. SPI/HBI 访问仅支持直接地址映射模式，请参考表 3-2；
3. HBI 读写延迟相较于 LAN9253 大幅缩短，有利于提高访问效率，请参考表 3-2；
4. SPI 仅支持 Mode3，最高频率可达 50MHz；