INSTRUCCIONS MIPS I MACROS MARS

INSTRUCCIONS MIPS	Enters	Coma flotant
Aritmètico-lògiques		add.d fd, fs, ft add.s fd, fs, ft div.d fd, fs, ft div.s fd, fs, ft mul.d fd, fs, ft sub.d fd, fs, ft sub.s fd, fs, ft
Comparació	slt rd, rs, rt sltu rd, rs, rt slti rt, rs, imm16 sltiu rt, rs, imm16	c.eq.d fs, ft c.eq.s fs, ft c.le.d fs, ft c.le.s fs, ft c.lt.d fs, ft c.lt.s fs, ft
Memòria	<pre>lb rt, off16(rs) lbu rt, off16(rs) lh rt, off16(rs) lhu rt, off16(rs) lw rt, off16(rs) sb rt, off16(rs) sh rt, off16(rs) sw rt, off16(rs)</pre>	lwc1 ft, off16(rs) swc1 ft, off16(rs)
Moviment de dades	mfhi rd	mfc1 rt, fs mov.s fd, fs mtc1 rd, fs
Instruccions de salt relatiu al PC	4	bc1f etiq bc1t etiq
Instruccions de salt absolut	j etiq jal etiq jr rs	
Tractament d'excepcions	eret syscall	

MACR	OS MAR	s	
b	etiq		
bge	rsrc1,	rsrc2,	etiq
bgeu	rsrc1,	rsrc2,	etiq
bgt	rsrc1,	rsrc2,	etiq
bgtu	rsrc1,	rsrc2,	etiq
ble	rsrc1,	rsrc2,	etiq
bleu	rsrc1,	rsrc2,	etiq
blt	rsrc1,	rsrc2,	etiq
bltu	rsrc1,	rsrc2,	etiq
la	rdest,	adr	
li	rdest,	imm	
move	rdest,	rsrc	·

INSTRUCCIONS MIPS

A continuació es detallen les instruccions MIPS ordenades alfabèticament. Abans es descriuen els elements que s'utilitzen en la seva sintaxi.

rt, rs, rd: Especifiquen un registre de propòsit general. En el format de la ins-

trucció es representen en 5 bits, que es denoten com ttttt,

sssss i ddddd, respectivament.

imm16: Especifica una expressió que avalua a una constant entera de 16 bits

en Ca2. En el format de la instrucció aquest camp es denota amb 16

i's.

imm5: Especifica una expressió que avalua a una constant natural de 5

bits. En el format de la instrucció aquest camp es denota amb 5 i's.

ft, fs, fd: Especifiquen un registre de coma flotant. En el format de la instruc-

ció es representen en 5 bits, que es denoten com ttttt, ssss i

ddddd, respectivament.

off16: Especifica una expressió que avalua a una constant entera de 16 bits

en Ca2. En el format de la instrucció aquest camp es denota amb 16

o's.

etiq: Especifica una etiqueta del programa. Quan s'utilitza en una ins-

trucció de salt relatiu al PC, en el format de la instrucció no s'especifica l'adreça absoluta d'etiq, sinó que es codifica en 16 bits el desplaçament que hi ha en nombre d'instruccions des de la següent instrucció fins a etiq. Aquest camp es denota amb 16 o's. D'altra banda, quan s'utilitza en una instrucció de salt absolut, en el format de la instrucció s'especifiquen 26 bits, que corresponen als bits <27:2> de l'adreça d'etiq. Els 4 bits de més pes de l'adreça on hi ha la instrucció de salt i la del destí del salt han de coincidir. Els dos bits de menys pes del destí del salt són 0's i no s'especifiquen. En el

format de la instrucció aquest camp es denota amb 26 t's.

addiu		Add Immediat	е
addiu:	0010 01ss ssst tt	tt iiii iiii iiii	
addiu rt,	rs, imm16 rt=	rs + SignExt(imm16)	

La instrucció addiu realitza la suma aritmètica entera d'un registre i de l'extensió de signe d'una constant de 16 bits representada en Ca2. Existeix una instrucció anàloga (addi) que realitza la mateixa tasca, però amb la diferència que genera una excepció si es produeix sobreeiximent en la suma d'enters. La instrucció addi no la utilitzarem mai.

addu	Add
addu: 0000 00ss ssst tttt dddd d000 0010 0001	
addu rd, rs, rt $rd = rs + rt$	

La instrucció addu realitza la suma aritmètica entera de dos registres. Existeix una instrucció anàloga (add) que realitza la mateixa tasca, però amb la diferència que genera una excepció si es produeix sobreeiximent en la suma d'enters. La instrucció add no la utilitzarem mai.

add.d						Float	ing-Point	Addition	Double
add.d:	0100	0110	001t tttt	ssss	sddd	dd00	0000		
add.d fd,	fs, ft		fd = fs	+ ft					
La instrucció	add.d	realitza	a la suma en o	coma fl	otant d	le dobl	e precisió de o	dos registres	de coma

flotant.

add.s							Float	ting-Point	Addition	Single
add.s:	0100	0110	000t	tttt	ssss	sddd	dd00	0000		
add.s fd,	fs, ft			fd = fs	+ ft					
La instrucció	add.s	realitza	la sur	na en c	oma fl	otant de	e simpl	le precisió de	dos registres	de coma
flotant.										

and	AND
and:	0000 00ss ssst tttt dddd d000 0010 0100
and	rd, rs, rt
La ins	strucció and realitza el producte lògic per cada un dels dos bits que ocupen la mateixa posi-
ció al	ls registres fonts.

andi	AND	Immediate					
andi: 0011 00ss ssst tttt iiii iiii iiii iiii							
andi rt, rs, imm16 $rt = rs AND ZeroExt(imm16)$							
La instrucció and realitza el producte lògic per cada un dels dos bits que oc	upen la	mateixa posi-					
ció al registre font i a l'extensió de zeros d'una constant de 16 bits representa	ció al registre font i a l'extensió de zeros d'una constant de 16 bits representada en Ca2.						

bc1f	Branch Coprocessor 1 False
bc1f:	0100 0101 0000 0000 0000 0000 0000
bc1f etiq	$pc = etiq \ si \ cc = 0$
La instrucció	bc1f salta a etiq si el codi de condició de coma flotant cc és 0.

bc1t								Branch	Coprocessor	1 Tr	ue
bc1t:	0100	0101	0000	0001	0000	0000	0000	0000			
bc1t etiq				\$pc =	etiq si	cc = 1					
La instrucció	bc1t s	alta a e	etiqs	si el coo	di de co	ondició	de coi	na flotant	cc és 1.		

beq	Branch On Equal				
beq: 0001 00ss ssst tttt 0000 0000 0000					
beq rs, rt, etiq $pc = etiq si rs = rt$					
La instrucció beg salta a etigsirs és igual art.					

bne	Branch On Not Equal
bne: 0001 01ss ssst tttt 0000 0000 0000 0000	
bne rs, rt, etiq $pc = etiq si rs \ll rt$	
La instrucció bne salta a etiq si rs és diferent de rt.	

c.eq.d							Compare	Equal	Double
c.eq.d:	0100 0110	001t	tttt ssss	s000	0011	0010			
c.eq.d fs,	ft		cc=1 si fs = 1	t; altrar	nent co	c=0			
La instrucció	c.eq.d acti	va el co	di de condicio	occ si	els reg	istres o	de coma flo	tant de d	doble pre-
cisió fs i ft s	ón iguals; alt	ament o	el codi de con	dició es	posa a	a 0.			

c.eq.s							Compare	Equal	Single
c.eq.s:	0100 01	.10 000t	tttt ssss	s000	0011	0010			
c.eq.s fs,	ft		cc=1 si fs = 1	t; altran	nent co	c=0			
La instrucció	c.eq.s a	ctiva el co	di de condicio	oc si	els reg	istres o	de coma flo	otant de	simple
precisió precis	sió fs i ft s	són iguals	; altrament el	codi de	condi	ció es p	osa a 0.		

c.le.d		Compare Less Than Equal Double
c.le.d:	0100 0110 001	t tttt ssss s000 0011 1110
c.le.d fs,	ft	cc=1 si fs <= ft; altrament cc=0
La instrucció	c.le.d activa el co	odi de condició cc si el registre de coma flotant fs és més petit
o igual (en do	ble precisió) que ft	altrament el codi de condició es posa a 0.

c.le.s							Compa	are	Less	Than	Equal	Single
c.le.s:	0100	0110	000t	tttt	ssss	s000	0011	111	LO			
c.le.s fs,	ft			cc=1 s	i fs <=	ft; altr	ament	cc=()			
La instrucció	c.le.s	activa	el cod	di de co	ndició	cc si	el regis	stre (de com	a flota	nt fs és	més petit
o igual (en sin	nple preci	isió) q	ue ft;	altram	ent el d	odi de	condic	ció e	s posa	a 0.		

c.lt.d								Compare	Less	Than	Double
c.lt.d:	0100	0110	001t	tttt	ssss	s000	0011	1100			
c.lt.d fs,	ft			cc=1 si	fs < ft	; altra	ment co	c=0			
La instrucció	c.lt.d	activa	a el coo	di de cor	ndició	cc si	el regis	stre de coma	flotant	fsés	més petit
(en doble prec	isió) qu	eft; a	ltrame	nt el cod	li de co	ondicio	ó es po	sa a 0.			

c.lt.s								Compare	Less	Than	Single
c.lt.s:	0100	0110	000t	tttt	ssss	s000	0011	1100			
c.lt.s fs,	ft			cc=1 s	i fs < ft	; altra	ment c	c=0			
La instrucció	c.lt.s	activa	a el coo	di de co	ndició	cc si	el regis	stre de coma	flotan	t fs és	més petit
(en simple pre	(en simple precisió) que ft; altrament el codi de condició es posa a 0.										

div					Divide
div:		0000	00ss ssst	tttt 0000 0000 0001 1010	
div	rs,	rt		lo = rs / rt; hi = rs % rt	

La instrucció div calcula el quocient i el residu de la divisió entera entre dos registres. El quocient s'emmagatzema al registre lo i el residu al registre hi. El signe del residu coincideix amb el signe del dividend. No es genera excepció per sobreeiximent del quocient. En cas de divisió per 0 el resultat resta indefinit.

divu	Unsigned Divide
divu: 0000 00ss ssst tttt 0000 0000 0001 1011	
divu rs, rt $lo = rs / rt$; $hi = rs \% rt$	
La instrucció divu calcula el quocient i el residu de la divisió natural	entre dos registres. El quo-
cient s'emmagatzema al registre 1 o i el residu al registre hi. En cas d	e divisió per 0 el resultat

cient s'emmagatzema al registre 10 i el residu al registre hi. En cas de divisió per 0 el resultat resta indefinit.

div.d						Flo	oating-Point	Divide	Double
div.d:	0100	0110	001t tttt	ssss	sddd	dd00	0011		
div.d fd,	fs, ft		fd = 1	fs / ft					
La instrucció	div.d	calcula	el quocient	de la d	ivisió d	e dos r	egistres de com	a flotant e	n doble
precisió.									

div.s							Flo	oating-Poin	t Divide	Single
div.s:	0100	0110	000t t	ttt	ssss	sddd	dd00	0011		
div.s fd,	fs, ft		fc	d = fs	/ ft					
La instrucció	div.s	calcula	a el quoc	ient d	le la di	visió d	e dos r	registres de con	na flotant e	n simple
precisió.										

eret									E	ception	n Ret	turn
eret:	0100	0010	0000	0000	0000	0000	0001	1000				
eret				llegiu	descrip	ció						
La instrucció	eret ac	ctiva el	bit EX	L del S	tatus	Regi	ster (lel copro	cessac	lor 0 i ret	orna a	ı la
instrucció apuntada pel registre EPC del coprocessador 0.												

j			Jump
j:		0000 10tt tttt tttt tttt tttt tttt	
j	etiq	pc = etiq	
La	instrucció	j salta incondicionalment a etiq.	

jal		Jump And Link								
jal:		0000 11tt tttt tttt tttt tttt tttt								
jal	etiq	\$ra = \$pc+4; \$pc = etiq								
La ins	La instrucció jal salva l'adreça de la següent instrucció a \$ra i salta incondicionalment a									
etiq	[•									

jr										Jump	Register	
jr:		0000	00ss	sss0	0000	0000	0000	0000	1000			
jr	rs				\$pc =	rs						
La in	La instrucció jr salta incondicionalment a l'adreça especificada pel registre rs.											

1b		Load Byte									
lb:	1000 00ss ssst	tttt 0000 0000 0000									
1b	rt, off16(rs)	$rt = SignExt(M_{byte}[rs+SignExt(off16)])$									
La in	La instrucció 1b llegeix un byte de memòria a l'adreça indicada per la suma del registre rs i										
l'exte	ensió de signe d'off16. La d	ada es guarda al registre destí fent extensió de signe.									

1bu		Load Unsigned Byte									
lbu:	1001 00ss ssst	tttt 0000 0000 0000									
lbu	rt, off16(rs)	$rt = ZeroExt(M_{byte}[rs+SignExt(off16)])$									
La ins	La instrucció 1bu llegeix un byte de memòria a l'adreça indicada per la suma del registre rs i										
l'exte	nsió de signe d'off16. La d	ada es guarda al registre destí fent extensió de zeros.									

1h		Load Half								
lh:	1000 01ss ssst	tttt 0000 0000 0000								
lh	rt, off16(rs)	$rt = SignExt(M_{half}[rs+SignExt(off16)])$								
La ins	La instrucció 1h llegeix un half (16 bits) de memòria a l'adreça indicada per la suma del registre									
rsil	'extensió de signe d'off16.	La dada es guarda al registre destí fent extensió de signe.								

1hu	Load Unsigned Half
lhu: 1001 01ss ssst tttt oooo oooo oooo	
	off16)])
La instrucció 1hu llegeix un half (16 bits) de memòria a l'adreça ind	dicada per la suma del regis-
tre rs i l'extensió de signe d'off16. La dada es guarda al registre de	estí fent extensió de zeros.

lui	Load Upper Immediate										
lui: 0011 1100 000t	tttt iiii iiii iiii										
lui rt, imm16	$rt_{31:16} = imm16$										
	$rt_{15:0} = 0$										
La instrucció lui carrega la cons	La instrucció lui carrega la constant de 16 bits imm16 a la meitat alta del registre destí. També										
posa a 0 la meitat baixa del registro	e destí.										

lw	Load Wor	đ
lw:	1000 11ss ssst tttt oooo oooo oooo	
lw	rt, off16(rs) $rt = M_{word}[rs+SignExt(off16)]$	
La in	nstrucció 1w llegeix una paraula (32 bits) de memòria a l'adreça indicada per la suma del	

registre rs i l'extensió de signe d'off16.

lwc1	Load Word Coprocessor 1					
lwc1: 1100 01ss ssst	tttt 0000 0000 0000					
lwc1 ft, off16(rs)	$ft = M_{word}[rs+SignExt(off16)]$					
	raula (32 bits) de memòria a l'adreça indicada per la suma del eff16. La dada es guarda al registre de coma flotant ft.					

mfhi										Move	From	Hi
mfhi:	0000	0000	0000	0000	dddd	d000	0001	0000				
mfhi rd				rd =	hi							
La instrucció 1	La instrucció mfhi copia el registre \$hi al registre destí.											

mflo										Move	From	Lo
mflo:	0000	0000	0000	0000	dddd	d000	0001	0010				
mflo rd				rd =	lo							
La instrucció 1	La instrucció mflo copia el registre \$10 al registre destí.											

mfc0								Move	From	Co	proce	essor	0
mfc0:	0100	0000	000t	tttt	dddd	d000	0000	0000					
mfc0 rt, rd				rt = rd	(c0)								
La instrucció 1	La instrucció mfc0 copia el registre rd, pertanyent al coprocessador 0, cap al registre de propòsit											sit	
general rt.													

mfc1								Move	From	Cor	roce	ssor	1
mfc1:	0100	0100	000t	tttt	ssss	s000	0000	0000					
mfc1 rt, f	s			rt = fs									
La instrucció general rt.	mfc1 c	opia el	registr	e fs, pe	ertanye	nt al co	proces	ssador 1,	cap al r	egis	tre de	propò	sit

mov.s							1	Move	Float	ting	-Point	Single
mov.s:	0100	0110	0000	0000	ssss	sddd	dd00	0110)			
mov.s fd,	fs			fd = fs								
La instrucció	mov.s	copia e	el regis	tre de	coma f	lotant e	n simp	ole pre	ecisió 1	fsaf	đ.	

mtc0									Move	То	Coproces	or 0
mtc0:	0100	0001	000t	tttt	dddd	d000	0000	0000				
mtc0 rt, rd				rd (c0)) = rt							
La instrucció m	ntc0 c	opia el	regist	re de pi	ropòsit	genera	ıl rt cap	al reg	istre ro	l, pe	rtanyent al c	copro-
cessador 0.												

mtc1								Move	То	Сор	roces	sor	1
mtc1:	0100	0101	000t	tttt	ssss	s000	0000	0000					
mtc1 rt, fs				fs = rt									
La instrucció n	ntc1 c	opia el	regist	re de pi	ropòsit	genera	al rt cap	al registre	fs, p	ertan	yent al	l copr	0-
cessador 1.													

mult		Multiply						
mult:	0000 00ss ssst	tttt 0000 0000 0001 1000						
mult	rs, rt	lo = low(rs*rt); hi = high(rs*rt)						
La instr	ucció mult calcula el pro	ducte enter de dos registres. Els 32 bits de menys pes s'emma-						
gatzeme	gatzemen al registre 10 i els 32 bits de més pes al registre hi.							

multu										Unsigne	d	Multiply
multu:	0000	00ss	ssst	tttt	0000	0000	0001	1001				
multu rs,	rt			lo = lo	w(rs*r	t); hi =	high(r	s*rt)				
La instrucció	mult c	alcula e	el prod	ucte na	tural d	e dos r	egistres	s. Els 32	2 bits	de meny	s p	es s'emma-
gatzemen al	gatzemen al registre 10 i els 32 bits de més pes al registre hi.											

mul.d							Float	ing-Point	Multiply	Double
mul.d:	0100	0110	001t	tttt	ssss	sddd	dd00	0010		
mul.d fd,	fs, ft			fd = fs	* ft					
La instrucció coma flotant		calcula	el pro	ducte e	en com	a flota	nt de d	oble precisió	de dos regis	tres de

mul.s							Float	ing-Point	Multiply	Single
mul.s:	0100	0110	000t	tttt	ssss	sddd	dd00	0010		
mul.s fd,	fs, ft			fd = fs	* ft					
La instrucció coma flotant		calcula	el pro	ducte	en com	a flota	nt de si	mple precisió	ó de dos regi	stres de

nor		NOR						
nor:	0000 00ss ssst	tttt dddd d000 0010 0111						
nor	rd, rs, rt	rd = rs NOR rt						
La ins	trucció nor realitza la com	plementació de la suma lògica per cada un dels dos bits que						
ocupe	ocupen la mateixa posició als registres fonts.							

or	OR						
or:	0000 00ss ssst tttt dddd d000 0010 0101						
or	rd, rs, rt						
La ins	La instrucció or realitza la suma lògica per cada un dels dos bits que ocupen la mateixa posició						

La instrucció or realitza la suma lògica per cada un dels dos bits que ocupen la mateixa posició als registres fonts.

ori	OR Immediate					
ori: 0011 01ss ssst tttt iiii iiii iiii iiii						
ori rt, rs, imm16						
La instrucció ori realitza la suma lògica per cada un dels dos bits que ocupen la mateixa posició						

La instrucció ori realitza la suma lògica per cada un dels dos bits que ocupen la mateixa posició al registre font i a l'extensió de zeros de la constant de 16 bits, que és un operand de la instrucció.

sb		Store Byte					
sb:	1010 00ss ssst	tttt 0000 0000 0000					
sb	rt, off16(rs)	$M_{byte}[rs+SignExt(off16)] = rt$					
La in	La instrucció sb escriu el byte de menys pes del registre rt a memòria a l'adreça indicada per la						

La instrucció sb escriu el byte de menys pes del registre rt a memòria a l'adreça indicada per la suma del registre rs i l'extensió de signe d'off16.

sh		Store Half
sh:	1010 01ss ssst	tttt 0000 0000 0000
sh	rt, off16(rs)	$M_{half}[rs+SignExt(off16)] = rt$
La in	strucció sh escriu la meitat b	paixa (16 bits) del registre rt a memòria a l'adreça indicada per

La instrucció sh escriu la meitat baixa (16 bits) del registre rt a memòria a l'adreça indicada per la suma del registre rs i l'extensió de signe d'off16.

sll	Shift Left Logical							
sll: 0000 00ss ssst tttt dddd di	ii ii00 0000							
sll rd, rt, imm5 $rd = rt << imm5$								
La instrucció s11 realitza un desplaçament de bits a l'esquerra del registre rt. El nombre de bits a								
desplaçar s'indica amb la constant imm5.								

sllv							Sl	nift	Left	Logical	Variable
sllv:	0000	00ss	ssst	tttt	dddd	d000	0000	0100)		
sllv rd, rt,	rs			rd = rt	<< rs						
La instrucció s	11 rea	ılitza uı	n despl	açame	nt de bi	ts a l'e	squerra	a del 1	egistre	rt. El nom	bre de bits a
desplaçar ve inc	dicat pe	els 5 bi	ts de n	nenys p	es del 1	registre	ers.				

slt									Set	Less	Than
slt:	0000	00ss s	sst tttt	dddd (d000	0010	1010				
slt	rd, rs, rt		rd = 1	si rs < r	t; rd =	0 si rs	s >= rt				
La inst	trucció slt po	sa a 1 el	registre des	tí si rs	<rt< td=""><td>(comp</td><td>aració d</td><td>'enters)</td><td>; altrai</td><td>ment, e</td><td>l regis-</td></rt<>	(comp	aració d	'enters)	; altrai	ment, e	l regis-
tre des	tí es posa a 0.										

sltu									Set	Less	Than	Uns	signed
sltu:	0000	00ss	ssst	tttt	dddd	d000	0010	101	1				
sltu rd, rs	s, rt			rd = 1	si rs <	rt; rd =	= 0 si rs	s >= 1	rt				
La instrucció	sltu p	osa a 1	el reg	istre de	estí si r	s < r	t (com	para	ció de	natura	als); alt	rame	ent, el
registre destí e	es posa a	0.											

slti					Set	Less	Than	Immediate
slti: 00	010 10ss ssst	tttt iii	iiii	iiii	iiii			
slti rt, rs, i	imm16	rt = 1 si rs <	SignEx	kt(imm	16); rt =	0 si rs	>= Sig	nExt(imm16)
La instrucció slt	i posa a 1 el reg	istre destí si	rs < Sig	nExt(in	nm16) (compa	ració d'	enters); altra-
ment, el registre d	estí es posa a 0.							

sltiu	Set Less Than Immediate Unsigned
sltiu: 0010 10ss ssst	tttt iiii iiii iiii
sltiu rt, rs, imm16	rt = 1 si rs < SignExt(imm16); rt = 0 si rs >= SignExt(imm16)
La instrucció sltiu posa a 1 el re	gistre destí si rs < SignExt(imm16) (comparació de naturals);
altrament, el registre destí es posa a	n 0.

sra		Shift Right Arithmetic							
sra:	0000 00ss ssst	tttt dddd diii ii00 0011							
sra	rd, rt, imm5	rd = rt >> imm5							
La ins	La instrucció sra realitza un desplaçament aritmètic (amb extensió de signe) de bits a la dreta								
del reg	gistre rt. El nombre de bits a	a desplaçar s'indica amb la constant imm5.							

srav				٤	Shift	Right	Arithmetic	Variable
srav:	0000 00ss	ssst tttt	dddd	d000	0000	0111		
srav rd,	rt, rs	rd = r	:>> rs					
	ó srav realitza i	1 ,			•		0 ,	

del registre rt. El nombre de bits a desplaçar ve indicat pels 5 bits de menys pes del registre rs.

srl	Shift Right Logical								
srl:	0000 00ss ssst tttt dddd diii ii00 0010								
srl	rd, rt, imm5								
La ins	La instrucció srl realitza un desplaçament lògic (amb extensió de zeros) de bits a la dreta del								
regist	registre rt. El nombre de bits a desplacar s'indica amb la constant imm5.								

srlv				Shi	ft Right	Logical	Variable
srlv:	0000 00ss	ssst tttt	dddd d000	0000	0110		
srlv rd, r	rt, rs	rd = rt	>>> rs				
La instrucció	srlv realitza	ın desplaçam	ent lògic (an	ıb exten	sió de zeros	s) de bits a	la dreta del
registre rt. E	El nombre de bits	a desplaçar	ve indicat pe	ls 5 bits	de menys p	es del regi	stre rs.

subu	Subtract
subu: 0000 00ss ssst tttt dddd d000 0010 0011	
subu rd, rs, rt $rd = rs - rt$	

La instrucció subu realitza la resta entera de dos registres. Existeix una instrucció anàloga (sub) que realitza la mateixa tasca, però amb la diferència que genera una excepció si es produeix sobreeiximent en la resta d'enters. La instrucció sub no la utilitzarem mai

sub.d						Float	ting-Point	Subtract	Double
sub.d:	0100	0110	001t tttt	ssss	sddd	dd00	0001		
sub.d fd,	fs, ft		fd = f	s - ft					
La instrucció	sub.d	calcula	a la resta en o	coma fl	otant de	e doble	precisió de d	os registres	de coma
flotant.									

sub.s							Float	ting-Point	Subtract	Single
sub.s:	0100	0110	000t	tttt	ssss	sddd	dd00	0001		
sub.s fd,	fs, ft			fd = fs	- ft					
La instrucció	sub.s	calcula	ı la rest	ta en co	oma flo	otant de	simpl	e precisió de	dos registres	de coma
flotant.										

sw		Store Word						
sw:	1010 11ss sss	t tttt 0000 0000 0000						
sw	rt, off16(rs)	$M_{\text{word}}[\text{rs+SignExt}(\text{off16})] = \text{rt}$						
La in	La instrucció sw escriu el registre rt a memòria a l'adreça indicada per la suma del registre rs i							
l'exte	l'extensió de signe d'off16.							

swc1		Store Word Coprocessor 1				
swc1:	1100 01ss ssst	tttt 0000 0000 0000				
swc1 ft,	off16(rs)	$M_{\text{word}}[\text{rs+SignExt}(\text{off16})] = \text{ft}$				
La instrucció swc1 escriu el registre de coma flotant ft a memòria a l'adreça indicada per la						
suma del registre rs i l'extensió de signe d'off16.						

syscall								System	Call
syscall:	0000	0000	0000	0000	0000	0000	0000	1100	
syscall				llegiu	descrip	ció			
La instrucció syscall crida al sistema operatiu generant una excepció. El registre \$v0 ha de									
contenir el paràmetre de la crida al sistema operatiu.									

xor	XOR							
xor:	0000 00ss ssst tttt dddd d000 0010 0110							
xor	rd, rs, rt							
La in	strucció xor realitza la suma exclusiva per cada un dels dos bits que ocupen la mateixa							
posic	posició als registres fonts.							

xori									XOR	Immedi	ate
xori:	0011	01ss	ssst	tttt	iiii	iiii	iiii	iiii			
xori rt, rs, imm16				rt = rs	XOR 2	ZeroEx	t(imm	16)			
La instrucció xori realitza la suma exclusiva per cada un dels dos bits que ocupen la mateixa											
posició al registre font i a l'extensió de zeros de la constant de 16 bits imm16.											

MACROS MARS

A continuació es descriuen les macros MARS ordenades alfabèticament. Abans es detallen els elements que s'utilitzen en la seva sintaxi.

rsrc1, rsrc2, rdest: Especifiquen un registre de propòsit general.

imm: Especifica una expressió que avalua a una constant entera.

adr: Especifica una expressió que avalua a una constant natural.

b			Branch
b etiq	\$pc = etiq	beq \$zero, \$zero, etiq	

bge		Branch On Greater Or Equal
bge rsrc1, rsrc2, etiq	\$pc = etiq si	slt \$at, rsrc1, rsrc2
	rsrc1 >= rscr2	beq \$at, \$zero, etiq

bgeu	Bra	nch On Greater Or Equal Unsigned
bgeu rsrc1, rsrc2, etiq	pc = etiq si	sltu \$at, rsrc1, rsrc2
	rsrc1 >= rscr2	beq \$at, \$zero, etiq

bgt	Branch On Greater
bgt rsrc1, rsrc2, etiq \$pc =	etiq si slt \$at, rsrc2, rsrc1
rsrc1	>rscr2 bne \$at, \$zero, etiq

bgtu	Branch On Greater Unsigned	
bgtu rsrc1, rsrc2, etiq	\$pc = etiq si	sltu \$at, rsrc2, rsrc1
	rsrc1 > rscr2	bne \$at, \$zero, etiq

ble	Branch On Lesser Or Equal
ble rsrc1, rsrc2, etiq	\$pc = etiq sislt \$at, rsrc2, rsrc1rsrc1 <= rscr2beq \$at, \$zero, etiq

bleu	Branch On Lesser or Equal Unsigned					
bleu rsrc1, rsrc2, etiq	\$pc = etiq si rsrc1 <= rscr2	sltu \$at, rsrc2, rsrc1 beq \$at, \$zero, etiq				

blt		Blanch On Lesser
blt rsrc1, rsrc2, etiq	pc = etiq si	slt \$at, rsrc1, rsrc2
	rsrc1 < rscr2	bne \$at, \$zero, etiq

bltu		Branch On Lesser Unsigned
bltu rsrc1, rsrc2, etiq	\$pc = etiq si	sltu \$at, rsrc1, rsrc2
	rsrc1 < rscr2	bne \$at, \$zero, etiq

la			Load Address
la	rdest, adr	rdest = adr	lui \$at, hi(adr) ori rdest, \$at, lo(adr)

1i				Load Immediate
li	rdest,	imm	rdest = imm	si imm = imm16 -> addiu rdest, \$szero, imm16 si imm = imm32 -> lui \$at, hi(imm32) ori rdest, \$at, lo(imm32)

move										Move
move	rdest,	rsrc	rdest	=	rsrc	addu	rdest,	\$zero,	rsrc	

DENOMINACIÓ DELS 32 REGISTRES DE PROPÒSIT GENERAL

MIPS té 32 registres de 32 bits cadascun per a propòsit general. En el llenguatge assemblador es poden fer constar de dues maneres: pel número o pel nom (però als programes de l'assignatura usarem exclusivament el nom):

Número	Nom	Utilització
\$0	\$zero	Sempre val zero, no modificable
\$1	\$at	Reservat a l'expansió de macros (convé no usar-lo)
\$2-\$3	\$v0-\$v1	Resultat de subrutines (sols usarem \$v0)
\$4-\$7	\$a0-\$a3	Arguments de subrutines
\$8-\$15	\$t0-\$t7	Temporals, no preservats per les crides a subrutines
\$16-\$23	\$s0-\$s7	Saved ("segurs"), temporals preservats per les crides a subrutines
\$24-\$25	\$t8-\$t9	Temporals, no preservats per les crides a subrutines
\$26-\$27	\$k0-\$k1	Reservats per al nucli (Kernel) del SO (convé no usar-los)
\$28	\$gp	Global pointer, explicat al Tema 3 (no l'usarem)
\$29	\$sp	Stack pointer, conté l'adreça del cim de la pila
\$30	\$fp	Frame pointer (no l'estudiem)
\$31	\$ra	Return address, adreça de retorn de subrutina