

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА - Российский технологический университет»

РТУ МИРЭА

Институт Информационных Технологий Кафедра Вычислительной Техники (BT)

ОТЧЁТ ПО ЛАБОРАТОРНОЙ РАБОТЕ № 1

«Изучение принципов широтно-импульсной модуляции»

по дисциплине

«Схемотехника устройств компьютерных систем»

Выполнил студент группы ИВБО-01-22	Воробьев Д.М.
Принял ассистент кафедры ВТ	Люлява Д.В.
Практическая работа выполнена	« <u></u> »2024 г.
«Зачтено»	« » 2024 г.

АННОТАЦИЯ

Данная работа включает в себя 1 рисунок, 3 листинга. Количество страниц в работе — 13.

СОДЕРЖАНИЕ

1 ОСНОВНОЙ РАЗДЕЛ		5
1.1	Модуль ps2_keyboard	5
1.2	Модуль dynamic_pwm_controller	8
1.3	Файл проектных ограничений	12
1.4	Тестирование на плате	12

ВВЕДЕНИЕ

Задание на лабораторную работу.

- 1. Изучить принципы работы широтно-импульсного регулирования и ширитно-импульсной модуляции.
- 2. Спроектировать устройство управления светодиодом по принципу широтно-импульсного модуляции с использованием алгоритма CORDIC.
- 3. Спроектировать устройство для изменения характеристик устройства управления светодиодом по принципу широтно-импульсного модуляции.
 - 4. Создать проект в САПР Vivado для ПЛИС Artix-7 xc7a100tcsg324-1I.
 - 5. Описать соответствующие устройства в виде модулей на языке Verilog.
- 6. Добавить в проект модуль аппаратного драйвера для приёма данных с клавиатуры, работающей по протоколу PS/2.
 - 7. Создать модуль верхнего уровня.
 - 8. Создать тестовый модуль для верификации.
 - 9. В режиме симуляции протестировать реализованные модули.
- 10. Добавить файл проектных ограничений в проект. Обеспечить связь входов и выходов схемы с портами ПЛИС.
- 11. Сгенерировать конфигурационный файл с расширением bit. Загрузить файл на отладочную плату с ПЛИС семейства Artix-7.
 - 12. Произвести верификацию на плате.

1 ОСНОВНОЙ РАЗДЕЛ

1.1 Модуль ps2_keyboard

Данный модуль ps2_keyboard является обработчиком данных, получаемых из PS/2 клавиатуры. Он позволяет декодировать скан-коды, отправляемые клавиатурой, в байты данных. Модуль использует внешний тактовый сигнал clk для синхронизации своей работы, что позволяет обрабатывать асинхронные сигналы ps2_clk и ps2_data от клавиатуры.

Модуль отслеживает изменения на линии ps2_clk с помощью двух процедур, синхронизированных с внешним тактовым сигналом clk. Первая процедура копирует состояние ps2_clk в регистр ps2_clk_reg, что позволяет детектировать передний и задний фронт сигнала ps2_clk.

Если обнаружен задний фронт ps2_clk (сигнал перешёл из высокого в низкое состояние), модуль считывает бит из ps2_data и записывает его в shift_reg, начиная с младших битов. Это продолжается до тех пор, пока не будут считаны все 11 бит скан-кода (1 стартовый бит, 8 бит данных, 1 бит чётности, 1 стоповый бит).

Как только в perистре shift_reg окажется полный скан-код (10 битов данных и стоп-бит), модуль извлекает 8 бит данных (пропуская стартовый и биты чётности и стопа), помещает их в выходной регистр data и устанавливает флаг ready в 1. Это сигнализирует о том, что данные готовы к чтению. После того как данные прочитаны, флаг ready сбрасывается в 0, и процесс может начаться заново (Листинг 1.1).

Листинг 1.1 – Модуль ps2_keyboard Verilog

```
\timescale lns / lps

//0x1c ??? ??????? 'A' (?????????????)

//0x1b ??? ??????? 'S' (?????????????)

//0x1b ??? ??????? 'W' (??????????)

//0x1d ??? ??????? 'D' (??????????)
```

```
module ps2 keyboard (
                         // ??????? ???????? ??????
    input clk,
    input reset,
                         // ?????? ??????
                         // ???????? ?????? PS/2
    input ps2 clk,
                         // ?????? PS/2
    input ps2 data,
    output reg [7:0] data, // ???????? ???? ??????
                            // 333333 333333333 333333
    output reg ready
);
reg [3:0] bit count = 0; // ??????? ?????
reg [10:0] shift reg = 0; // ??????? ?????? ??????? ???????
                           // ?????????? ???????? ??????? PS/2
reg ps2 clk reg;
// ???????????? ???????? PS/2 Clock
always @(posedge clk) begin
    if (reset) begin
        ps2 clk req <= 1'b1;
    end else begin
        ps2 clk reg <= ps2 clk;
    end
end
// ???????? ????????? ?????? ps2 clk
always @(posedge clk) begin
    if (reset) begin
        bit count <= 0;
        shift_reg <= 0;</pre>
        data <= 0;
        ready \leq 0;
    end else begin
        if (ps2 clk reg && !ps2 clk) begin // ????????? ????? ps2 clk
            if (bit count < 11) begin
                shift reg <= {ps2 data, shift reg[10:1]};</pre>
                bit count <= bit count + 1'b1;</pre>
            end
            if (bit count == 10) begin
                // ???? ???? ?????? ??????? (1 ????? ???, 8 ??????, 1
???????, 1 ???? ???)
                data <= shift reg[8:1]; // ???????? 8 ??? ??????</pre>
                ready <= 1'b1;
                bit count <= 0;
                shift reg <= 0;
            end
        end else if (ready) begin
            ready <= 0; // ??????? ?????? ?????????</pre>
        end
    end
end
endmodule
```

1.2 Модуль dynamic_pwm_controller

Далее опишем модуль dynamic_pwm_controller. Модуль dynamic_pwm_controller предназначен для генерации сигнала широтно-импульсной модуляции (ШИМ, или PWM) с динамически изменяемыми 2 параметрами скважностью (duty_cycle_input) и частотой (frequency_input)

duty_cycle_input — 8-битное значение, определяющее скважность ШИМ сигнала. Значение 0 соответствует 0%, а 255 соответствует 100%. frequency_input — 16-битное значение, определяющее частоту ШИМ сигнала в герцах .

МАХ_PWM_FREQ — максимальная частота ШИМ сигнала, заданная как 10 кГц. MIN_PWM_FREQ — минимальная частота ШИМ сигнала, заданная как 1Гц. CLOCK_FREQ — частота входного тактового сигнала, заданная как 50 МГц.

На каждом такте часов проверяется значение frequency_input. Если оно больше нуля, max_count вычисляется как отношение частоты тактового сигнала CLOCK_FREQ к заданной частоте ШИМ frequency_input. Это определяет, сколько тактов основного сигнала составляет один период ШИМ. Если frequency_input равно нулю (что может быть ошибочной ситуацией), используется max_count, соответствующий минимальной частоте ШИМ, чтобы избежать деления на ноль.

Чтобы определить, должен ли выход pwm_out быть высоким или низким, сравнивается текущее значение counter с произведением max_count и duty_cycle_input. Это выражение определяет количество тактов в текущем периоде ШИМ, в течение которых выход pwm_out должен быть установлен в логическую «1» (высокий уровень). Использование деления на 256 связано с тем, что duty_cycle_input — 8-битное значение, максимальное значение которого равно 255, а не 256, что соответствует 100% скважности.

Если текущее значение counter меньше вычисленного порога threshold, то pwm_out устанавливается в <1». Если же counter больше или равен threshold, то pwm out устанавливается в <0». Таким образом формируется выходной ШИМ

сигнал с заданными параметрами частоты и скважности (Листинг 1.2).

Листинг 1.2 – Модуль dynamic_pwm_controller Verilog

```
`timescale 1ns / 1ps
module dynamic pwm controller (
    input clk,
    input reset,
    input [31:0] angle,
    input [15:0] frequency input,
    output reg pwm out
);
    // Выходы CORDIC
    wire signed [16:0] sin out, cos out;
    // Входы для CORDIC
    reg [15:0] x in = 16'd32767;
    reg [15:0] y_in = 16'd0;
    CORDIC cordic inst (
        .clk(clk),
        .angle(angle),
        .x in(x in),
        .y in(y in),
        .sin_out(sin out),
        .cos out(cos out)
    );
    parameter CLOCK FREQ = 50 000 000;
    reg [31:0] max count;
    reg [31:0] counter;
    reg [7:0] duty cycle;
    always @(posedge clk or posedge reset) begin
        if (reset) begin
             counter <= 0;</pre>
             pwm out <= 0;
            max count <= CLOCK FREQ / frequency input;</pre>
        end else begin
             max count <= CLOCK FREQ / frequency input;</pre>
             duty cycle <= (sin out[16:9] + 8'd128);</pre>
             if (counter < max_count - 1)</pre>
                 counter <= counter + 1;</pre>
             else
                 counter <= 0;</pre>
```

1.3 Модуль верхнего уровня

Модуль top_module представляет собой управление RGB-светодиодом с использованием сигналов ШИМ, параметры которого можно динамически изменять, реагируя на ввод с PS/2 клавиатуры. Модуль управляет цветом светодиода, плавно переливая его между различными цветами: от красного к жёлтому, зелёному, голубому, синему, фиолетовому и обратно к красному.

duty_cycle_R/G/B это 8-битные регистры, определяющие скважность ШИМ для красного, зелёного и синего каналов соответственно. color_timer счётчик для контроля скорости перехода между цветами. color_transition_rate скорость перехода между цветами. brightness_change_rate — скорость изменения яркости при переливании цветов (Листинг 1.3).

Листинг 1.3 – Модуль верхнего уровня Verilog

```
timescale 1ns / 1ps
module top_module (
   input clk,
   input reset,
   input ps2 clk,
    input ps2 data,
    output pwm out R,
    output pwm out G,
   output pwm out B
);
   reg [31:0] angle R = 0;
    reg [31:0] angle G = 32'd715827883; // 2^32 / 3
    reg [31:0] angle B = 32'd1431655765; // 2 * (2^32 / 3)
    reg [15:0] pwm freg = 1000;
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            angle R <= 0; angle G <= ANGLE 120; angle B <= ANGLE 240;
        end else begin
            angle R \le angle R + 32'd50000;
            angle G <= angle G + 32'd50090;
            angle B <= angle B + 32'd50000; end
```

```
end
    dynamic pwm controller pwm ctrl R (
        .clk(clk),
        .reset(reset),
        .angle(angle R),
        .frequency input (pwm freq),
        .pwm out (pwm out R)
    );
    dynamic pwm controller pwm ctrl G (
        .clk(clk),
        .reset(reset),
        .angle(angle G),
        .frequency input (pwm freq),
        .pwm out (pwm out G)
    );
    dynamic pwm controller pwm ctrl B (
        .clk(clk),
        .reset(reset),
        .angle(angle B),
        .frequency input (pwm freq),
        .pwm out (pwm out B)
    );
    wire [7:0] kb data;
    wire kb ready;
    ps2 keyboard kb (
        .clk(clk),
        .reset(reset),
        .ps2 clk(ps2 clk),
        .ps2 data(ps2 data),
        .data(kb data),
        .ready(kb_ready)
    );
    reg [23:0] color timer = 0;
    req [3:0] state = 0;
    reg [15:0] color transition rate = 50000;
    reg [7:0] brightness change rate = 5;
    always @(posedge clk) begin
        if (reset) begin
            angle R <= ANGLE 0; angle G <= ANGLE 120; angle B <= ANGLE 240;
            state <= 0;
            color timer <= 0;</pre>
             color transition rate <= 50000;</pre>
            brightness_change_rate <= 5; end else begin</pre>
             if (kb ready) begin
                 case (kb data)
                     8'h1D: begin // a
                          if (color_transition_rate < 1000000)</pre>
                              color transition rate <= color transition rate +</pre>
10000;
                                           10
                     end
```

```
8'h23: begin // d
                          if (color transition rate > 10000)
                              color transition rate <= color transition rate -</pre>
10000;
                     end
                     8'h1A: begin // w
                          if (brightness change rate < 50)
                              brightness change rate <= brightness change rate</pre>
+ 1;
                     end
                     8'h1B: begin // s
                          if (brightness change rate > 1)
                              brightness change rate <= brightness change rate</pre>
- 1;
                     end
                     default: begin
                     end
                 endcase
             end
             // auto change color
             color timer <= color timer + 1;</pre>
             if (color timer >= color transition_rate) begin
                 color timer <= 0;</pre>
                 case (state)
                     0: begin
                          // Red -> Yellow
                          if (angle G < 16'd65535)
                              angle G <= angle G + brightness change rate;</pre>
                          else
                              state <= 1;
                     end
                     1: begin
                          // Yellow -> Green
                          if (angle R > 0)
                              angle R <= angle R - brightness change rate;</pre>
                          else
                              state <= 2;
                     end
                     2: begin
                          // Green -> Cyan
                          if (angle B < 16'd65535)
                              angle B <= angle B + brightness change rate;</pre>
                          else
                              state <= 3;
                     end
                     3: begin
                          // Cyan -> Blue
                          if (angle G > 0)
                              angle G <= angle G - brightness change rate;</pre>
                          else
                              state <= 4;
                     end
                     4: begin
                          // Blue -> Magenta
                          if (angle R < 16'd65535)
                              angle_R <= angle_R + brightness_change_rate;</pre>
                          else
```

```
state <= 5;
                     end
                     5: begin
                         // Magenta -> Red
                          if (angle B > 0)
                              angle_B <= angle_B - brightness_change_rate;</pre>
                          else
                              state <= 0;
                     default: state <= 0;</pre>
                 endcase
             end
        end
    end
endmodule
```

1.4 Файл проектных ограничений

Добавим в проект файл проектных ограничений (Листинг 1.4).

Листинг $1.4 - \Phi$ айл проектных ограничений

```
set property -dict { PACKAGE PIN E3 IOSTANDARD LVCMOS33 } [get ports {
clk }];
create clock -add -name sys clk pin -period 10.00 -waveform {0 5}
[get ports {clk}];
# reset
set property -dict { PACKAGE PIN M17 IOSTANDARD LVCMOS33 } [get ports {
set property -dict { PACKAGE PIN R12 IOSTANDARD LVCMOS33 } [get ports {
pwm out B }];
set property -dict { PACKAGE PIN M16 IOSTANDARD LVCMOS33 } [get ports {
pwm out G }];
set property -dict { PACKAGE PIN N15 IOSTANDARD LVCMOS33 } [get ports {
pwm out R }];
set_property -dict { PACKAGE PIN F4 IOSTANDARD LVCMOS33 } [get ports {
ps2 clk }];
set property -dict { PACKAGE PIN B2 IOSTANDARD LVCMOS33 } [get ports {
ps2 data }];
```

1.5 Тестирование на плате

Протестируем работу проекта на плате (Рисунок 1.1).




Рисунок 1.1 – тестирование на плате

Далее проверим как уменьшается яркость светодиода на плате (Рисунки 1.2, 1.3, 1.4).



Рисунок 1.2 – уменьшение яркости



Рисунок 1.3 – уменьшение яркости



Рисунок 1.4 – уменьшение яркости

ЗАКЛЮЧЕНИЕ

В рамках данной лабораторной работы изучили принципы работы широтно-импульсного регулирования и ширитно-импульсной модуляции. Спроектировали устройство управления светодиодом по принципу широтно-импульсного модуляции с использованием алгоритма CORDIC.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. Методические указания по Π P № 1 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=405132 (Дата обращения: 23.09.2022).
- 2. Методические указания по Π P № 2 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=409130 (Дата обращения: 23.09.2022).
- 3. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов М., МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 4. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия Телеком, 2021. 538 с.: ил.
- 5. Антик М.И. Дискретная математика [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2018 1 электрон. опт. диск (CD-ROM).
- 6. Антик М.И. Математическая логика и программирование в логике [Электронный ресурс]: Учебное пособие / Антик М.И., Бражникова Е.В.— М.: МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 7. Жемчужникова Т.Н. Конспект лекций по дисциплине «Архитектура вычислительных машин и систем» URL: https://drive.google.com/file/d/12OAi2_axJ6mRr4hCbXs-mYs8Kfp4YEfj/view?us p=sharing (Дата обращения: 23.09.2022).
- 8. Антик М.И. Теория автоматов в проектировании цифровых схем [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2020. 1 электрон. опт. диск (CD-ROM).