

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА - Российский технологический университет»

РТУ МИРЭА

Институт Информационных Технологий Кафедра Вычислительной Техники (BT)

ОТЧЁТ ПО ПРАКТИЧЕСКОЙ РАБОТЕ № 3

«Проектирование простого процессорного ядра»

по дисциплине

«Схемотехника устройств компьютерных систем»

| ИВБО-03-22 | Заливакин А.С. |
|-------------------------------|----------------|
| Принял ассистент кафедры ВТ | Дуксин Н.А. |
| Практическая работа выполнена | «»2024 г. |
| «Зачтено» | « » 2024 г. |

АННОТАЦИЯ

Данная работа включает в себя 3 рисунка, 3 листинга, 3 таблицы. Количество страниц в работе — 28.

СОДЕРЖАНИЕ

| 1 ОСНОВНОЙ РАЗДЕЛ | 5 |
|-------------------------------------|----|
| 1.1 Описание архитектуры процессора | 5 |
| 1.2 Описание формата команд | 6 |
| 1.3 Блок схема алгоритма | 9 |
| 1.4 Описание стадий команд | 12 |
| 1.5 Код модулей на Verilog | 15 |
| 1.6 Тестирование работы процессора | 26 |

ВВЕДЕНИЕ

Цель работы: целью данной практической работы является создание процессорного ядра и разработка всех необходимых модулей и кодов, обеспечивающих выполнение базовых операций, обработку команд и взаимодействие с памятью.

Постановка задачи: определить архитектуру процессорного ядра, включая структуру регистров, арифметико-логического устройства (АЛУ), системы управления и блоков памяти. Создать и задокументировать набор команд для процессорного ядра, включая их форматы, семантику и функциональность. Разработать программные модули для реализации функционала процессора

Результат выполнения работы: код модулей на Verilog HDL, временные диаграммы, отражающие корректность работы спроектированных модулей.

1 ОСНОВНОЙ РАЗДЕЛ

1.1 Описание архитектуры процессора

Опишем формат команд по заданному варианту: сортировка массива пузырьком.

Сортировка пузырьком — это простой алгоритм сортировки, который многократно проходит по массиву, сравнивая соседние элементы и меняя их местами, если они находятся в неправильном порядке. Процесс повторяется, пока массив не будет отсортирован.

Память данных (mem) для хранения массива, который будет отсортирован. Размер: N = 3 (3 элементоа). Каждый элемент массива будет занимать 32 бита.

Память команд (prog) для хранения команд, которые будут выполняться процессором. Максимальный размер одной команды 44 бит. Потенциально общее количество команд – максимум 64 (6 бит).

Регистры общего назначения (РОН) включают в себя:

- Регистр 0 (константа 0);
- Регистр 1 (константа 1);
- Регистр 2 (количество элементов);
- Регистр 3 (индекс і в цикле сортировки);
- Регистр 4 (хранит результат вычитания в операции SUB, используется для проверки условия продолжения цикла);
- Регистр 5 (временное хранилище для обмена элементов при выполнении SWP);
- Регистр 6 (индекс ј в цикле сортировки);
- Регистр 7 (элемент ј в цикле сортировки);
- Регистр 8 (индекс j + 1 в цикле сортировки).

1.2 Описание формата команд

Каждая команда состоит из нескольких полей:

- Код операции (КОП) определяет какую операцию выполнить (4 бита, позволяет иметь до 16 команд);
- Адреса регистров или памяти указывают на места, откуда нужно брать данные или куда записывать результат;
- Литеральные значения задают значения, которые используются в операциях.

Максимальное количество бит для команды 44 бит.

Адресация регистров осуществляется с помощью 4 бит, что позволяет адресовать до 15 регистров (адрес 1 + адрес 2 + адрес результата).

Для команд, которые используют переходы (например, JLZ и JMP), используются биты для хранения литералов.

- NOP (No Operation):
 - Код операции (КОП) 4 бита;
- INCR (Увеличение значения регистра на 1):
 - Код операции (КОП) 4 бита;
 - Адрес регистра для инкрементации: 4 бита;

 - (увеличение регистра 3)
- ZTR (Обнуление регистра):
 - Код операции (КОП) 4 бита;
 - Адрес регистра, для обнуления: 4 бита;

- (обнулить регистр 3).
- RTM (Загрузка значения регистра в память):
 - Код операции (КОП) 4 бита;
 - Адрес регистра, из которого писать: 4 бита;
 - Адрес памяти в которую писать: 4 бита.

 - (записывает из регистра 7 в память 6).
- MTR (Загрузка памяти в регистр):
 - Код операции (КОП) 4 бита;
 - Адрес памяти: 4 бита;
 - Адрес регистра: 4 бита;

 - (записывает из ячейки памяти 5 в регистр 7)
- RTR (Загрузка из регистра в регистр):
 - Код операции (КОП) 4 бита;
 - Номер регистра из которого записывать: 4 бита;
 - Номер регистра в который записывать: 4 бита;

 - (записать значение из регистра 5 в регистр 6).
- LTR (Загрузка из литерала в регистр):
 - Код операции (КОП) 4 бита;
 - Литерал из которого записывать: 32 бита;

- Номер регистра в который записывать: 4 бита;
- Общий формат: 01100010000000000000000000000000000011
- (записать значение литерала 3 в регистр 2).
- LTM (Загрузка литерала в память):
 - Код операции (КОП) 4 бита;
 - Номер регистра, в котором хранится адрес ячейки: 4 бита (косвенная адресация);
 - Значение литерала: 32 бита;
 - Общий формат: 001001100000000000000000000000000001010 (записать значение из регистра 3 в ячейку памяти с адресом 10).
- SUB (Вычитание значений из двух регистров):
 - Код операции (КОП) 4 бита;
 - Адрес 1 регистра: 4 бита (прямая адресация);
 - Адрес 2 регистра: 4 бита (прямая адресация);
 - Адрес регистра, куда записывать результат: 4 бита;
- JLZ (Условный переход, если результат меньше нуля):
 - Код операции (КОП) 4 бита;
 - Адрес ячейки памяти команд (куда переходить): 6 бит;

 - (если результат в регистре оказался меньше нуля перейти по адресу 18).

- ЈМР (Безусловный переход):
 - Код операции (КОП) 4 бита;
 - Адрес куда переходить: 4 бита;

 - (безусловный переход в 3).

1.3 Блок схема алгоритма

Алгоритм начинается с ввода количества элементов массива. Затем происходит инициализация счетчика i=0 и ввод элементов массива в цикле.

После ввода всех элементов начинается основная часть сортировки: внешний цикл с счетчиком i, внутренний цикл с счетчиком j, сравнение соседних элементов массива (элемент j и элемент j+1). Если текущий элемент больше следующего, происходит их обмен с помощью временной переменной t (Рисунок 1.1).




Рисунок 1.1 – Блок схема алгоритма сортировки пузырьком

Далее опишем покомандный алгоритм на основе наших команд, описанных выше.

На шаге 0 команда LTR 2, N загружает в регистр 2 длину массива (N). На шаге 1 команда ZTR 3 обнуляет регистр 3, который будет использоваться как индекс) для текущей позиции в массиве.

Шаг 2 выполняет безусловный переход к шагу 30 с помощью команды JMP 30, который инициализирует сортировку.

На шаге 3 команда ZTR 3 обнуляет регистр 3. Далее на шаге 4 выполняется операция сравнения: команда SUB 3, 2, 4 вычитает из текущего индекса длину массива. Это нужно для того, чтобы определить, достигнут ли конец массива.

Если результат отрицательный, команда JLZ 22 на шаге 5 переходит к завершению работы сортировки. Если нет, продолжается выполнение.

Внутри цикла выполняется операция сравнения соседних элементов (шаги 7-13). Если элемент в позиции ј больше элемента в позиции ј+1, они меняются местами.

После каждой итерации индекс (j) увеличивается на 1 с помощью команды INCR 5 на шаге 18.

После инкремента происходит безусловный переход на шаг 4 для повторного выполнения цикла.

Когда индекс (j) достигает значения (N - 1), программа переходит к завершению на шаге 22 и завершает сортировку (Рисунок 1.2).




Рисунок 1.2 – Блок схема алгоритма сортировки пузырьком в процессорных командах

1.4 Описание стадий команд

Опишем выполнение каждой команды на различных стадиях выполнения (fetch, decode, execute, mem access, write back). Каждая команда проходит через 5 стадий — извлечение, декодирование, исполнение, доступ к памяти и запись результата (Таблица 1.1).

Таблица 1.1 – Описание стадий команд в форме текста

| Команда | 0 стадия | 1 стадия decode | 2 стадия | 3 стадия | 4 стадия |
|---------|------------|------------------|---------------|--------------|--------------|
| | fetch | | исполнение | доступ к | запись |
| | | | (execute) | памяти | результата |
| | | | | (mem access) | (write back) |
| NOP | Извлечение | Команда | - | - | - |
| | команды из | декодируется | | | |
| | памяти. | как NOP. | | | |
| INCR | Извлечение | Декодирование | Операция | _ | Результат |
| | команды из | команды, | инкремента: | | записывается |
| | памяти. | получение | значение | | в регистр. |
| | | адреса регистра. | регистра | | |
| | | | увеличивается | | |
| | | | на 1. | | |

| ZTR | Извлечение команды из | Декодирование команды. | Запись нуля в регистр. | - | Результат записывается |
|-------|-----------------------|------------------------|------------------------|-------------|---------------------------|
| | памяти. | команды. | регистр. | | в регистр. |
| RTM | Извлечение | Декодирование | | - | Результат |
| | команды из | команды. | | | записывается |
| | памяти. | Загрузка | | | в регистр. |
| | | операндов. | | | |
| MTR | Извлечение | Декодирование | - | Загрузка | Результат |
| | команды из | команды, | | значения из | записывается |
| | памяти. | получение | | памяти по | в регистр. |
| | | адреса памяти и | | указанному | |
| | | регистра. | | адресу. | |
| RTR | Извлечение | Декодирование | | - | Результат |
| | команды из | команды, | | | записывается |
| | памяти. | получение | | | в регистр. |
| | | операндов и | | | |
| | | адресов | | | |
| | | регистров. | | | |
| LTR | Извлечение | Декодирование | Загрузка | - | - |
| | команды из | команды, | литерала в | | |
| | памяти. | загрузка | регистр. | | |
| | | операндов. | | | |
| LTM | Извлечение | Декодирование | Взятие | Доступ к | Результат |
| | команды из | команды, | значения по | памяти по | записывается |
| | памяти. | получение | указателю | косвенному | в регистр. |
| | | адреса памяти и | (косвенный | адресу. | |
| | | регистра. | доступ к | | |
| | | _ | памяти). | | |
| SUB | Извлечение | Декодирование | Операция | - | Запись |
| | команды из | команды, | обмена | | результатов |
| | памяти. | получение | значениями | | обмена в |
| | | адресов | между | | регистры. |
| 11.77 | 11 | регистров. | регистрами. | | |
| JLZ | Извлечение | Декодирование | Переход на | - | - |
| | команды из | команды, | указанный | | |
| | памяти. | получение | адрес. | | |
| TA (D | | адреса перехода. | | | |
| JMP | | | | | |

Далее опишем данные таблице в форме команд (Таблица 1.2).

Таблица 1.2 – Описание стадий команд в форме команд

| Команда | 0: Fetch | 1: Decode | 2: Execute | 3: Memory Access | 4: Write Back |
|---------|----------|-------------|--------------|---------------------|-----------------|
| | | OperandA <= | | | |
| | PC = | cmd[39:36]; | res = alu1 + | | GPR[adr1] = res |
| INCR | CMD[SC] | OperandB <= | alu2 | - | pc = pc + 1 |
| | | cmd[35:32]; | | | |

| | PC = | | | | GPR[adr1] = lit |
|-----|-----------------|--------------------------------------|--|---|---|
| LTR | CMD[SC] | - | - | - | pc = pc + 1 |
| NTR | PC = CMD[SC] | - | res = 0 | - | GPR[adr1] = res pc = pc + 1 |
| LTM | PC = CMD[SC] | - | - | - | MEM[GPR[adr1]] = lit $pc = pc + 1$ |
| SUB | PC = CMD[SC] | alu1 = GPR[adr1] alu2 = GPR[adr2] | res = alu1 - alu2 $lz = res[31]$ | - | GPR[adr1] = res $pc = pc + 1$ |
| JLZ | PC = CMD[SC] | - | if (lz) pc = ja; else pc = pc + 1; | - | - |
| PTR | PC = CMD[SC] | alu1 = GPR[adr1] alu2 = GPR[adr2] | res_h = alu1 + 1 res_l = alu2 + 1 | - | GPR[adr1] = MEM[alu1 + 1] pc = pc + 1 |
| SWP | PC = CMD[SC] | alu1 = GPR[adr1] alu2 = GPR[adr2] | - | - | GPR[adr1] = GPR[adr2] $GPR[adr2] = alu1$ |
| JMP | PC = CMD[SC] | - | - | - | pc = ja |

Далее опишем таблицу на языке Verilog (Таблица 1.3).

Таблица 1.3 – Onucaние стадий команд в форме команд Verilog

| Команда | 0: Fetch | 1: Decode | 2: Execute | _ | 4: Write Back |
|---------|------------|--------------|--------------------|--------|------------------------------|
| | | | | Access | |
| INCR | pr_next <= | AdrA <= | res_next <= alu1 + | - | $DATA \le res[31:0],$ |
| | cmd[pc] | addr1_next, | alu2 | | AdrWrite <= addr1, |
| | | $AdrB \le 1$ | | | $pc \le pc + 1$ |
| LTR | pr_next <= | - | - | - | DATA <= lit, |
| | cmd[pc] | | | | AdrWrite <= addr1, |
| | -1 - | | | | $pc \le pc + 1$ |
| NTR | pr_next <= | _ | - | - | $DATA \le 0$, wen ≤ 1 , |
| | cmd[pc] | | | | AdrWrite <= addr1, |
| | _ | | | | $pc \le pc + 1$ |
| LTM | pr_next <= | AdrA <= | - | - | mem[GPR[adr1]] <= |
| | cmd[pc] | addr1_next | | | lit, |
| | | | | | $pc \le pc + 1$ |

| SUB | pr_next <= cmd[pc] | AdrA <= addr1_next, AdrB <= addr2_next | res_next <= alu1 - alu2, lz_next <= res[31] | - | DATA <= res[31:0], AdrWrite <= addr1, pc <= pc + 1 |
|-----|--------------------|--|---|----------------------|--|
| JLZ | pr_next <= cmd[pc] | - | if (~lz) pc <= ja else pc <= pc + 1 | - | - |
| PTR | pr_next <= cmd[pc] | AdrA <= addr1_next, AdrB <= addr2_next | res_next <= {alu1 + 1, alu2 + 1} | DATA <= mem[alu1] | GPR[res[31:0]] <= mem[res[63:32]], pc <= pc + 1 |
| SWP | pr_next <= cmd[pc] | - | res_next <= alu2 + 1 | - | mem[alu2] <= mem[res], mem[res] <= mem[alu2], |
| JMP | pr_next <= cmd[pc] | - | - | - | pc <= ja |

1.5 Код модулей на Verilog

Основной модуль процессорного ядра включает систему команд и стадии выполнения. В данном модуле используются следующие переменные и логика:

- clk и reset входные сигналы тактового генератора и сброса.
- stage_counter счетчик стадий, управляющий процессом выполнения команд.
- program_counter регистр для хранения текущего адреса команды.
- cmd регистр для хранения текущей команды.
- data регистр для хранения данных.
- code_prog регистр для хранения кода текущей команды.
- OperandA, OperandB, OperandC регистры для хранения операндов.
- prog память команд, загружаемая из внешнего файла "prog.mem".
- РОН регистровый файл.
- mem память данных.

Стадии выполнения команд:

1. Стадия 0:

о Загружается команда из памяти команд в регистр cmd,

используя program_counter в качестве указателя.

о Подготавливаются адреса регистров для следующей команды.

2. Стадия 1:

- о Определяются операнды, используя старшие биты команды cmd.
- о Операнды загружаются в регистры OperandA, OperandB, OperandC.

3. Стадия 2:

- Выполняются арифметические и логические операции в зависимости от типа команды.
- Результат сохраняется в регистр data или устанавливаются флаги (например, lz для команды SUB).

4. Стадия 3:

о Для команд, требующих доступа к памяти (например, LTR), выполняется чтение или запись в память данных.

Сталия 4:

- о Записываются результаты в регистровый файл или обновляется память данных.
- Счетчик команд program_counter также обновляется в зависимости от результатов выполнения команд (например, для условных переходов JLZ).

Пример выполнения команд:

- **NOP**: Ничего не делает.
- **INCR**: Увеличивает значение в регистре РОН на 1.
- ZTR: Обнуляет значение в регистре РОН.
- RTM: Записывает значение из регистра РОН в память mem.
- MTR: Загружает значение из памяти mem в регистр РОН.
- RTR: Копирует значение из одного регистра РОН в другой.
- LTR: Загружает значение в регистр РОН.
- LTM: Записывает значение в память тем.
- **SUB**: Вычитает значение одного регистра РОН из другого и сохраняет результат.
- **JLZ**: Переходит по адресу, если значение регистра меньше нуля.
- ЈМР: Переходит по указанному адресу.

Код описанного модуля представлен в Листинге 1.1.

Листинг 1.1 – Основной модуль процессорного ядра на Verilog

```
module cpu(
    input clk,
    input reset,
    output reg [1:0] stage counter,
    output reg [63:0] program_counter,
    output reg [43:0] cmd,
    output reg [31:0] data,
    output reg [3:0] code_prog,
    output reg [3:0] OperandA,
    output reg [3:0] OperandB,
    output reg [3:0] OperandC
);
integer lz;
reg [43:0] prog [0:63];
reg [3:0] POH [0:8];
reg [31:0] mem [0:63];
integer i;
initial begin
    $readmemb("prog.mem", prog);
   stage_counter <= 2'b00;</pre>
    program counter <= 64'b0;</pre>
    cmd <= 44'b0;
    data <= 32'b0;
    code prog <= 4'b0;</pre>
    for (i = 0; i < 8; i = i + 1) begin
        POH[i] <= 4'b0;
    end
    POH[1] <= 4'b1;
    for (i = 0; i < 64; i = i + 1) begin
        mem[i] <= 32'b0;
```

Продолжение Листинга 1.1.

```
end
      end
      localparam NOP = 4'b0000, INCR = 4'b0001, ZTR = 4'b0010, RTM = 4'b0011,
MTR = 4'b0100, RTR = 4'b0101, LTR = 4'b0110, LTM = 4'b0111, SUB = 4'b1000, JLZ
= 4'b1001, JMP = 4'b1010;
      always @(posedge clk) begin
          if (reset) begin
              stage_counter <= 2'b00;</pre>
              program counter <= 64'b0;</pre>
              cmd <= 44'b0;
              data <= 32'b0;
              code prog <= 4'b0;</pre>
          end
      end
      always @(posedge clk) begin
          if (stage counter == 2'b11) begin
              stage_counter <= 2'b00;</pre>
              program_counter <= program_counter + 1;</pre>
              OperandA <= 4'b0;
              OperandB <= 4'b0;
              OperandC <= 4'b0;
          end else begin
              stage counter <= stage counter + 2'b01;</pre>
          end
      end
      integer dec;
      integer dec2;
      integer dec3;
      always @* begin
          case (stage_counter)
              2'b00: begin
```

```
cmd <= prog[program_counter];</pre>
end
2'b01: begin
    case (cmd[43:40])
         NOP: code_prog <= NOP;</pre>
         INCR: begin
              code prog <= INCR;</pre>
              OperandA <= cmd[39:36];</pre>
         end
         ZTR: begin
              code prog <= ZTR;</pre>
              OperandA <= cmd[39:36];</pre>
         end
         RTM: begin
              code_prog <= RTM;</pre>
              OperandA <= cmd[39:36];</pre>
              OperandB <= cmd[35:32];</pre>
          end
         MTR: begin
              code prog <= MTR;</pre>
              OperandA <= cmd[39:36];</pre>
              OperandB \leq cmd[35:32];
          end
         RTR: begin
              code_prog <= RTR;</pre>
              OperandA <= cmd[39:36];</pre>
              OperandB <= cmd[35:32];</pre>
          end
         LTR: begin
```

```
code_prog <= LTR;</pre>
              OperandA <= cmd[39:36];</pre>
              data <= cmd[27:0];</pre>
         end
         LTM: begin
              code_prog <= LTM;</pre>
              OperandA <= cmd[39:36];</pre>
              data <= cmd[27:0];</pre>
         end
         SUB: begin
              code_prog <= SUB;</pre>
              dec <= cmd[39:36];</pre>
              dec2 <= cmd[35:32];</pre>
              dec3 <= cmd[31:28];</pre>
         end
         JLZ: begin
              code_prog <= JLZ;</pre>
              data <= cmd[27:0];</pre>
         end
         JMP: begin
              code_prog <= JMP;</pre>
              data <= cmd[27:0];</pre>
          end
         default: code_prog <= NOP;</pre>
     endcase
end
2'b10: begin
    case (code_prog)
         NOP: ;
        INCR: begin
```

```
dec = OperandA;
    data = POH[dec];
end
ZTR: begin
    dec = OperandA;
    POH[dec] <= 0;
end
RTM: begin
    dec = OperandA;
    dec2 = OperandB;
    mem[dec] <= POH[dec2];</pre>
end
MTR: begin
    dec = OperandA;
    dec2 = OperandB;
    POH[dec] <= mem[dec2];</pre>
end
RTR: begin
    dec = OperandA;
    dec2 = OperandB;
    POH[dec] <= POH[dec2];</pre>
end
LTR: begin
    dec = OperandA;
    POH[dec] <= data;
end
LTM: begin
    dec = OperandA;
    mem[dec] <= data;</pre>
end
```

```
SUB: begin
                      POH[dec3] <= POH[dec2] - POH[dec3];</pre>
                      1z \ll dec3;
                  end
                 JMP: program counter <= data;</pre>
                 default: ;
             endcase
        end
        2'b11: begin
             case (code_prog)
                  INCR: begin
                      dec = OperandA;
                      POH[dec] <= data + 1;</pre>
                 end
                 JLZ: if (POH[lz] < 0) program_counter <= data;</pre>
                 default: ;
             endcase
        end
        default: ;
    endcase
end
endmodule
```

Напишем тестовый модуль для проверки работы программы (Листинг 1.2).

Листинг 1.2 – Тестовый модуль на языке Verilog

```
module testbench;
   reg clk;
    reg reset;
    wire [1:0] stage counter;
    wire [63:0] program_counter;
    wire [43:0] cmd;
    wire [31:0] data;
    wire [3:0] code_prog;
    wire [3:0] OperandA;
    wire [3:0] OperandB;
    wire [3:0] OperandC;
    cpu uut (
        .clk(clk),
        .reset(reset),
        .stage_counter(stage_counter),
        .program_counter(program_counter),
        .cmd(cmd),
        .data(data),
       .code_prog(code_prog),
       .OperandA(OperandA),
        .OperandB(OperandB),
        .OperandC(OperandC)
    );
    initial begin
        clk = 0;
        forever #5 clk = ~clk;
    end
    integer i;
    initial begin
```

Продолжение Листинга 1.2.

Опишем программу (инструкции в двоичном формате) через mem файл. (Листинг 1.4).

Листинг 1.3 – Программа для процессорного ядра в двоичном формате

1.6 Тестирование работы процессора

Протестируем работу процессора. Общая временная диаграмма показана ниже (Рисунок 1.3).




Рисунок 1.3 – Временная диаграмма тестового модуля

Рассмотрим диаграмму подробнее. Например, команда 1200000003 записывает в регистр 2 литерал 3 (Рисунок 1.4).

ЗАКЛЮЧЕНИЕ

В рамках данной практической работы спроектировали порстое процессорное ядро и разработали все необходимые модули и коды, обеспечивающих выполнение базовых операций, обработку команд и взаимодействие с памятью.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. Методические указания по ПР № 1 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=405132 (Дата обращения: 23.09.2022).
- 2. Методические указания по ПР № 2 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=409130 (Дата обращения: 23.09.2022).
- 3. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов М., МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 4. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия Телеком, 2021. 538 с.: ил.
- 5. Антик М.И. Дискретная математика [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2018 1 электрон. опт. диск (CD-ROM).
- 6. Антик М.И. Математическая логика и программирование в логике [Электронный ресурс]: Учебное пособие / Антик М.И., Бражникова Е.В.— М.: МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 7. Жемчужникова Т.Н. Конспект лекций по дисциплине «Архитектура вычислительных машин и систем» URL: https://drive.google.com/file/d/12OAi2_axJ6mRr4hCbXs-mYs8Kfp4YEfj/view?us p=sharing (Дата обращения: 23.09.2022).
- 8. Антик М.И. Теория автоматов в проектировании цифровых схем [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2020. 1 электрон. опт. диск (CD-ROM).