

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА - Российский технологический университет»

РТУ МИРЭА

Институт Информационных Технологий Кафедра Вычислительной Техники (BT)

ОТЧЁТ ПО ЛАБОРАТОРНОЙ РАБОТЕ № 1

«Изучение принципов широтно-импульсной модуляции»

по дисциплине

«Схемотехника устройств компьютерных систем»

Выполнил студент группы ИВБО-01-22	Воробьев Д.М.
Принял ассистент кафедры ВТ	Люлява Д.В.
Практическая работа выполнена	« <u></u> »2024 г.
«Зачтено»	« » 2024 г.

АННОТАЦИЯ

Данная работа включает в себя 1 рисунок, 3 листинга. Количество страниц в работе — 13.

СОДЕРЖАНИЕ

1 ОСНОВНОЙ РАЗДЕЛ		5
1.1	Модуль ps2_keyboard	5
1.2	Модуль dynamic_pwm_controller	8
1.3	Файл проектных ограничений	12
1.4	Тестирование на плате	12

ВВЕДЕНИЕ

Задание на лабораторную работу.

- 1. Изучить принципы работы широтно-импульсного регулирования и ширитно-импульсной модуляции.
- 2. Спроектировать устройство управления светодиодом по принципу широтно-импульсного модуляции с использованием алгоритма CORDIC.
- 3. Спроектировать устройство для изменения характеристик устройства управления светодиодом по принципу широтно-импульсного модуляции.
 - 4. Создать проект в САПР Vivado для ПЛИС Artix-7 xc7a100tcsg324-1I.
 - 5. Описать соответствующие устройства в виде модулей на языке Verilog.
- 6. Добавить в проект модуль аппаратного драйвера для приёма данных с клавиатуры, работающей по протоколу PS/2.
 - 7. Создать модуль верхнего уровня.
 - 8. Создать тестовый модуль для верификации.
 - 9. В режиме симуляции протестировать реализованные модули.
- 10. Добавить файл проектных ограничений в проект. Обеспечить связь входов и выходов схемы с портами ПЛИС.
- 11. Сгенерировать конфигурационный файл с расширением bit. Загрузить файл на отладочную плату с ПЛИС семейства Artix-7.
 - 12. Произвести верификацию на плате.

1 ОСНОВНОЙ РАЗДЕЛ

1.1 Модуль ps2_keyboard

Данный модуль ps2_keyboard является обработчиком данных, получаемых из PS/2 клавиатуры. Он позволяет декодировать скан-коды, отправляемые клавиатурой, в байты данных. Модуль использует внешний тактовый сигнал clk для синхронизации своей работы, что позволяет обрабатывать асинхронные сигналы ps2 clk и ps2 data от клавиатуры.

Модуль отслеживает изменения на линии ps2_clk с помощью двух процедур, синхронизированных с внешним тактовым сигналом clk. Первая процедура копирует состояние ps2_clk в регистр ps2_clk_reg, что позволяет детектировать передний и задний фронт сигнала ps2_clk.

Если обнаружен задний фронт ps2_clk (сигнал перешёл из высокого в низкое состояние), модуль считывает бит из ps2_data и записывает его в shift_reg, начиная с младших битов. Это продолжается до тех пор, пока не будут считаны все 11 бит скан-кода (1 стартовый бит, 8 бит данных, 1 бит чётности, 1 стоповый бит).

Как только в perucтpe shift_reg окажется полный скан-код (10 битов данных и стоп-бит), модуль извлекает 8 бит данных (пропуская стартовый и биты чётности и стопа), помещает их в выходной регистр data и устанавливает флаг ready в 1. Это сигнализирует о том, что данные готовы к чтению. После того как данные прочитаны, флаг ready сбрасывается в 0, и процесс может начаться заново (Листинг 1.1).

Листинг 1.1 – Модуль ps2_keyboard Verilog

```
`timescale lns / lps

//0x1C ??? ??????? 'A' (???????????????)

//0x1B ??? ??????? 'S' (?????????????)

//0x15 ??? ??????? 'Y' (???????????)

//0x1D ??? ??????? 'X' (??????????)

//'A' - ?????? ?????????????????
```

```
//'S' - ?????? ???????? ???????.
module ps2 keyboard (
                      // 3333333 33333333 333333
   input clk,
                      // ?????? ??????
   input reset,
                      // ???????? ?????? PS/2
   input ps2 clk,
                      // ?????? PS/2
   input ps2 data,
   output reg [7:0] data, // ???????? ???? ??????
                        // 333333 333333333 333333
   output reg ready
);
reg [3:0] bit count = 0; // ??????? ?????
reg [10:0] shift reg = 0; // ??????? ?????? ??????? ??????
                        // ?????????? ???????? ??????? PS/2
reg ps2 clk reg;
// ??????????????????????????? PS/2 Clock
always @(posedge clk) begin
   if (reset) begin
       ps2 clk req <= 1'b1;
   end else begin
       ps2 clk reg <= ps2 clk;
   end
end
// ???????? ?????????? ?????? ??????? ps2 clk
always @(posedge clk) begin
   if (reset) begin
       bit count <= 0;
       shift req <= 0;
       data <= 0;
       ready \leq 0;
   end else begin
       if (ps2 clk reg && !ps2 clk) begin // ????????? ????? ps2 clk
           if (bit count < 11) begin
              shift reg <= {ps2 data, shift reg[10:1]};</pre>
              bit count <= bit count + 1'b1;</pre>
           end
           if (bit count == 10) begin
              // ???? ???? ?????? ??????? (1 ????? ???, 8 ??????, 1
???????, 1 ???? ???)
              data <= shift reg[8:1]; // ???????? 8 ??? ??????
              ready <= 1'b1;
              bit count <= 0;
              shift reg <= 0;</pre>
           end
       end else if (ready) begin
           ready <= 0; // ??????? ????? ?????????</pre>
       end
   end
end
endmodule
```

Далее опишем модуль dynamic_pwm_controller. Модуль dynamic_pwm_controller предназначен для генерации сигнала широтно-импульсной модуляции (ШИМ, или PWM) с динамически изменяемыми 2 параметрами скважностью (duty_cycle_input) и частотой (frequency_input)

duty_cycle_input — 8-битное значение, определяющее скважность ШИМ сигнала. Значение 0 соответствует 0%, а 255 соответствует 100%. frequency_input — 16-битное значение, определяющее частоту ШИМ сигнала в герцах.

МАХ_PWM_FREQ — максимальная частота ШИМ сигнала, заданная как 10 кГц. MIN_PWM_FREQ — минимальная частота ШИМ сигнала, заданная как 1 Гц. CLOCK FREQ — частота входного тактового сигнала, заданная как 50 МГц.

На каждом такте часов проверяется значение frequency_input. Если оно больше нуля, max_count вычисляется как отношение частоты тактового сигнала CLOCK_FREQ к заданной частоте ШИМ frequency_input. Это определяет, сколько тактов основного сигнала составляет один период ШИМ. Если frequency_input равно нулю (что может быть ошибочной ситуацией), используется max_count, соответствующий минимальной частоте ШИМ, чтобы избежать деления на ноль.

Чтобы определить, должен ли выход pwm_out быть высоким или низким, сравнивается текущее значение counter с произведением max_count и duty_cycle_input. Это выражение определяет количество тактов в текущем периоде ШИМ, в течение которых выход pwm_out должен быть установлен в логическую «1» (высокий уровень). Использование деления на 256 связано с тем, что duty_cycle_input — 8-битное значение, максимальное значение которого равно 255, а не 256, что соответствует 100% скважности.

Если текущее значение counter меньше вычисленного порога threshold, то pwm_out устанавливается в «1». Если же counter больше или равен threshold, то pwm_out устанавливается в «0». Таким образом формируется выходной ШИМ сигнал с заданными параметрами частоты и скважности (Листинг 1.2).

1.2 Модуль dynamic_pwm_controller

Листинг 1.2 – Модуль dynamic_pwm_controller Verilog

```
timescale 1ns / 1ps
module dynamic pwm controller (
   input clk,
                         // 3333333 33333333 3333333
                         // ?????
   input reset,
   ????????? (0-255)
   3333333 333
   output reg pwm out // ????? ??? ???????????
33333333333
);
parameter MIN PWM FREQ = 1; // ????????? ??????? ??? 1 ??
parameter CLOCK FREQ = 50 000 000; // ???????? ??????? 50 ???
// ?????????? ?????????
reg [31:0] max_count; // ???????????????????????????????
                // 3333333 333 3333333333 333
reg [31:0] counter;
// ???????? max count ?? ?????? ???????? ??????? frequency input
always @(posedge clk or posedge reset) begin
   if (reset) begin
      counter <= 0;
      pwm out \leq 0;
      max count <= CLOCK FREQ / MIN PWM FREQ;</pre>
   end else begin
      ???????
      if (frequency input > 0) begin
         max count <= CLOCK FREQ / frequency input;</pre>
      end else begin
         max count <= CLOCK FREQ / MIN PWM FREQ;</pre>
      end
      // 33333333333 33333333
      if (counter < max count - 1) begin
         counter <= counter + 1;</pre>
      end else begin
         counter <= 0;
      end
      if (counter < (max count * duty cycle input) >> 8) begin
         pwm out <= 1;
      end else begin
         pwm out <= 0;
      end
   end
end
```

Модуль top_module представляет собой управление RGB-светодиодом с использованием сигналов ШИМ, параметры которого можно динамически изменять, реагируя на ввод с PS/2 клавиатуры. Модуль управляет цветом светодиода, плавно переливая его между различными цветами: от красного к жёлтому, зелёному, голубому, синему, фиолетовому и обратно к красному.

duty_cycle_R/G/B это 8-битные регистры, определяющие скважность ШИМ для красного, зелёного и синего каналов соответственно. color_timer счётчик для контроля скорости перехода между цветами. color_transition_rate скорость перехода между цветами. brightness_change_rate — скорость изменения яркости при переливании цветов (Листинг 1.3).

Листинг 1.3 – Модуль верхнего уровня Verilog

```
`timescale 1ns / 1ps
module top module (
    input clk,
    input reset,
    input ps2 clk,
    input ps2 data,
    output pwm out R,
    output pwm out G,
    output pwm out B
);
// Параметры для управления цветами
reg [7:0] duty cycle R = 255;
reg [7:0] duty_cycle_G = 0;
reg [7:0] duty cycle B = 0;
reg [15:0] pwm freq = 1000; // Частота РWM для светодиодов
// Контроллеры ШИМ для каждого цвета
dynamic pwm controller pwm ctrl R (
    .clk(clk),
    .reset (reset),
    .duty cycle input(duty cycle R),
    .frequency input (pwm freq),
    .pwm out(pwm out R)
);
dynamic pwm controller pwm ctrl G (
    .clk(clk),
    .reset(reset),
    .duty cycle input(duty cycle G),
    .frequency input (pwm freq),
    .pwm out(pwm out G)
);
```

```
dynamic pwm controller pwm ctrl B (
    .clk(clk),
    .reset (reset),
    .duty cycle input(duty cycle B),
    .frequency input (pwm freq),
    .pwm out(pwm out B)
);
// Подключение модуля для чтения клавиатуры
wire [7:0] kb data;
wire kb ready;
ps2 keyboard kb (
    .clk(clk),
    .reset(reset),
    .ps2 clk(ps2 clk),
    .ps2 data(ps2 data),
    .data(kb data),
    .ready(kb ready)
);
// Машина состояний и таймеры для автоматического переливания цветов
reg [23:0] color timer = 0;
reg [3:0] state = 0;
reg [15:0] color transition rate = 50000; // Таймер для перехода между
цветами
reg [7:0] brightness change rate = 5; // Скорость изменения яркости
always @(posedge clk) begin
    if (reset) begin
        duty cycle R <= 255;
        duty cycle G <= 0;
        duty cycle B <= 0;
        state <= 0;
        color timer <= 0;</pre>
        color transition rate <= 50000;
        brightness change rate <= 5;</pre>
    end else begin
        // Обработка ввода с клавиатуры
        if (kb ready) begin
            case (kb data)
                 8'h1D: begin // Клавиша 'a'
                     if (color transition rate < 1000000)
color transition rate <= color transition rate + 10000;</pre>
                 end
                 8'h23: begin // Клавиша 'd'
                     if (color transition rate > 10000)
color transition rate <= color transition rate - 10000;</pre>
                 end
                 8'h1A: begin // Клавиша 'w'
                     if (brightness change rate < 50)
brightness change rate <= brightness change rate + 1;
                 end
                 8'h1B: begin // Клавиша 's'
                     if (brightness change rate > 1)
brightness_change_rate <= brightness change rate - 1;</pre>
```

```
default: begin
                 end
            endcase
        end
        // Автоматическое изменение цветов с учетом color transition rate
        color timer <= color timer + 1;</pre>
        if (color timer >= color transition rate) begin
            color timer <= 0;</pre>
            case (state)
                 0: begin
                     // Красный -> Желтый
                     if (duty cycle G < 255) duty cycle G <= duty cycle G
+ brightness change rate;
                     else state <= 1;
                 end
                 1: begin
                     // Желтый -> Зеленый
                     if (duty cycle R > 0) duty cycle R <= duty cycle R -
brightness change rate;
                     else state <= 2;</pre>
                 end
                 2: begin
                     // Зеленый -> Голубой
                     if (duty cycle B < 255) duty cycle B <= duty cycle B
+ brightness change rate;
                     else state <= 3;
                 end
                 3: begin
                     // Голубой -> Синий
                     if (duty cycle G > 0) duty cycle G <= duty cycle G -
brightness change rate;
                     else state <= 4;
                 end
                 4: begin
                     // Синий -> Фиолетовый
                     if (duty cycle R < 255) duty cycle R <= duty cycle R
+ brightness change rate;
                     else state <= 5;
                 end
                 5: begin
                     // Фиолетовый -> Красный
                     if (duty cycle B > 0) duty cycle B <= duty cycle B -
brightness change rate;
                     else state <= 0;
                 end
                 default: state <= 0;</pre>
            endcase
        end
    end
end
endmodule
```

1.3 Файл проектных ограничений

Добавим в проект файл проектных ограничений (Листинг 1.4).

Листинг 1.4 – Файл проектных ограничений

```
set property -dict { PACKAGE PIN E3 IOSTANDARD LVCMOS33 } [get ports {
clk }1;
create clock -add -name sys clk pin -period 10.00 -waveform {0 5}
[get ports {clk}];
# reset
set property -dict { PACKAGE PIN M17 IOSTANDARD LVCMOS33 } [get ports {
reset }];
set property -dict { PACKAGE PIN R12 IOSTANDARD LVCMOS33 } [get ports {
pwm out B }];
set property -dict { PACKAGE PIN M16 IOSTANDARD LVCMOS33 } [get ports {
pwm out G }];
set property -dict { PACKAGE PIN N15 IOSTANDARD LVCMOS33 } [get ports {
pwm out R }];
set property -dict { PACKAGE PIN F4 IOSTANDARD LVCMOS33 } [get ports {
ps2 clk }];
set property -dict { PACKAGE PIN B2 IOSTANDARD LVCMOS33 } [get ports {
ps2 data }];
```

1.4 Тестирование на плате

Протестируем работу проекта на плате (Рисунок 1.1).




Рисунок 1.1 – тестирование на плате

ЗАКЛЮЧЕНИЕ

В рамках данной лабораторной работы изучили принципы работы широтно-импульсного регулирования и ширитно-импульсной модуляции. Спроектировали устройство управления светодиодом по принципу широтно-импульсного модуляции с использованием алгоритма CORDIC.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. Методические указания по ПР № 1 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=405132 (Дата обращения: 23.09.2022).
- 2. Методические указания по ПР № 2 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=409130 (Дата обращения: 23.09.2022).
- 3. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов М., МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 4. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия Телеком, 2021. 538 с.: ил.
- 5. Антик М.И. Дискретная математика [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2018 1 электрон. опт. диск (CD-ROM).
- 6. Антик М.И. Математическая логика и программирование в логике [Электронный ресурс]: Учебное пособие / Антик М.И., Бражникова Е.В.— М.: МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 7. Жемчужникова Т.Н. Конспект лекций по дисциплине «Архитектура вычислительных машин и систем» URL: https://drive.google.com/file/d/12OAi2_axJ6mRr4hCbXs-mYs8Kfp4YEfj/view?us p=sharing (Дата обращения: 23.09.2022).
- 8. Антик М.И. Теория автоматов в проектировании цифровых схем [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2020. 1 электрон. опт. диск (CD-ROM).