




Лекция 5

Схемотехника устройств компьютерных систем Семестр 2


Тема: Организация процессорных ядер. Часть 2.

Люлява Даниил Вячеславович, старший преподаватель кафедры ВТ Дуксин Никита Александрович, преподаватель кафедры ВТ


Проблема двухтактной архитектуры




Трёхтактная архитектура




Четырёхтактная архитектура



Пятитактная архитектура




Конвейерное процессорное ядро. 2 такта




	Такт1	Такт2	Такт3	Такт4
Команда1	Fetch	Execute		
Команда2		Fetch	Execute	
Команда3			Fetch	Execute

Конвейерное процессорное ядро. 3 такта




Конвейерное процессорное ядро. 4 такта



Конфликты


- Read-After-Read (RAR) (Чтение после Чтения)
- Write-After-Read (WAR) (Запись после Чтения)
- Write-After-Write (WAW) (Запись после Записи)
- Read-After-Write (RAW) (Чтение после Записи)

Последовательность Read-After-Write




Архитектура MIPS


Продвижение данных




Проблема отложенного перехода



Увеличение сложности управляющей схемы многоступенчатого конвейера



Архитектуры VLIW, EPIC



Поля команды

Mux1	Mux2	Mux3	Ор АЛУ1		
------	------	------	------------	--	--

Very Logic Instruction Word
 (VLIW) - сверхдлинное командное
 слово

 Explicit Parallel Instruction Compiler (EPIC) - процессор с явным параллелизмом

Регистровая модель процессора


AH	AL	← AX
ВН	BL	← BX
СН	CL	← CX
DH	DL	← DX

CS
DS
SS
ES

Сегментные регистры

SI	
DI	

Индексные регистры



Указатель базы
Указатель стека
Счетчик инструкций

Виды архитектуры регистровой модели процессора

RO
R1
R2
R3
R4
R5
R6
R7


	_
RO	
R1	
R2	
R3	
R4	

R5

R6

R7

Α




Регистровая архитектура Аккумуляторная архитектура Стековая архитектура

Адресность команд

31 28	27 24	23 20	19 16	15 12	11 8	7 4	3 0	Разряды 3-адресная
type	operation	Dest	op1	op2				команда
type	operation	Dest			Lite	eral		
								2-адресная
type	operation	Dest/op1	op2		Lite	eral		z-адреснал команда
type	operation	op1						1-адресная команда
type	operation							0-адресная
						•		команда

Интерфейс регистрового файла



RISC/CISC

Характеристика	CISC	RISC
Длина команды	Произвольная в зависимости от характера инструкции	фиксированная
Набор команд	Большой, адаптирован для удобства программиста	Средний, адаптирован для удобства выполнения процессором
Доступ к памяти	Разрешён для инструкций разного рода	Разрешен только для инструкций загрузки и сохранения



Вопросы

Спасибо за внимание!