



V3.0.20261001

Elektronik 1

HS 2026 – Prof. Guido Keel
Autoren: Simone Stitz, Mirko Ratti
<https://gitlab.com/sstitz/elektronik-1>

1 Quellen

- Thévenin Spannungsquelle mit Seriewiderstand
- Norton Stromquelle mit Parallelwiderstand

→ DC- und AC-Signale werden separat betrachtet!

1.1 Superpositionsprinzip

Eingangssignale eines **linearen Netzwerks** dürfen separat betrachtet werden.
(nur eine Quelle aktiv, die anderen Quellen werden ausgeschaltet)

→ Superpositionsprinzip funktioniert nicht in der Sättigung!

2 Grundlagen

2.1 Kleinsignal-Ersatzschaltung (!)

Ziel: Berechnung der **AC-Spannungen** an den verschiedenen Knoten der Schaltung sowie der Wechselströme in allen Zweigen der Schaltung.

- DC-Spannungsquellen durch Kurzschlüsse ersetzen
- DC-Stromquellen entfernen (Unterbrüche)
- Nichtlineare Bauteile mit Kleinsignal-Ersatzschaltung ersetzen
- Koppel- und Bypass-Kondensatoren kurzschliessen
- Spulen entfernen

$$r = \frac{dV}{dI} \approx \frac{\Delta V}{\Delta I}$$

2.2 Schaltungsanalyse - Vorgehen (!)

DC-Arbeitspunkte und Verstärkungsfaktor bestimmen

- Arbeitspunkte bestimmen (DC-Spannung in jedem Knoten)
- Kleinsignalersatzschaltung gemäss Kapitel 2.1 bilden
- Schaltung ggf. umzeichnen und vereinfachen
- Verstärkung $\frac{V_{out}}{V_{in}}$ berechnen


2.3 Dezibel

Dezibel		Faktor
$A_{dB} = 20 \log \left(\frac{V_{out}}{V_{in}} \right)$	↔	$A = 10^{\frac{A_{dB}}{20}}$
$A_{total} = A_{dB1} + A_{dB2}$		$A_{total} = A_1 \cdot A_2$ (Serie-Verstärkern)

3 Verstärker


3.1 Übertragungsfaktor k (reale Verstärker)

il fattore k considera il partitore di tensione fra Verstärker non ideali (su R_q, R_{out1}, R_{out2} perdita di tensione)



4 Operationsverstärker

4.1 Eigenschaften eines OpAmps



Idealer OpAmp: $A_{ol} = \infty$ $Z_{in} = \infty$ ($I_{opp} = I_{opn} = 0$) $Z_{out} = 0$ $V_{os} = 0$

$$V_{out} = A_{ol} \cdot (V_{opp} + V_{os} - V_{opn})$$

Legende

- V_{os} (**Tensione di offset d'ingresso**): tensione parassita in serie al morsetto +. Viene amplificata come un segnale su V_{opp} .
- A_{ol} (**Guadagno ad anello aperto**): guadagno differenziale interno. Ideale = ∞
- A_{cl} (**Guadagno ad anello chiuso**): guadagno effettivo del circuito con retroazione, $A_{cl} = V_{out}/V_{in}$.
- V_{AGND} (= V_{COM}): potenziale di riferimento (massa analogica).

4.2 OpAmp als Verstärker

- Rückkopplung auf negativen Eingang** → OpAmp stellt V_{out} so ein, dass $V_{opn} = V_{opp}$ (**virtueller Kurzschluss**)
- $I_{opn} = I_{opp} = 0$ → Strom durch Eingangs-R = Strom durch Rückkopplungs-R
- Lineare Schaltung (solange nicht am Anschlag) → **Superposition**: jede Quelle einzeln, andere Spannungsquellen auf AGND setzen
- Für $A_{ol} \neq \infty$: V_{opn} per Superposition aus V_{out} und den Eingängen ausdrücken, in Grundgleichung einsetzen und nach V_{out} auflösen

Rückkopplungsfaktor und Closed-Loop-Gain

$$\beta = \frac{V_{opn}}{V_{out}} \Big|_{\text{Eing. aus}} = \frac{R_1}{R_1 + R_2}$$

Schleifenverstärkung: βA_{ol}
Rauschverstärkung: $\frac{1}{\beta} = 1 + \frac{R_2}{R_1}$

$$A_{cl} = A_{ideal} \cdot \frac{\beta A_{ol}}{1 + \beta A_{ol}} \approx A_{ideal} \left(1 - \frac{1}{\beta A_{ol}} \right)$$


$$\text{rel. Fehler: } \varepsilon \approx \frac{1}{\beta A_{ol}}$$

Nicht-invertierend: $A_{ideal} = \frac{1}{\beta} \Rightarrow A_{cl} = \frac{A_{ol}}{1 + \beta A_{ol}}$ Invertierend: $A_{ideal} = -\frac{R_2}{R_1}$

4.3 Grundschaltungen OpAmp

4.3.1 Nicht-Invertierender Verstärker

Spannungsteiler an opn:



$Z_{in} \approx \infty$, gleichphasig (0°)

Real


$$V_{out} = \frac{A_{ol}}{1 + \beta A_{ol}} \left[V_{in} + V_{os} - \frac{R_2}{R_1 + R_2} V_{AGND} \right]$$

Ideal

$$V_{out} = \left(1 + \frac{R_2}{R_1} \right) (V_{in} + V_{os}) - \frac{R_2}{R_1} V_{AGND}$$

4.3.2 Invertierender Verstärker

Knoten opn ($I_{opn} = 0$, ideal $V_{opn} = 0$):



$$\frac{V_{in} - V_{opn}}{R_1} = \frac{V_{opn} - V_{out}}{R_2} \Rightarrow V_{out} = -\frac{R_2}{R_1} V_{in}$$

Spannungsteiler an opn:

$$V_{opn} = \frac{R_2}{R_1 + R_2} \cdot V_{in} + \frac{R_1}{R_1 + R_2} \cdot V_{out}$$

Gain: $A = -\frac{R_2}{R_1}$

$Z_{in} = R_1$, gegenphasig (180°), Noise Gain $\frac{1}{\beta} = 1 + \frac{R_2}{R_1} \neq |A|$

Real


$$V_{out} = \frac{A_{ol}}{1 + \beta A_{ol}} \left[V_{AGND} + V_{os} - \frac{R_2}{R_1 + R_2} V_{in} \right]$$

Ideal

$$V_{out} = \left(1 + \frac{R_2}{R_1} \right) (V_{AGND} + V_{os}) - \frac{R_2}{R_1} V_{in}$$

4.3.3 Invertierender Summierender Verstärker (Addierer)

Knoten opn: $I_2 = -I_0 - I_1$



$$I_0 = \frac{V_{in0} - V_{COM} - V_{os}}{R_0} \quad I_1 = \frac{V_{in1} - V_{COM} - V_{os}}{R_1}$$

Gain pro Eingang:



$$A_i = -\frac{R_F}{R_i}$$

opn = virtuelle Masse → Eingänge beeinflussen sich nicht

$$V_{out} = (V_{COM} + V_{os}) \cdot \left(1 + \frac{R_F}{R_0 || R_1} \right) - R_F \cdot \left(\frac{V_{in0}}{R_0} + \frac{V_{in1}}{R_1} \right)$$

Für $R_0 = R_1 = R$, $V_{COM} = 0$: $V_{out} = -\frac{R_F}{R} (V_{in0} + V_{in1})$

4.3.4 Buffer (Spannungsfolger)



- Gain** $A = 1$, $\beta = 1$ ($V_{opn} = V_{out}$)
- $Z_{in} \approx \infty$ → keine Belastung an V_{in}
- $Z_{out} \approx 0$ → Impedanzwandler

Real:

$$V_{out} = \frac{A_{ol}}{1 + A_{ol}} (V_{in} + V_{os})$$


Ideal:

$$V_{out} = V_{in} + V_{os}$$

$$\frac{V_{out}}{V_{in}} \approx 1 - \frac{1}{A_{ol}}$$

4.4 Analoge Rechenschaltungen mit OpAmps

4.4.1 Differenzverstärker (Gewichteter Subtrahierer)



Superposition:

nur V_{in2} (oben): invertierend → $-\frac{R_4}{R_3}$

nur V_{opp} (unten): nicht-invertierend → $1 + \frac{R_4}{R_3}$

$$V_{opp} = \frac{R_1}{R_1 + R_2} V_{AGND} + \frac{R_2}{R_1 + R_2} V_{in1}$$

$$V_{out} = \frac{R_3 + R_4}{R_3} \cdot V_{opp} - \frac{R_4}{R_3} \cdot V_{in2}$$


$$V_{out} = \frac{R_3 + R_4}{R_3} \cdot \left(\frac{R_1}{R_1 + R_2} \cdot V_{AGND} + \frac{R_2}{R_1 + R_2} \cdot V_{in1} \right) - \frac{R_4}{R_3} \cdot V_{in2}$$

Für $R_1 = R_3, R_2 = R_4$: $V_{out} = V_{AGND} + \frac{R_4}{R_3} \cdot (V_{in1} - V_{in2})$

Gain: Differenz $A_D = \frac{R_4}{R_3}$, $A_{AGND} = 1$, Gleichtakt $A_{CM} = 0$

4.4.2 Instrumentenverstärker

1. Stufe: OP1 und OP2 nicht-invertierend mit gemeinsamem R_g , 2. Stufe: Differenzverstärker



$$I_{Rg} = \frac{V_{in2} - V_{in1}}{R_g}$$

$$V_{opo2} = V_{in2} + \frac{R_{f2}}{R_g} \cdot (V_{in2} - V_{in1})$$

$$V_{opo1} = V_{in1} + \frac{R_{f1}}{R_g} \cdot (V_{in1} - V_{in2})$$


$$\Delta V_{opo} = V_{opo1} - V_{opo2} = \left(1 + \frac{R_{f1} + R_{f2}}{R_g}\right) \cdot (V_{in1} - V_{in2})$$

Für $R_1 = R_3, R_2 = R_4$: $V_{out} = V_{REF} + \frac{R_4}{R_3} \cdot \left(1 + \frac{R_{f1} + R_{f2}}{R_g}\right) \cdot (V_{in1} - V_{in2})$

Gain: $A = \frac{R_4}{R_3} \left(1 + \frac{R_{f1} + R_{f2}}{R_g}\right)$ ($R_{f1} = R_{f2} = R_f$: $A = \frac{R_4}{R_3} \left(1 + \frac{2R_f}{R_g}\right)$)


4.5 Mehrstufige Verstärker

Für $AGND \neq 0V$ muss Superposition angewendet werden.
 → $AGND$ als Quelle annehmen und anderen Eingang 'ausschalten'



4.6 Gesteuerte Quellen


4.6.1 Stromgesteuerte Stromquellen




$$V_{R1} = V_{R2} \quad R_1 I_1 = R_2 I_2$$

$$A_i = \frac{I_2}{I_1} = \frac{R_1}{R_2}$$

4.6.2 Spannungsgesteuerte Stromquellen



$$I_L = \frac{V_{in}}{R_1}$$




$$I_L = \frac{V_{in}}{R_s}$$

Nachteil: Last muss 'floating' sein

4.7 Einfache Filterschaltungen mit OpAmps

4.7.1 Integratoren


- RL-Integrator: Spulen sind nichtideal und teuer
Spulen erzeugen oft Oszillationen
- RC-Integrator: fast immer für aktive Filter verwendet



$$V_{out}(t) = -\frac{1}{R_1 \cdot C_f} \int_0^t V_{in}(\tau) d\tau + V_{C_f}(0)$$

$$V_{out}(t) = -\frac{1}{C_f} \int_0^t I_{C_f}(\tau) d\tau + V_{C_f}(0)$$

4.7.2 Differenzierer




$$V_{out} = -R_f \cdot C_1 \frac{dV_{in}}{dt}$$

$$i_c = C_1 \frac{dv_c}{dt} = C_1 \frac{dV_{in}}{dt}$$

Differenzierer im Frequenzbereich

- Hohe Frequenzen werden mehr verstärkt
- Rückkopplungsfunktion ist Tiefpass
- Realer OpAmp bildet auch Tiefpass
- Beide Tiefpässe erzeugen zusammen 180° Phasenschiebung
→ Mitkopplung → Schwingung
- Kleines C parallel zu R_f unterdrückt Schwingungen

4.7.3 Tiefpass





- Tiefe f: R_f limitiert Verstärkung
 $I_{C_f} = 0$ (Unterbruch)
- Hohe f: -20 dB / Dek

$$V_{out} = -\frac{R_f}{R_1} \cdot V_{in}$$

$$f_g = \frac{1}{2\pi \cdot R_f \cdot C_1}$$


4.7.4 Bandpass



- R_1 limitiert Eingangsstrom
- C_f limitiert V_{out} bei hohen Frequenzen

4.7.5 Allpass

- Betrag der Verstärkung = 1 (-1 @ 180° → 1 @ 0°)
- Phase ändert mit der Frequenz von 180° auf 0°



- tiefe f: C sperrt (Unterbruch)
→ $I_{C_f} = 0$
- hohe f: C ist Kurzschluss
 $V_{opn} = V_{opp} \Rightarrow I_{R_x} = 0$

$$V_{out} = -\frac{R_x}{R_x} \cdot V_{in} = -V_{in}$$


$$V_{out} = V_{in}$$

4.8 Nichtidealitäten von OpAmps

- Endliche Verstärkung: $V_d = V_{opp} - V_{opn} = \frac{V_{out}}{A_{ol}}$
- Offset-Spannung: V_{os} : Gleich verstärkt wie V_{opp}
- Rückkopplungsfaktor: $\beta = \frac{R_1}{R_1 + R_2}$ Schleifenverstärkung: βA_{ol}

$$A_{cl} = \frac{A_{ol}}{1 + \beta A_{ol}} \approx \frac{1}{\beta} \left(1 - \frac{1}{\beta A_{ol}}\right) \quad (\beta A_{ol} \gg 1)$$

4.8.1 Eingangsstromfehler - Bias-Strom I_B



Modellierung durch Stromquellen
 I_P, I_N
 V_{outE} = Fehlerspannung aufgrund von I_B, I_N

$$I_B = \frac{I_P + I_N}{2}$$


$$V_{outE} = V_{outE(N)} + V_{outE(P)} = I_N R_F - R_2 I_P \left(\frac{R_F + R_1}{R_1}\right)$$

$$\text{Kompensation: } I_B = \frac{I_P + I_N}{2} : V_{outE} \stackrel{!}{=} 0$$

$$I_N = I_P : R_F = R_2 \left(\frac{R_F + R_1}{R_1}\right)$$

$$R_2 = \frac{R_F \cdot R_1}{R_F + R_1} = R_F || R_1$$

Bias-Strom-Kompensation mittels R_2



4.8.2 Eingangsstromfehler - Offset-Strom I_{OS}

Der Offset-Strom entsteht aufgrund von **Herstellungstoleranzen** und ist **nicht kompensierbar**

Offset-Strom: $I_{OS} = I_P - I_N$


Wenn der Bias-Strom I_B mittels R_2 kompensiert ist gilt:

$$V_{outE} = R_F \cdot (I_N - I_P) = R_F \cdot I_{OS}$$

→ Je kleiner R_F , desto kleiner die Fehlerspannung!

4.9 Dynamisches Verhalten von OpAmps

4.9.1 Verstärkungs-Bandbreite-Produkt (GB(W)P)



Verstärkung des OpAmps sinkt mit höherer Frequenz
Datenblatt anstelle von A_{ol} (da Frequenz-abhängig)

$$A_{cl} \cdot f_{3dB} = GBWP = \text{const}$$

4.9.2 Common Mode Rejection Ratio (CMRR)


$$CMRR = \frac{dV_{CM}}{dV_{OS}}$$

$$V_{CM} = \frac{V_{opp} + V_{opn}}{2}$$

4.9.3 Power Supply Noise Rejection Ratio (PSNRR)

$$PSNRR = \frac{dV_{supply}}{dV_{OS}}$$

4.10 Anstiegszeit (Slew-Rate)



Maximal mögliche Änderungsgeschwindigkeit der Ausgangsspannung des OpAmps

$$SR = \left| \frac{dV_{out}}{dt} \right|_{\max}$$

Wenn der Ausgang schneller ändern soll als die Slew-Rate 'erlaubt', so wird das Ausgangssignal **begrenzt bzw. verformt**


→ Signal verformt / Amplitude reduziert → Dreieck statt Sinus

5 Komparatoren / Schmitt-Trigger

- OpAmp-Ausgang meistens am Anschlag $V_{out_{max}}$ bzw. $V_{out_{min}}$
- Rückkopplungsfrei oder Rückkopplung auf **positiven** Eingang

Schmitt-Trigger werden verwendet, wenn Signale **verrauscht** sind oder zur **Störungsunterdrückung** auf CLK-Signalen.

5.1 OPV als Komparator




Vergleicht V_{opp} mit V_{opn} bzw. V_{ref} mit V_{in}
 $V_{opp} > V_{opn} = V_{out_{max}}$ sonst $V_{out_{min}}$

- Nur in sehr kleinem Bereich ist OpAmp in linearem Bereich
- Jeder OpAmp kann als Komparator eingesetzt werden
- Es gibt Komparatoren als spezialisierte Bausteile
- Komparatoren dürfen **nicht** als OpAmps eingesetzt werden

5.2 Vergleich OpAmp - Komparator


Parameter / Eigenschaft	Operationsverstärker	Komparator
Anstiegs- und Abfallzeit	mittel	klein
Schaltverzögerung	mittel	klein
Amplitudengang	mittlere Bandbreite und Abfall mit -20dB / Dekade	hohe Bandbreite und Abfall steiler als -20dB / Dekade
Slew Rate	mittel	sehr gross

Komparator




- 1 Schaltschwelle
- Glitches möglich

Schmitt-Trigger



- 2 Schaltschwelle
- Glitches unterdrückt
- Hystere-Spannung V_H

5.3 Invertierender Schmitt-Trigger



Schaltet, wenn $V_{in} = V_{opp}$

Hysteresis


$$V_H = V_{T-} - V_{T+}$$

$$V_H = (V_{out_{max}} - V_{out_{min}}) \frac{R_1}{R_1 + R_f}$$

$$V_{in-tief}: V_{T+} = V_{opp} = \frac{V_{ref} \cdot R_f + V_{out_{max}} \cdot R_1}{R_1 + R_f}$$

$$V_{in-hoch}: V_{T-} = V_{opp} = \frac{V_{ref} \cdot R_f + V_{out_{min}} \cdot R_1}{R_1 + R_f}$$

5.4 Nicht-Invertierender Schmitt-Trigger



Schaltet, wenn $V_{opp} = V_{ref}$

Hysteresis

$$V_H = V_{T+} - V_{T-}$$

$$V_H = (V_{out_{max}} - V_{out_{min}}) \frac{R_1}{R_f}$$

$$V_{in-hoch}: V_{T-} = V_{ref} \frac{R_1 + R_f}{R_f} - V_{out_{max}} \frac{R_1}{R_f}$$

$$V_{opp} = \frac{V_{in} \cdot R_f + V_{out} \cdot R_1}{R_1 + R_f}$$

$$V_{in-tief}: V_{T+} = V_{ref} \frac{R_1 + R_f}{R_f} - V_{out_{min}} \frac{R_1}{R_f}$$


Nachteil invertierender Schmitt-Trigger:

'Kick-Back' auf Eingang wenn Ausgang schaltet

Nachteil nicht-invertierender und invertierender Schmitt-Trigger:

Hysteresis und Schaltschwellen nicht unabhängig einstellbar

5.5 Schmitt-Trigger mit frei wählbaren Schaltschwellen



$$V_{opp} = V_{ref} \frac{R_f || R_0}{R_1 + R_f || R_0} + V_{out} \frac{R_1 || R_0}{R_1 || R_0 + R_f}$$

2 Gleichungen, 3 Variablen (R_0, R_1, R_f)

→ 1 Widerstand wird gewählt (z.B. $R_f = 100k\Omega$)

6 Digital-Analog-Wandler (DAC)


- n Anzahl Bits
- D Digitaler Wert $D < 2^n$
- q Quantisierungsschritt

$$q = \frac{V_{refp} - V_{refn}}{2^n}$$


$$V_{out} = \frac{D}{2^n} (V_{refp} - V_{refn}) + V_{refn}$$

6.1 Parallelverfahren

6.1.1 Voltage Scaling - String DAC (3 Bit)



Jeweils nur **ein Schalter** geschlossen




- R_1 : 1R ... 8R
- R_2 : 0R ... 7R
- $V_{out_{min}} = V_{refn}$
- $V_{out_{max}} = V_{refp} - 1 \text{ LSB}$

+ Garantiert Stetigkeit

• 2^n Widerstände, 2^n Schalter → n - to - 2^n Decoder

6.1.2 Voltage Scaling - String DAC (3 Bit)




Benötigt keinen Decoder aber zusätzliche Schalter

3-Bit DAC besteht aus:

- 4 mal 1-Bit DAC in Serie
- 2 mal 2-Bit DAC in Serie

⇒ Mit 2 mal 3-Bit DAC und Umschalter wird 4-Bit DAC gebaut

6.1.3 Strom-DAC nach Parallelverfahren




$$I_{out} = D \cdot \frac{V_{ref}}{R}$$

Um eine Ausgangsspannung V_{out} zu erhalten, wird ein OPV nachgeschaltet gemäss Kapitel 6.2.5

6.2 Wägeverfahren

6.2.1 Wägeverfahren – resistiv




+ N Widerstände, N Schalter

- Nicht garantiert stetig
- Grosser Wertebereich der Widerstände nötig


Leitwerte! $G_0 = \frac{1}{8R}$

$$V_{out} = \frac{B_0 \cdot 2^0 \cdot G_0 + B_1 \cdot 2^1 \cdot G_0 + B_2 \cdot 2^2 \cdot G_0 + B_3 \cdot 2^3 \cdot G_0}{2^4 \cdot G_0} (V_{refp} - V_{refn}) + V_{refn}$$

6.2.2 Kapazitiver DAC ohne Ausgangsbuffer (4 Bit)



Ersatzschaltung




$$C_1 = B_3 \cdot 8C + B_2 \cdot 4C + B_1 \cdot 2C + B_0 \cdot C$$
$$C_2 = B_3 \cdot 8C + B_2 \cdot 4C + B_1 \cdot 2C + B_0 \cdot C + C$$

Wenn Kapazitäten entladen sind, bevor geschaltet wird:

$$V_{out} = \frac{C_1}{C_1 + C_2} (V_{refp} - V_{refn}) + V_{refn} \quad \text{mit } C_1 + C_2 = 2^n \cdot C$$

Problem: Lastkapazitäten an V_{out} ⇒ Schaltung so schlecht brauchbar

6.2.3 Kapazitiver DAC mit Ausgangsbuffer




Immer nur ein Schalter geschlossen!
2 Phasen: PH0 und PH1

PH0: $V_{out} = V_{ref0}$
PH1: Ausgang gültig (nach Einschwingen)

$$V_{out} = -(V_{ref1} - V_{ref0}) \cdot \left(\frac{n \cdot C}{C_{fb}} \right) + V_{ref0}$$

Nachteil: Sample-Hold nötig für Ausgangsspannung in Phase PH0 (wenn Schalterstellung gewechselt wird)

6.2.4 Wägeverfahren mit Widerständen und Ausgangsverstärker



$$I_{dac_{max}} = \frac{V_{refp} - V_{refn}}{R} \cdot \frac{2^n - 1}{2^n}$$


$$I_{dac} = \frac{V_{refp} - V_{refn}}{R} \cdot \frac{D}{2^n}$$

$$V_{out} = V_{refn} - R \cdot I_{dac}$$

+ differentiell ($I_{dac_{inv}}$)

- Ausgang darf belastet werden

6.2.5 DAC mit R2R-Netzwerk



Für Ersatzwiderstand **von rechts** her 'schauen'

- + Nur 2 Widerstandswerte: R, 2R
- + Gute Alternative zu gewichteten R's bzw. C's
- + Stromgewichtung über Spannungsteiler von V_{refp} zu V_{refn}

Variiert V_{refp} , dann variiert auch V_{out}
Jeder geschlossene Schalter trägt gewichtet zur Ausgangsspannung bei!
Achtung: Invertierung!


$$V_{out} = V_{refn} - (V_{refp} - V_{refn}) \cdot \frac{D}{2^n}$$

Beispiel:

B_3 geschlossen: $V_{out} = V_{refn} - \frac{\Delta V_{ref}}{2}$ B_2 geschlossen: $V_{out} = V_{refn} - \frac{\Delta V_{ref}}{4}$

B_1 geschlossen: $V_{out} = V_{refn} - \frac{\Delta V_{ref}}{8}$ B_0 geschlossen: $V_{out} = V_{refn} - \frac{\Delta V_{ref}}{16}$


6.3 Einschub: Kapazitiver Spannungsteiler



$$U_2 = U_1 \cdot \frac{X_2}{X_1 + X_2} = U_1 \cdot \frac{C_1}{C_1 + C_2}$$

6.4 Zählverfahren (PWM)

6.4.1 PWM: Pulse Width Modulation



S schaltet zwischen V_{refp} und V_{refn} (⇒ PWM)
(⇒ meistens V_{ref} und GND)

RC glättet und erzeugt 'DC'

- + Sehr einfache Schaltung
- + Ermöglicht hohe Auflösung
- + Funktioniert onchip digital (z.B. FPGA, μC) ⇒ analoge Schaltung extern
- Sehr langsam
- Benötigt grosses τ für kleine Spannungsrippel (oder Tiefpass höherer Ordnung)


PWM-Ansteuerung für Schalter S


$$\overline{V_{out}} = V_{ref} \cdot \frac{n}{N}$$



6.5 Kaskadierte Wandler und Mischformen

6.5.1 Kaskadierte DACs






2-Bit MS-DAC

- MS-DAC: 2 Ausgangsspannungen (über / unter gewünschtem V_{out})
- LS-DAC: folglich kleinere Eingangsspannungsdifferenz
⇒ Kleinerer Quantisierungsschritt q
⇒ Höhere absolute Spannungsauflösung

6.5.2 Segmentierter String DAC



- 2 'Strings' mit tiefer Auflösung ergeben doppelte Auflösung ⇒ $2 \cdot 8R \Rightarrow 2 \cdot 3$ Bit
- + Viel weniger Elemente
- Benötigt 2 Buffer (damit keine Belastung des linken 'Strings')
- Buffer müsste offset-frei sein

Alternative: Viel grössere R in rechtem 'String'
⇒ kleine Belastung links

6.6 Zusammenfassung DACs

Parallelverfahren	... garantiert monotone Wandler
Wägeverfahren	... Anzahl Elemente nicht allzu hoch
Zählverfahren	... Wenn Zeit untergeordnete Rolle spielt

⇒ **Oft werden Parallel- und Wägeverfahren kombiniert!**

Schnelle DACs haben oft einen Stromausgang und benötigen daher einen Ausgangsverstärker ⇒ Ströme können schneller geschaltet werden als Spannungen!

Es gilt: Für optimale Resultate müssen **Kompromisse** eingegangen werden!

7 Analog-Digital-Wandler (ADC)

n

Anzahl Bits

D

Digitaler Wert $D < 2^n$

q

Quantisierungsschritt

B_0

Bitwert 0 (LSB)

B_{n-1}

Bitwert $n - 1$ (MSB)

$q = \frac{V_{\text{refn}} - V_{\text{refn}}}{2^n}$

$D = \frac{V_{\text{in}} - V_{\text{refn}}}{V_{\text{refp}} - V_{\text{refn}}} 2^n$

7.1 Einführung

- Ein AD-Wandler ordnet einer analogen Spannung einen digitalen Wert zu
- Der einfachste AD-Wandler ist ein Komparator (1 Bit)
- Absoluter Fehler $E_q < \pm \frac{1}{2}$ LSB

7.1.1 Settling Time

$N_{TC} = \ln(2^N)$

N_{TC}

T für N Bits Settling

T

Zeitkonstante $T = RC$

N

Bits Auflösung (Genauigkeit)

7.1.2 Sample and Hold

Vor einer Wandlung muss Spannung gespeichert werden (meistens)

links:

Belastung von Quelle und Senke => unbrauchbar!

rechts

Ohne Belastung von Quelle und Senke (Buffer)

7.2 Parallelverfahren (Flash-Wandler)

7.2.1 3-Bit ADC nach Parallel-Verfahren (Flash-Wandler)

+ ADC ist **sehr schnell**

+ Nur 1 Takt

- 2^n Widerstände

- $2^n - 1$ Komparatoren

'Runden' ist möglich mit unterschiedlichen Widerständen ganz unten und ganz oben (blau hinterlegt)

=> 'Sprung' ist hier bei $\frac{q}{2}$ statt bei q

7.2.2 Pipeline- (Kaskaden-, Subranging-) ADC

Kaskadierung von Flash-ADCs

Zweistufig:

1. ADC mit N_1 Bits

2. ADC mit N_2 Bits

+ Nur $2^{N_1} + 2^{N_2}$ Komparatoren

- Braucht zusätzlichen DAC mit N_1 Bits

- Braucht ev. Verstärker mit Gain G

Ablaufsteuerung Pipeline-ADC

• Spannungswert der digitalierten Spannung wird von V_{in} abgezogen

• Restspannung ($< q$) wird mit 2^{N_1} multipliziert und digitalisiert mit N_2 Bits (bei gleicher Referenzspannung von 2. ADC)

7.2.3 Mehrstufiger Pipeline-Wandler

• Flash-ADC mit $k \geq 1$ DAC mit k Bits

• Multiplikation mit 2^k (gleiche Referenz für jede Stufe)

• **Latenz bei n Stufen => n Zyklen**

• Update-Frequenz n -mal grösser => In jedem Zyklus ein neuer Wert

Statt Multiplikation mit 2^k kann auch die Referenzspannung der folgenden Stufe um 2^k verkleinert werden!

7.2.4 Iterative ADC

Restspannung (Quantisierungsfehler) verdoppeln, damit gleiche Referenzspannung verwendet werden kann

Ablauf einer Wandlung - Iterativer ADC

Mit jedem Zyklus (Loop) wird die Auflösung um 1 Bit erhöht!

• Wenn $V_{in} > \frac{V_{ref}}{2}$

- MSB= 1, $\frac{V_{ref}}{2}$ von V_{in} subtrahieren

- $V_x = V_{in} - \frac{V_{ref}}{2}$

• Wenn $V_{in} < \frac{V_{ref}}{2}$

- MSB= 0

- $V_x = V_{in}$

• V_x verdoppeln zur Bestimmung des nächsten Bits

7.3 Wägevverfahren

7.3.1 SAR: Successive Approximation Register

• DAC-Ausgang nähert sich schrittweise dem Eingangssignal an

• Bei n Bit Auflösung dauert eine Wandlung n Zyklen

Beispiel Wandlung mit SAR-ADC

Ablauf des Wägevverfahrens, $V_{in} = \frac{10.5}{64} V_{ref}$

Zyklus	DAC	Komparator	V_{in} im Intervall	Ergebnis
1	100000b	$\frac{10.5}{64} V_{ref} < \frac{32}{64} V_{ref}$	$\frac{10.5}{64} V_{ref} \dots \frac{32}{64} V_{ref}$	077777b
2	010000b	$\frac{10.5}{64} V_{ref} < \frac{16}{64} V_{ref}$	$\frac{10.5}{64} V_{ref} \dots \frac{16}{64} V_{ref}$	007777b
3	001000b	$\frac{10.5}{64} V_{ref} > \frac{8}{64} V_{ref}$	$\frac{10.5}{64} V_{ref} \dots \frac{16}{64} V_{ref}$	001777b
4	001100b	$\frac{10.5}{64} V_{ref} < \frac{12}{64} V_{ref}$	$\frac{10.5}{64} V_{ref} \dots \frac{12}{64} V_{ref}$	001077b
5	001010b	$\frac{10.5}{64} V_{ref} > \frac{10}{64} V_{ref}$	$\frac{10.5}{64} V_{ref} \dots \frac{12}{64} V_{ref}$	001017b
6	001011b	$\frac{10.5}{64} V_{ref} < \frac{11}{64} V_{ref}$	$\frac{10.5}{64} V_{ref} \dots \frac{11}{64} V_{ref}$	001010b = 10d

7.3.2 SAR mit Switched Capacitor DAC (4 Bit)

Alle Kapazitäten mit V_{in} laden (Top-Plate und GND)
Totale gespeicherte Ladung: $Q = 16 \cdot C \cdot V_{in}$

Beide Schalter werden umgeschaltet
Sprung an Komparator-Eingang auf $-V_{in}$
Gesamte Ladung bleibt für den Rest der Wandlung erhalten!

Komparator wird ausgewertet:

• Falls $V < 0$ V: Bit = 1
=> Schalter bleibt auf V_{ref}

• Falls $V > 0$ V: Bit = 0
=> Schalter zurück auf GND

Nächsten Schalter umlegen

7.4 Zählverfahren

7.4.1 Grundprinzip: Zählverfahren

• CTRL zählt von 0 bis $2^n - 1$

• Zähler stoppt bei comp = 0

• **Zählstand = ADC-Wert**
=> 'aufgerundet', da DAC-Spannung grösser als V_{in}

7.4.2 Single-Slope Wandler

Integration bis $V_{int}(t) = V_{ref}$

$$V_{int}(t) = -\frac{V_{in} - A_{GND}}{R \cdot C} t + A_{GND}$$

Integrationszeit T_{int}

$$T_{int} = -\frac{V_{ref} \cdot R \cdot C}{V_{in} - A_{GND}}$$

$$V_{in} = -\frac{V_{ref} \cdot R \cdot C}{T_{int}}$$

7.4.3 Dual-Slope Wandler

$$V_{int} = \frac{V_{in} \cdot T_{int}}{R_i \cdot C_i}$$

$$V_{abint} = \frac{V_{ref} \cdot T_{abint}}{R_i \cdot C_i}$$

DC:
$$V_{int} = A_{GND} - \frac{1}{R_i \cdot C_i} (V_{in1} - A_{GND}) \cdot T_{int}$$

5

$$\Delta V_{\text{abint}} = A_{\text{GND}} - V_{\text{int}} = -\frac{1}{R_i \cdot C_i} (V_{\text{ref}} - A_{\text{GND}}) \cdot T_{\text{abint}}$$

$$T_{\text{abint}} = -\frac{V_{\text{in1}} \cdot T_{\text{int}}}{V_{\text{ref}}}$$

$$V_{\text{in1}} = -V_{\text{ref}} \frac{T_{\text{abint}}}{T_{\text{int}}}$$

$$V_{\text{abint}} = -V_{\text{int}}$$

$$-\frac{\overline{V_{\text{in}}}}{V_{\text{ref}}} = \frac{T_{\text{abint}}}{T_{\text{int}}} = \frac{n \cdot T_{\text{clk}}}{N \cdot T_{\text{clk}}}$$


$$V_{\text{int}} = \int_0^{T_{\text{int}}} -\frac{1}{R_i \cdot C_i} V_{\text{in1}} + V_{\text{int},0}$$

Frequenzverhalten vom Dual-Slope-Wandler

Frequenzen $f = \frac{1}{T}$, wobei T der Integrationszeit entspricht, werden perfekt unterdrückt

⇒ Integrationszeit $T = 20$ ms unterdrückt Netzbrumm von 50 Hz

7.4.4 Charge Balancing ADC (Sigma-Delta-Wandler)



- Bei jedem Takt während Aufintegration wird entschieden, ob fixe 'Ladungsportion' Q abintegriert wird (Schaltschwelle)
- ⇒ Für $\text{CompOut} = 1$ wird für 1 CLK abintegriert
- Anzahl 'Ladungsportionen' zählen während N Taktzyklen
- Integration immer aktiv
- Integrator-Ausgang im Schnitt = Schaltschwelle ⇒ $dQ = 0$
- Grosse N ⇒ Lange Integrationszeit

$$Q = \frac{T_{\text{clk}} \cdot V_{\text{ref}}}{R_i}$$

$$Q_{\text{int}} = \frac{V_{\text{in}} \cdot T_{\text{int}}}{R_i \cdot C_i}$$

$$\frac{\overline{V_{\text{in}}}}{V_{\text{ref}}} = \frac{T_{\text{abint}}}{T_{\text{int}}} = \frac{n}{N}$$

$$Q_{\text{abint}} = \frac{V_{\text{ref}} \cdot T_{\text{abint}}}{R_i \cdot C_i} = -Q_{\text{int}}$$

7.4.5 Fazit Integrierende Wandler

- In einem Messzyklus wird gleich viel Ladung vom Eingang wie von der Referenzspannung aufintegriert
- Sigma-Delta-Wandler können in kürzerer Zeit hohe Auflösungen erreichen als Dual-Slope Wandler

7.5 Abtastung und Quantisierung

Aliasing Abgetastetes Signal kann sauber rekonstruiert werden, aber auch schnellere Signale können gleiche Abtastwerte haben

Abtasttheorem $f_{\text{abstast}} > 2 \cdot f_{\text{signal,max}}$
Sample-Hold S-H-Glieder wirken wie Tiefpassfilter, indem das Spektrum mit einer sinc-Funktion ($\sin(x)/x$) gewichtet wird
 ⇒ ALLE Frequenzen > 0 Hz werden durch S-H gedämpft! (gutes S-H = wenig Dämpfung)

7.6 Lineares Modell der Quantisierung / SNR

7.6.1 Voraussetzungen für lineare Modellierung der Quantisierung

- Anzahl der Bits N ist gross
- ADC wird nicht übersteuert ($V_{\text{refn}} < V_{\text{in}} < V_{\text{refp}}$)
- Alle Spannungen kommen in Eingangssignal gleich oft vor
- Analoges Eingangssignal variiert sehr schnell

7.6.2 Signal-Rausch-Abstand (SNR)

- SNR: Verhältnis Signalleistung zu Quantisierungsrauschen in dB
- ENOB: Effective Number of Bits

$$\text{Leistung Quantisierungsrauschen} \quad P_Q = \frac{q^2}{12}$$

$$\text{Leistung Eingangssignal} \quad P_S = 2^2 \cdot n^{-3} \cdot q^2$$

$$\text{SNR} = 1.76 + n \cdot 6.02 \text{ mit } n = \# \text{ Bits}$$

$$\text{ENOB} = \frac{\text{SNR}_{\text{dB}} - 1.76}{6.02}$$

⇒ Pro Bit erhöht sich SNR um 6.02 dB

7.7 Kennwerte von ADCs

	Pipelined	Wägeverfahren	Sigma-Delta
Auflösung	niedrig 8 - 14 Bit	mittel 8 - 20 Bit	hoch 16 - 24 Bit
Umsetzungsrate	sehr hoch bis zu 4 GSa	mittel-hoch bis zu 10 MHz	niedrig-mittel 1 Hz - 100 kHz
Leistungsaufnahme	sehr hoch bis zu 3 W	mittel 1 - 200 mW	niedrig 0.2 - 10 mW

8 Halbleiter

8.0.1 Leitfähigkeit / elektrischer Widerstand

Leitfähigkeit κ

(Leiter-)Widerstand

$$\kappa = \frac{1}{\rho} = n \cdot q \cdot \mu$$

$$R = \frac{\rho \cdot l}{A} = \frac{l}{\kappa \cdot A}$$

Temperaturabhängigkeit (1. Näherung linear)

$$\rho(T) = \rho(T_0) \cdot (1 + \alpha(T - T_0))$$


n	Ladungsträgerdichte	
q	Elementarladung $q = 1.6 \cdot 10^{-19}$ C	$[q] = \text{C}$
l	Länge des Leiters	$[l] = \text{m}$
A	Querschnittsfläche des Leiters	$[A] = \text{m}^2$
μ	Beweglichkeit der Ladungsträger	
α	Temperaturkoeffizient	$[\alpha] = \frac{1}{\text{K}}$
$\kappa = \frac{1}{\rho}$	Spez. Leitfähigkeit bzw. spez. Widerstand	$[\kappa] = \frac{\text{m}}{\Omega \cdot \text{mm}}$

8.0.2 Elektrische Eigenschaften von (Halb-)Leitern / Isolatoren

Leiter	positiver Temperaturkoeffizient α Leitfähigkeit Metalle: $10^6 \dots 10^8 \frac{\text{S}}{\text{m}}$ (2 Dekaden)
Halbleiter	negativer Temperaturkoeffizient α Dotierung Verändert Leitfähigkeit (10 Dekaden)
Isolatoren	Kein Temperaturkoeffizient α

8.1 Dotierung von Halbleitern

Unter **Dotierung** versteht man das Einbringen von Fremdatomen ins Kristallgitter des Halbleiters (z.B. von Silizium)



n-Dotierung Zufügen von Atomen mit 5 Elektronen

⇒ Elektronen-Überschuss

p-Dotierung Zufügen von Atomen mit 3 Elektronen


⇒ Löcher-Überschuss

⇒ p-Dotierung ist immer schlechter (geringere Leitfähigkeit), da Elektronen fehlen

8.2 pn-Übergang

P-Anschluss:	Anode	RLZ:	Raumladungszone
N-Anschluss:	Kathode	e ⁻	Elektron

8.2.1 pn-Übergang ohne äussere Spannung



Diffusionsstrom: Dichte-Ausgleich

e⁻ diffundieren in p-Zone, Löcher in n-Zone

Driftstrom: Durch elektrisches Feld

e⁻ von positiver Spannung in n-Zone angezogen

⇒ Es entsteht ein Gleichgewicht!


Zwischen p- und n-Bereich entsteht isolierende RLZ

9 Dioden

Kleinsignal-Ersatzschaltung: Kleinsignal-Widerstand r_d

Grosssignal-Ersatzschaltung: Spannungsquelle + r_d

9.1 Aufbau



Für $V_d < 200$ mV

Für $V_d > 200$ mV

$$I_D = I_S \left(e^{\frac{V_D}{n \cdot V_T}} - 1 \right)$$

$$I_D = I_S \cdot e^{\frac{V_D}{n \cdot V_T}}$$

$$V_T = \frac{k_B \cdot T}{q} \approx 25 \text{ mV}$$

I_S Sättigungsstrom (pA ... nA)


n Emissionskoeffizient $1 < n < 2$

k_B Boltzmann-Konstante $k_B = 1.38 \cdot 10^{-23} \frac{\text{J}}{\text{K}}$

T Absolute Temperatur in K

9.2 Ersatzschaltungen

9.2.1 Grosssignal-Ersatzschaltung




9.2.2 Kleinsignalersatzschaltung

Nur Widerstand r_d ohne Spannungsquelle

- Diode sperrt: $r_d = \infty$
- Diode leitet: r_d gemäss Kennlinie

9.3 Temperaturverhalten




Sperrender Bereich

- Sperrstrom-Zunahme erfolgt exponentiell mit der Temperatur
- Verdoppelung des Sperrstroms bei Temperatur-Erhöhung um 10 °C
- Verdoppelung der Ausfallrate!

9.3.1 Thermische Spezifikation


- Temperatur von Silizium-Halbleitern darf 170°C nicht überschreiten
- Bauform (Gehäuse) wird abhängig vom max. Strom bzw. der zulässigen Verlustleistung gewählt
- Mit grösserer Siliziumfläche erhöht sich auch der Sättigungssperrstrom I_S
- Thermischer Widerstand R_θ in °C/W gibt an, wieviel sich Halbleiter mit Verlustleistung erwärmt

9.4 Dioden bei negativer Spannung




9.5 Diodenschaltungen

9.5.1 Diode mit Seriewiderstand




9.5.2 Einweg-Gleichrichter



Diode leitet: $V_{out} = V_{in} - V_D$
Diode sperrt: $V_{out} = 0 \text{ V}$
Entladen: C wird über R entladen
 $V_{out}(t) = e^{-\frac{t}{R \cdot C}}$


Rippelspannung: dV
Laststrom: $I_0 = \frac{V_{in}}{R_L}$

9.5.3 Brücken- / Vollwellengleichrichter




9.6 Spannungsvervielfacher

9.6.1 Dickson Charge Pump ($N = 2$)




9.6.2 Villard-Schaltung (Spannungsverdoppler)




9.7 Spezielle Dioden

9.7.1 Schottky-Dioden




9.7.2 Zener-Dioden / Z-Dioden



9.7.3 Germanium-Dioden

- Sehr kleine Schwellspannung: $V_D = 0.1 \dots 0.4 \text{ V}$
- Tiefe Temperaturzulässigkeit: $T_{max} = 75 \text{ °C}$
→ maximale Stromdichte wesentlich grösser als bei Si-Dioden


9.7.4 Kapazitäts-Diode (Varicap)




10 Bipolare Transistoren (BJT)

I_E	Emitter-Strom	I_B	Basis-Strom
I_C	Kollektor-Strom	$\beta = h_{FE}$	Wechselstrom-Verstärkung


10.1 Funktionsweise Bipolarer Transistor




10.10.2 Summierung von Bias- und Signalspannung




10.11 Kollektorschaltung (Emitterfolger)



10.12 Übersicht Verstärkertypen




10.13 Class-A Verstärker



10.13.1 Wirkungsgrad des Class-A Verstärkers

$$\eta \approx \frac{P_{AC}}{P_{DC}} \approx 25\%_{MAX}$$
$$P_{AC} = V_{eff} \cdot I_{eff} = \frac{\hat{V}^2}{2 \cdot R_L}$$
$$P_{AC,MAX} = \frac{V_{max}}{\sqrt{2}} \cdot \frac{\hat{I}_{max}}{\sqrt{2}} = \frac{V_{POS}^2}{8 R_L}$$
$$P_{DC} = V_{POS} \cdot I_L = V_{POS} \cdot \frac{V_{POS}}{2 \cdot R_L} = \frac{V_{POS}^2}{2 \cdot R_L}$$


10.14 Class-B Verstärker




10.14.1 Wirkungsgrad des Class-B Verstärkers

$$\eta \approx \frac{P_{AC}}{P_{DC}}$$
$$P_{AC} = V_{eff} \cdot I_{eff} = \frac{\hat{V}^2}{2 \cdot R_L} (\hat{V} \Rightarrow \text{Spitzenwert})$$
$$P_{DC} = \frac{2}{T} \int_0^T V_{POS} \cdot i(t) dt = \frac{2}{T} \int_0^T V_{POS} \cdot \frac{V_{max}}{R_L} \sin(x) dx = \frac{2}{\pi} \frac{V_{POS} \cdot V_{max}}{R_L}$$


10.15 Class-AB Verstärker




10.15.1 Bipolar-Transistor mit VBE = VCE




10.16 Stromspiegel



10.16.1 Widlar-Stromspiegel




10.16.2 Stromspiegel mit Kaskode




10.17 Differenzverstärker

Differenzverstärker werden als Eingangsstufen von OpAmps oder Highest Speed Logik (LVDS, CML, ECL) eingesetzt.


10.17.1 Transistorpaar mit Emitterspannungen VE = 0 V



10.17.2 Differenzstufe mit Stromquelle IBIAS



10.17.3 Differenzstufe mit Stromquelle & Kollektorwiderstand



- VD = 0 durch beide Transistoren fließt IBIAS/2
- |VD| = 200 mV ganzer Strom durch einen Transistor
- Im Bereich ±100 mV teilt sich Strom auf
- |VD| < 200 mV Vout = Vout,0 + A · ΔVin
- Vout,0 entspricht Ausgangsspannung @ Vin1 = Vin2

11 Transistorverstärker

11.1 Differenzstufen (Erweiterung)

11.1.1 Differenzstufe mit IBIAS

Differenz Eingangsspannungen: VD = VB1 - VB2
Differenz Ströme: dIC = IC1 - IC2

Arbeitspunkt für Differenzstufen meistens bei VB1 = VB2

$$dI_C(V_D) = I_{BIAS} \cdot \tanh\left(\frac{V_D}{2 \cdot n \cdot V_T}\right)$$
$$\frac{dI}{dV_{in}} = I_{BIAS} \cdot \frac{1 - \tanh\left(\frac{V_D}{2 \cdot n \cdot V_T}\right)^2}{2 \cdot n \cdot V_T}$$


$$g_m = \frac{dI_C(V_D)}{dV_D} = \frac{I_{BIAS}}{2 \cdot n \cdot V_T} \cdot \left(1 - \tanh \left(\frac{V_D}{2 \cdot n \cdot V_T} \right)^2 \right)$$

$$\text{Für } V_D = 0 : g_{m\text{DiffStufe}} = \frac{I_{BIAS}}{2 \cdot n \cdot V_T}$$


11.1.2 Differenzverstärker

$$\Delta V_{in} = V_{in1} - V_{in2}$$

Schaltung



Kleinsignal-Ersatzschaltung



- Arbeitspunkt bei $V_{in1} = V_{in2}$
- $\frac{I_{BIAS}}{2}$ fließt durch T_1 bzw. T_2
- Aus Kleinsignalersatzschaltung: $I_{C2} + I_{B2} = -(I_{C1} + I_{B1})$
- $v_{BE1} = \frac{\Delta V_{in}}{2}$ und $v_{BE2} = -\frac{\Delta V_{in}}{2}$

$$g_m = \frac{dI_{C1}}{dV_{BE1}} = \frac{I_{C1}}{n \cdot V_T} = \frac{I_{BIAS}}{2 \cdot n \cdot V_T}$$


$$r_{BE} = \frac{2 \cdot \beta \cdot n \cdot V_T}{I_{BIAS}}$$

$$\Delta V_{out1} = -\frac{1}{2} \Delta V_{in} \cdot g_m \cdot R_{C1}$$

$$\Delta V_{out2} = \frac{1}{2} \Delta V_{in} \cdot g_m \cdot R_{C2}$$

$$\text{Verstärkung: } A = \frac{\Delta V_{out}}{\Delta V_{in}} = -g_m \cdot R_C = -\frac{I_{BIAS}}{2 \cdot n \cdot V_T} R_C$$

11.1.3 Differenzstufe mit Emitterfolger




- I_{out} von Diff-Stufe wird von T_5 mit Faktor β verstärkt
- R_1 wandelt Strom in Spannung


$$A = \frac{\Delta V_{out}}{\Delta V_{in}} = \beta \cdot R_1 \cdot \frac{I_{BIAS}}{2 \cdot n \cdot V_T}$$

11.1.4 Differenzverstärker mit Stromspiegel-Last (OTA)

Schaltung



Kleinsignal-Ersatzschaltung



- Hoher Ausgangswiderstand $r_{out} = r_{CE1} || r_{CE2}$


- Minimale Eingangsspannung: $\approx 0.9 \text{ V}$
- Maximale Eingangsspannung: $V_{POS} - V_{CE,sat}$

$$g_m = \frac{I_{BIAS}}{2 \cdot n \cdot V_T}$$

$$I_{out} = g_m \cdot (V_{in1} - V_{in2}) = \frac{I_{BIAS}}{2 \cdot n \cdot V_T} \cdot \Delta V_{in}$$


11.1.5 Differenzstufe mit Stromquelle

Hochohmige Lasten




$$I_{out} = \beta \cdot \frac{I_{BIAS}}{2 \cdot n \cdot V_T} \cdot \Delta V_{in}$$

Niederohmige Lasten



OTA ergänzt mit Class-B Buffer

11.1.6 Differenzstufe mit Emitterfolger und Class-AB Buffer




- Erlaubt Verstärkungen $\geq 10'000$
- Schaltung ist 'Komparator' oder Verstärker mit Rückkopplung auf neg. Eingang

11.2 Darlington-Schaltung

Darlington-Schaltungen werden eingesetzt, um grössere Stromverstärkungen zu erzielen.


11.2.1 Darlington



$$V_{BE} = V_{BE1} + V_{BE2}$$

$$\beta = \beta_1 + \beta_2$$


11.2.2 Komplementär-Darlington



$$V_{BE} = V_{BE1}$$

$$\beta = \beta_1 + \beta_2$$

11.3 Verstärker mit Current Feedback OpAmp



- Z_t = sehr grosse interne Impedanz
- I_e regelt sich über Feedback auf 0
- Verstärkung wie normaler OpAmp aber viel schneller

$$V_p = V_n = V_o \frac{R_1}{R_1 + R_2}$$

$$V_o = V_p \left(1 + \frac{R_2}{R_1} \right)$$

12 Dioden – Optoelektronik

12.1 Energie eines Photons

$$E_{ph} = h \cdot \nu = \frac{h \cdot c}{\lambda}$$

$$[E_{ph}] = \text{J}$$

- h Plancksches Wirkungsquantum: $6.626 \cdot 10^{-34} \text{ J s}$
- ν Frequenz in $\frac{\text{m}}{\text{s}}$
- c Lichtgeschwindigkeit: $299'792 \frac{\text{km}}{\text{s}}$
- λ Wellenlänge in m

12.2 Energie in Elektronenvolt

$$E_{ph \text{ eV}} = h \cdot \nu = \frac{h \cdot c}{\lambda \cdot q}$$

- q Elementarladung eines Elektrons: $1.602 \cdot 10^{-19} \text{ A s}$

Die Bandlücke W_g von Silizium beträgt **1.1 eV** $\Rightarrow$ Wellenlänge von etwa **1.1 μm**