



Elektronik 1

HS 2026 – Prof. Guido Keel
Autoren: Simone Stitz, Mirko Ratti
<https://gitlab.com/sstitz/elektronik-1>

1 Quellen

Thévenin Spannungsquelle mit Seriewiderstand
Norton Stromquelle mit Parallelwiderstand

⇒ **DC- und AC-Signale werden separat betrachtet!**

1.1 Superpositionsprinzip

Eingangssignale eines **linearen Netzwerks** dürfen separat betrachtet werden.
(nur eine Quelle aktiv, die anderen Quellen werden ausgeschaltet)

⇒ **Superpositionsprinzip funktioniert nicht in der Sättigung!**

2 Grundlagen

2.1 Kleinsignal-Ersatzschaltung (!)

Ziel: Berechnung der **AC-Spannungen** an den verschiedenen Knoten der Schaltung sowie der Wechselströme in allen Zweigen der Schaltung.

- DC-Spannungsquellen durch Kurzschlüsse ersetzen
- DC-Stromquellen entfernen (Unterbrüche)
- Nichtlineare Bauteile mit Kleinsignal-Ersatzschaltung ersetzen
- Koppel- und Bypass-Kondensatoren kurzschliessen
- Spulen entfernen

$$r = \frac{dV}{dI} \approx \frac{\Delta V}{\Delta I}$$

2.2 Schaltungsanalyse - Vorgehen (!)

DC-Arbeitspunkte und Verstärkungsfaktor bestimmen


- Arbeitspunkte bestimmen (DC-Spannung in jedem Knoten)
- Kleinsignalerersatzschaltung gemäss Kapitel 2.1 bilden
- Schaltung ggf. umzeichnen und vereinfachen
- Verstärkung $\frac{V_{out}}{V_{in}}$ berechnen

2.3 Dezibel

Dezibel		Faktor
$A_{dB} = 20 \log \left(\frac{V_{out}}{V_{in}} \right)$	↔	$A = 10^{\frac{A_{dB}}{20}}$
$A_{total} = A_{dB1} + A_{dB2}$		$A_{total} = A_1 \cdot A_2$ (Serie-Verstärkern)

3 Verstärker


3.1 Übertragungsfaktor k (reale Verstärker)



$$V_{in1} = V_{in} \cdot \underbrace{\frac{R_{in1}}{R_{in1} + R_Q}}_{k_1} \quad V_{in2} = \underbrace{\frac{R_{in2}}{R_{in2} + R_{out1}}}_{k_2} \cdot V_{out1} \quad V_{out} = V_{in} \cdot k_1 \cdot A_1 \cdot k_2 \cdot A_2 \cdot k_L$$

4 Operationsverstärker

4.1 Eigenschaften eines OpAmps




4.2 OpAmp als Verstärker

- **Rückkopplung auf negativen Eingang**
- OpAmp stellt V_{out} so ein, dass beide Eingänge die gleiche Spannung aufweisen
⇒ $V_{opn} = V_{opp}$
- **opn ist virtueller Massepunkt**
- Lineare Schaltung (solange nicht am Anschlag) ⇒ **Superposition**
- für $A_{ol} \neq \infty$ V_{opn} als Spannungsteiler von V_{out} zu ausgeschaltetem V_{ini} durch Superposition ausdrücken

$$V_{out} = A_{ol} \cdot (V_{opp} - V_{opn}) \quad V_{out} = A_{ol} \cdot (V_{in} + V_{os} - V_{opn})$$

4.3 Grundsaltungen OpAmp

4.3.1 Nicht-Invertierender Verstärker



$$V_{opn} = (V_{GND} + V_{os}) \cdot \frac{R_2}{R_1 + R_2} + \frac{R_1}{R_1 + R_2} \cdot V_{out}$$


Real

$$V_{out} = \frac{A_{ol}}{1 + A_{ol} \cdot \frac{R_1}{R_1 + R_2}} \cdot (V_{in} + V_{os}) - \frac{R_2}{R_1} \cdot A_{GND}$$

Ideal

$$V_{out} = (V_{in} + V_{os}) \cdot \frac{R_1 + R_2}{R_1} - \frac{R_2}{R_1} \cdot A_{GND}$$

4.3.2 Invertierender Verstärker



$$\text{Knoten: } I_2 - I_1 - I_{opn} = 0 \text{ mit } I_{opn} = 0: \quad I_2 = I_1$$

$$I_1 = -\frac{V_{in}}{R_1} \quad V_{out} = V_{R2} = I_2 \cdot R_2 = I_1 \cdot R_2$$

$$V_{opn} = V_{in} \cdot \frac{R_2}{R_1 + R_2} + V_{out} \cdot \frac{R_1}{R_1 + R_2}$$


Real

$$V_{out} = \frac{(R_1 + R_2) \cdot A_{ol} \cdot (V_{pos} + V_{os}) - R_2 \cdot A_{ol} \cdot V_{neg}}{R_1 + R_2 + R_1 \cdot A_{ol}}$$

Ideal

$$V_{out} = \frac{R_1 + R_2}{R_1} \cdot (A_{GND} + V_{os}) - V_{in} \cdot \frac{R_2}{R_1}$$

4.3.3 Invertierender Summierender Verstärker (Addierer)




$$I_2 - I_1 - I_0 = 0 \Rightarrow I_2 = -I_1 - I_0$$

$$I_0 = \frac{V_{in0} - V_{COM} - V_{os}}{R_0} \quad I_1 = \frac{V_{in1} - V_{COM} - V_{os}}{R_1}$$

$$V_{out} = (V_{COM} + V_{os}) \cdot \left(\frac{R_f + R_0 || R_1}{R_0 || R_1} \right) - R_f \cdot \left(\frac{V_{in0}}{R_0} + \frac{V_{in1}}{R_1} \right)$$


4.3.4 Buffer



- $V_{out} = V_{in} + V_{os}$
- Keine Belastung an V_{in}
- Kopplungsfaktoren = 1
- Tiefer Ausgangswiderstand

4.4 Analoge Rechenschaltungen mit OpAmps

4.4.1 Differenzverstärker (Gewichteter Subtrahierer)




oben: invertierender Verstärker
unten: nicht-invertierender Verstärker mit Spannungsteiler

$$V_{out} = \frac{R_3 + R_4}{R_3} \cdot \left(\frac{R_1}{R_1 + R_2} \cdot A_{GND} + \frac{R_2}{R_1 + R_2} \cdot V_{in1} \right) - \frac{R_4}{R_3} \cdot V_{in2}$$

$$\text{Für } R_1 = R_3, R_2 = R_4: \quad V_{out} = A_{GND} + \frac{R_4}{R_3} \cdot (V_{in1} - V_{in2})$$

4.4.2 Instrumentenverstärker

OP1 und OP2 sind nicht-invertierende Verstärker mit gemeinsamem Widerstand R_g



$$I_{R_g} = \frac{V_{in2} - V_{in1}}{R_g}$$

$$V_{opo2} = V_{in2} + \frac{R_{f2}}{R_g} \cdot (V_{in2} - V_{in1})$$


$$V_{opo1} = V_{in1} + \frac{R_{f1}}{R_g} \cdot (V_{in1} - V_{in2})$$

$$\Delta V_{opo12} = V_{opo2} - V_{opo1} = \left(1 + \frac{R_{f1} + R_{f2}}{R_g} \right) \cdot (V_{in1} - V_{in2})$$

$$\text{Für } R_1 = R_3, R_2 = R_4: \quad V_{out} = V_{REF} + \frac{R_4}{R_3} \cdot \left(1 + \frac{R_{f1} + R_{f2}}{R_g} \right) \cdot (V_{in1} - V_{in2})$$


4.5 Mehrstufige Verstärker

Für AGND $\neq 0V$ muss Superposition angewendet werden.
 → AGND als Quelle annehmen und anderen Eingang 'ausschalten'




4.6 Gesteuerte Quellen

4.6.1 Stromgesteuerte Stromquellen




4.6.2 Spannungsgesteuerte Stromquellen



4.7 Einfache Filterschaltungen mit OpAmps

4.7.1 Integratoren

- RL-Integrator: Spulen sind nichtideal und teuer
Spulen erzeugen oft Oszillationen
- RC-Integrator: fast immer für aktive Filter verwendet




4.7.2 Differenzierer




Differenzierer im Frequenzbereich

- Hohe Frequenzen werden mehr verstärkt
- Rückkopplungsfunktion ist Tiefpass
- Realer OpAmp bildet auch Tiefpass
- Beide Tiefpässe erzeugen zusammen 180° Phasenschiebung
→ Mitkopplung → Schwingung
- Kleines C parallel zu Rf unterdrückt Schwingungen

4.7.3 Tiefpass




4.7.4 Bandpass



4.7.5 Allpass


- Betrag der Verstärkung = 1 (-1 @ 180° → 1 @ 0°)
- Phase ändert mit der Frequenz von 180° auf 0°



4.8 Nichtidealitäten von OpAmps

- Endliche Verstärkung: $V_d = V_{opp} - V_{opn} = \frac{V_{out}}{A_{ol}}$
- Offset-Spannung: V_{OS} : Gleich verstärkt wie V_{opp}


4.8.1 Eingangsstromfehler - Bias-Strom I_B



$$\text{Kompensation: } I_B = \frac{I_P + I_N}{2} : V_{outE} \stackrel{!}{=} 0$$

$$I_N = I_P : R_F = R_2 \left(\frac{R_F + R_1}{R_1} \right) \quad R_2 = \frac{R_F \cdot R_1}{R_F + R_1} = R_F || R_1$$

Bias-Strom-Kompensation mittels R_2



4.8.2 Eingangsstromfehler - Offset-Strom I_{OS}

Der Offset-Strom entsteht aufgrund von **Herstellungstoleranzen** und ist **nicht kompensierbar**

$$\text{Offset-Strom: } I_{OS} = I_P - I_N$$


Wenn der Bias-Strom I_B mittels R_2 kompensiert ist gilt:

$$V_{outE} = R_F \cdot (I_N - I_P) = R_F \cdot I_{OS}$$

→ Je kleiner R_F , desto kleiner die Fehlerspannung!

4.9 Dynamisches Verhalten von OpAmps

4.9.1 Verstärkungs-Bandbreite-Produkt (GB(W)P)



Verstärkung des OpAmps sinkt mit höherer Frequenz
 Datenblatt anstelle von A_{ol} (da Frequenzabhängig)

$$A_{cl} \cdot f_{3dB} = GBWP = \text{const}$$

4.9.2 Common Mode Rejection Ratio (CMRR)


CMRR = dV_CM / dV_os

V_CM = (V_opp + V_opn) / 2

4.9.3 Power Supply Noise Rejection Ratio (PSNRR)

PSNRR = dV_supply / dV_os

4.10 Anstiegszeit (Slew-Rate)



Maximal mögliche Änderungsgeschwindigkeit der Ausgangsspannung des OpAmps

SR = |dV_out / dt|_max

Wenn der Ausgang schneller ändern soll als die Slew-Rate 'erlaubt', so wird das Ausgangssignal **begrenzt bzw. verformt**


=> Signal verformt / Amplitude reduziert => Dreieck statt Sinus

5 Komparatoren / Schmitt-Trigger

- OpAmp-Ausgang meistens am Anschlag V_out_max bzw. V_out_min
- Rückkopplungsfrei oder Rückkopplung auf **positiven** Eingang

Schmitt-Trigger werden verwendet, wenn Signale **verrauscht** sind oder zur **Störungsunterdrückung** auf CLK-Signalen.

5.1 OPV als Komparator




Vergleicht V_opp mit V_opn bzw. V_ref mit V_in


- Nur in sehr kleinem Bereich ist OpAmp in linearem Bereich
- Jeder OpAmp kann als Komparator eingesetzt werden
- Es gibt Komparatoren als spezialisierte Bausteile
- Komparatoren dürfen **nicht** als OpAmps eingesetzt werden

5.2 Vergleich OpAmp - Komparator

Parameter / Eigenschaft	Operationsverstärker	Komparator
Anstiegs- und Abfallzeit	mittel	klein
Schaltverzögerung	mittel	klein
Amplitudengang	mittlere Bandbreite und Abfall mit -20dB / Dekade	hohe Bandbreite und Abfall steiler als -20dB / Dekade
Slew Rate	mittel	sehr gross




- 1 Schaltschwelle
- Glitches möglich



- 2 Schaltschwelle
- Glitches unterdrückt
- Hystere-Spannung VH

5.3 Invertierender Schmitt-Trigger



Schaltet, wenn V_in = V_opp

Hysteresis


VH = VT- - VT+

VH = (Vout_max - Vout_min) * R1 / (R1 + Rf)

Vin-tief: VT+ = Vopp = (Vref * Rf + Vout_max * R1) / (R1 + Rf)

Vin-hoch: VT- = Vopp = (Vref * Rf + Vout_min * R1) / (R1 + Rf)

5.4 Nicht-Invertierender Schmitt-Trigger



Schaltet, wenn V_opp = V_ref

Hysteresis

VH = VT+ - VT-

VH = (Vout_max - Vout_min) * R1 / Rf

Vin-hoch: VT- = Vref * (R1 + Rf) / Rf - Vout_max * R1 / Rf

Vopp = (Vin * Rf + Vout * R1) / (R1 + Rf)

Vin-tief: VT+ = Vref * (R1 + Rf) / Rf - Vout_min * R1 / Rf


Nachteil invertierender Schmitt-Trigger:

'Kick-Back' auf Eingang wenn Ausgang schaltet

Nachteil nicht-invertierender und invertierender Schmitt-Trigger:

Hysteresis und Schaltschwellen nicht unabhängig einstellbar

5.5 Schmitt-Trigger mit frei wählbaren Schaltschwellen



Vopp = Vref * (Rf || R0) / (R1 + Rf || R0) + Vout * R1 / (R1 || R0 + Rf)

2 Gleichungen, 3 Variablen (R0, R1, Rf)

=> 1 Widerstand wird gewählt (z.B. Rf = 100 kΩ)

6 Digital-Analog-Wandler (DAC)


- n Anzahl Bits
- D Digitaler Wert D < 2^n
- q Quantisierungsschritt

q = (V_refp - V_refn) / 2^n


Vout = (D / 2^n) * (V_refp - V_refn) + V_refn

6.1 Parallelverfahren

6.1.1 Voltage Scaling - String DAC (3 Bit)



Jeweils nur **ein** Schalter geschlossen




R1: 1R ... 8R
R2: 0R ... 7R
Vout_min = Vrefn
Vout_max = Vrefp - 1 LSB

+ Garantiert Stetigkeit

- 2^n Widerstände, 2^n Schalter => n - to - 2^n Decoder

6.1.2 Voltage Scaling - String DAC (3 Bit)




Benötigt keinen Decoder aber zusätzliche Schalter

3-Bit DAC besteht aus:

- 4 mal 1-Bit DAC in Serie
- 2 mal 2-Bit DAC in Serie

=> Mit 2 mal 3-Bit DAC und Umschalter wird 4-Bit DAC gebaut

6.1.3 Strom-DAC nach Parallelverfahren




Iout = D * Vref / R

Iout = D * I

Um eine Ausgangsspannung Vout zu erhalten, wird ein OPV nachgeschaltet gemäss Kapitel 6.2.5

6.2 Wägeverfahren

6.2.1 Wägeverfahren – resistiv




- + N Widerstände, N Schalter
- Nicht garantiert stetig
- Grosser Wertebereich der Widerstände nötig

Leitwerte! $G_0 = \frac{1}{8R}$

$$V_{out} = \frac{B_0 \cdot 2^0 \cdot G_0 + B_1 \cdot 2^1 \cdot G_0 + B_2 \cdot 2^2 \cdot G_0 + B_3 \cdot 2^3 \cdot G_0}{2^4 \cdot G_0} (V_{refp} - V_{refn}) + V_{refn}$$

6.2.2 Kapazitiver DAC ohne Ausgangsbuffer (4 Bit)




Wenn Kapazitäten entladen sind, bevor geschaltet wird:

$$V_{out} = \frac{C_1}{C_1 + C_2} (V_{refp} - V_{refn}) + V_{refn} \quad \text{mit } C_1 + C_2 = 2^n \cdot C$$

Problem: Lastkapazitäten an $V_{out} \Rightarrow$ Schaltung so schlecht brauchbar

6.2.3 Kapazitiver DAC mit Ausgangsbuffer




Immer nur ein Schalter geschlossen!
 2 Phasen: PH0 und PH1

PH0: $V_{out} = V_{ref0}$
 PH1: Ausgang gültig (nach Einschwingen)

$$V_{out} = -(V_{ref1} - V_{ref0}) \cdot \left(\frac{n \cdot C}{C_{fb}} \right) + V_{ref0}$$

Nachteil: Sample-Hold nötig für Ausgangsspannung in Phase PH0 (wenn Schalterstellung gewechselt wird)

6.2.4 Wägeverfahren mit Widerständen und Ausgangsverstärker




$$I_{dacmax} = \frac{V_{refp} - V_{refn}}{R} \frac{2^n - 1}{2^n}$$

$$I_{dac} = \frac{V_{refp} - V_{refn}}{R} \frac{D}{2^n}$$

$$V_{out} = V_{refn} - R \cdot I_{dac}$$

- + differentiell (I_{dacinv})
- Ausgang darf belastet werden

6.2.5 DAC mit R2R-Netzwerk



Für Ersatzwiderstand **von rechts** her 'schauen'

- + Nur 2 Widerstandswerte: R , $2R$
- + Gute Alternative zu gewichteten R 's bzw. C 's
- + Stromgewichtung über Spannungsteiler von V_{refp} zu V_{refn}

Variiert V_{refp} , dann variiert auch V_{out}

Jeder geschlossene Schalter trägt gewichtet zur Ausgangsspannung bei!

Achtung: Invertierung!


$$V_{out} = V_{refn} - (V_{refp} - V_{refn}) \cdot \frac{D}{2^n}$$

Beispiel:

$$B_3 \text{ geschlossen: } V_{out} = V_{refn} - \frac{\Delta V_{ref}}{2} \quad B_2 \text{ geschlossen: } V_{out} = V_{refn} - \frac{\Delta V_{ref}}{4}$$

$$B_1 \text{ geschlossen: } V_{out} = V_{refn} - \frac{\Delta V_{ref}}{8} \quad B_0 \text{ geschlossen: } V_{out} = V_{refn} - \frac{\Delta V_{ref}}{16}$$


6.3 Einschub: Kapazitiver Spannungsteiler



$$U_2 = U_1 \cdot \frac{X_2}{X_1 + X_2} = U_1 \cdot \frac{C_1}{C_1 + C_2}$$

6.4 Zählverfahren (PWM)

6.4.1 PWM: Pulse Width Modulation



S schaltet zwischen V_{refp} und V_{refn} ($\Rightarrow$ PWM)
 ($\Rightarrow$ meistens V_{ref} und GND)


RC glättet und erzeugt 'DC'

- + Sehr einfache Schaltung
- + Ermöglicht hohe Auflösung
- + Funktioniert onchip digital (z.B. FPGA, μC) $\Rightarrow$ analoge Schaltung extern

- Sehr langsam
- Benötigt grosses τ für kleine Spannungsrippel (oder Tiefpass höherer Ordnung)


PWM-Ansteuerung für Schalter S

$$\overline{V_{out}} = V_{ref} \cdot \frac{n}{N}$$




6.5 Kaskadierte Wandler und Mischformen

6.5.1 Kaskadierte DACs



- MS-DAC: 2 Ausgangsspannungen (über / unter gewünschtem V_{out})
- LS-DAC: folglich kleinere Eingangsspannungsdifferenz
 $\Rightarrow$ Kleinerer Quantisierungsschritt q
 $\Rightarrow$ Höhere absolute Spannungsauflösung

6.5.2 Segmentierter String DAC



- 2 'Strings' mit tiefer Auflösung ergeben doppelte Auflösung $\Rightarrow 2 \cdot 8R \Rightarrow 2 \cdot 3$ Bit

- + Viel weniger Elemente
- Benötigt 2 Buffer (damit keine Belastung des linken 'Strings')
- Buffer müsste offset-frei sein

Alternative: Viel grössere R in rechtem 'String'
 $\Rightarrow$ kleine Belastung links

6.6 Zusammenfassung DACs

- Parallelverfahren ... garantiert monotone Wandler
- Wägeverfahren ... Anzahl Elemente nicht allzu hoch
- Zählverfahren ... Wenn Zeit untergeordnete Rolle spielt

$\Rightarrow$ Oft werden Parallel- und Wägeverfahren kombiniert!

Schnelle DACs haben oft einen Stromausgang und benötigen daher einen Ausgangsverstärker $\Rightarrow$ Ströme können schneller geschaltet werden als Spannungen!

Es gilt: Für optimale Resultate müssen **Kompromisse** eingegangen werden!

7 Analog-Digital-Wandler (ADC)

- n Anzahl Bits
- D Digitaler Wert $D < 2^n$
- q Quantisierungsschritt
- B_0 Bitwert 0 (LSB)
- B_{n-1} Bitwert $n - 1$ (MSB)

$$q = \frac{V_{refp} - V_{refn}}{2^n}$$

$$D = \frac{V_{in} - V_{refn}}{V_{refp} - V_{refn}} 2^n$$

7.1 Einführung

- Ein AD-Wandler ordnet einer analogen Spannung einen digitalen Wert zu
- Der einfachste AD-Wandler ist ein Komparator (1 Bit)
- **Absoluter Fehler** $E_q < \pm \frac{1}{2}$ LSB


7.1.1 Settling Time

$$N_{TC} = \ln(2^N)$$

- N_{TC} # T für N Bits Settling
- T Zeitkonstante $T = RC$
- N # Bits Auflösung (Genauigkeit)

7.1.2 Sample and Hold


Vor einer Wandlung muss Spannung gespeichert werden (meistens)



- links: Belastung von Quelle und Senke $\Rightarrow$ unbrauchbar!
- rechts: Ohne Belastung von Quelle und Senke (Buffer)

7.2 Parallelverfahren (Flash-Wandler)

7.2.1 3-Bit ADC nach Parallel-Verfahren (Flash-Wandler)




- + ADC ist **sehr schnell**
- + Nur 1 Takt
- 2^n Widerstände
- $2^n - 1$ Komparatoren

'Runden' ist möglich mit unterschiedlichen Widerständen ganz unten und ganz oben (blau hinterlegt)
 $\Rightarrow$ 'Sprung' ist hier bei $\frac{q}{2}$ statt bei q

7.2.2 Pipeline- (Kaskaden-, Subranging-) ADC

Kaskadierung von Flash-ADCs




Zweistufig:

1. ADC mit N_1 Bits
2. ADC mit N_2 Bits


- + Nur $2^{N_1} + 2^{N_2}$ Komparatoren
- Braucht zusätzlichen DAC mit N_1 Bits
- Braucht ev. Verstärker mit Gain G

Ablaufsteuerung Pipeline-ADC



- Spannungswert der digitalisierten Spannung wird von V_{in} abgezogen
- Restspannung ($< q$) wird mit 2^{N_1} multipliziert und digitalisiert mit N_2 Bits (bei gleicher Referenzspannung von 2. ADC)


7.2.3 Mehrstufiger Pipeline-Wandler



- Flash-ADC mit $k \geq 1$ DAC mit k Bits
- Multiplikation mit 2^k (gleiche Referenz für jede Stufe)
- **Latenz bei n Stufen $\Rightarrow n$ Zyklen**
- Update-Frequenz n -mal grösser $\Rightarrow$ In jedem Zyklus ein neuer Wert

Statt Multiplikation mit 2^k kann auch die Referenzspannung der folgenden Stufe um 2^k verkleinert werden!


7.2.4 Iterative ADC



Restspannung (Quantisierungsfehler) verdoppeln, damit gleiche Referenzspannung verwendet werden kann

Ablauf einer Wandlung - Iterativer ADC


Mit jedem Zyklus (Loop) wird die Auflösung um 1 Bit erhöht!



- Wenn $V_{in} > \frac{V_{ref}}{2}$
 - MSB = 1, $\frac{V_{ref}}{2}$ von V_{in} subtrahieren
 - $V_x = V_{in} - \frac{V_{ref}}{2}$
- Wenn $V_{in} < \frac{V_{ref}}{2}$
 - MSB = 0
 - $V_x = V_{in}$
- V_x verdoppeln zur Bestimmung des nächsten Bits


7.3 Wägeverfahren

7.3.1 SAR: Successive Approximation Register



- DAC-Ausgang nähert sich schrittweise dem Eingangssignal an
- Bei n Bit Auflösung dauert eine Wandlung n Zyklen



Beispiel Wandlung mit SAR-ADC



Ablauf des Wägeverfahrens, $V_{in} = \frac{10,5}{64} V_{ref}$

Zyklus	DAC	Komparator	V_{in} im Intervall	Ergebnis
1	100000 _b	$\frac{10,5}{64} V_{ref} < \frac{16}{64} V_{ref}$	$\frac{0}{64} V_{ref} \dots \frac{15}{64} V_{ref}$	077777 _b
2	010000 _b	$\frac{10,5}{64} V_{ref} < \frac{8}{64} V_{ref}$	$\frac{0}{64} V_{ref} \dots \frac{7}{64} V_{ref}$	007777 _b
3	001000 _b	$\frac{10,5}{64} V_{ref} > \frac{4}{64} V_{ref}$	$\frac{8}{64} V_{ref} \dots \frac{15}{64} V_{ref}$	001777 _b
4	001100 _b	$\frac{10,5}{64} V_{ref} < \frac{12}{64} V_{ref}$	$\frac{8}{64} V_{ref} \dots \frac{11}{64} V_{ref}$	001077 _b
5	001010 _b	$\frac{10,5}{64} V_{ref} > \frac{10}{64} V_{ref}$	$\frac{8}{64} V_{ref} \dots \frac{11}{64} V_{ref}$	001017 _b
6	001011 _b	$\frac{10,5}{64} V_{ref} < \frac{11}{64} V_{ref}$	$\frac{8}{64} V_{ref} \dots \frac{10}{64} V_{ref}$	001010 _b = 10 _d

7.3.2 SAR mit Switched Capacitor DAC (4 Bit)




Komparator wird ausgewertet:

- Falls $V < 0$ V: Bit = 1 $\Rightarrow$ Schalter bleibt auf V_{ref}
- Falls $V > 0$ V: Bit = 0 $\Rightarrow$ Schalter zurück auf GND

Nächsten Schalter umlegen


7.4 Zählverfahren

7.4.1 Grundprinzip: Zählverfahren



- CTRL zählt von 0 bis $2^n - 1$
- Zähler stoppt bei comp = 0
- **Zählstand = ADC-Wert**
 $\Rightarrow$ 'aufgerundet', da DAC-Spannung grösser als V_{in}

7.4.2 Single-Slope Wandler



Integration bis $V_{int}(t) = V_{ref}$


$$V_{int}(t) = -\frac{V_{in} - A_{GND}}{R \cdot C} t + A_{GND}$$

Integrationszeit T_{int}



$$T_{int} = -\frac{V_{ref} \cdot R \cdot C}{V_{in} - A_{GND}}$$

$$V_{in} = -\frac{V_{ref} \cdot R \cdot C}{T_{int}}$$

Spannungsverlauf für $V_{in} < 0$ V



7.4.3 Dual-Slope Wandler



$$V_{int} = \frac{V_{in} \cdot T_{int}}{R_i \cdot C_i}$$

$$V_{abint} = \frac{V_{ref} \cdot T_{abint}}{R_i \cdot C_i}$$

$$DC: V_{int} = A_{GND} - \frac{1}{R_i \cdot C_i} (V_{in1} - A_{GND}) \cdot T_{int}$$

$$\Delta V_{abint} = A_{GND} - V_{int} = -\frac{1}{R_i \cdot C_i} (V_{ref} - A_{GND}) \cdot T_{abint}$$

$$T_{abint} = -\frac{V_{in1} \cdot T_{int}}{V_{ref}}$$

$$V_{in1} = -V_{ref} \frac{T_{abint}}{T_{int}}$$

$$V_{abint} = -V_{int}$$


$$-\frac{V_{in}}{V_{ref}} = \frac{T_{abint}}{T_{int}} = \frac{n \cdot T_{clk}}{N \cdot T_{clk}}$$

$$V_{int} = \int_0^{T_{int}} -\frac{1}{R_i \cdot C_i} V_{in1} + V_{int,0}$$

Frequenzverhalten vom Dual-Slope-Wandler

Frequenzen $f = \frac{1}{T}$, wobei T der Integrationszeit entspricht, werden perfekt unterdrückt
 $\Rightarrow$ Integrationszeit $T = 20$ ms unterdrückt Netzbrumm von 50 Hz

7.4.4 Charge Balancing ADC (Sigma-Delta-Wandler)



- Bei jedem Takt während Aufintegration wird entschieden, ob fixe 'Ladungsportion' Q abintegriert wird (**Schaltsschwelle**)
⇒ Für CompOut = 1 wird für 1 CLK abintegriert
- Anzahl 'Ladungsportionen' zählen während N Taktzyklen
- Integration immer aktiv
- Integrator-Ausgang im Schnitt = Schaltsschwelle ⇒ $dQ = 0$
- Grosse N ⇒ Lange Integrationszeit

$$Q = \frac{T_{clk} \cdot V_{ref}}{R_i}$$
$$Q_{int} = \frac{V_{in} \cdot T_{int}}{R_i \cdot C_i}$$
$$\frac{\overline{V_{in}}}{V_{ref}} = \frac{T_{abint}}{T_{int}} = \frac{n}{N}$$

$$Q_{abint} = \frac{V_{ref} \cdot T_{abint}}{R_i \cdot C_i} = -Q_{int}$$

7.4.5 Fazit Integrierende Wandler

- In einem Messzyklus wird gleich viel Ladung vom Eingang wie von der Referenzspannung aufintegriert
- Sigma-Delta-Wandler können in kürzerer Zeit hohe Auflösungen erreichen als Dual-Slope Wandler

7.5 Abtastung und Quantisierung

- Aliasing** Abgetastetes Signal kann sauber rekonstruiert werden, aber auch schnellere Signale können gleiche Abtastwerte haben
- Abtasttheorem** $f_{abst} > 2 \cdot f_{signal,max}$
- Sample-Hold** S-H-Glieder wirken wie Tiefpassfilter, indem das Spektrum mit einer sinc-Funktion ($\sin(x)/x$) gewichtet wird
⇒ ALLE Frequenzen > 0 Hz werden durch S-H gedämpft!
(gutes S-H = wenig Dämpfung)

7.6 Lineares Modell der Quantisierung / SNR

7.6.1 Voraussetzungen für lineare Modellierung der Quantisierung

- Anzahl der Bits N ist gross
- ADC wird nicht übersteuert ($V_{refn} < V_{in} < V_{refp}$)
- Alle Spannungen kommen in Eingangssignal gleich oft vor
- Analoges Eingangssignal variiert sehr schnell

7.6.2 Signal-Rausch-Abstand (SNR)

- SNR: Verhältnis Signalleistung zu Quantisierungsrauschen in dB
- ENOB: Effective Number of Bits

Leistung Quantisierungsrauschen

$P_Q = \frac{q^2}{12}$

Leistung Eingangssignal

$P_S = 2^2 \cdot n^{-3} \cdot q^2$

SNR

$1.76 + n \cdot 6.02$ mit $n = \# \text{ Bits}$

ENOB

$ENOB = \frac{SNR_{dB} - 1.76}{6.02}$

⇒ Pro Bit erhöht sich SNR um 6.02 dB

7.7 Kennwerte von ADCs

	Pipelined	Wägeverfahren	Sigma-Delta
Auflösung	niedrig 8 - 14 Bit	mittel 8 - 20 Bit	hoch 16 - 24 Bit
Umsetzungsrate	sehr hoch bis zu 4 GSa	mittel-hoch bis zu 10 MHz	niedrig-mittel 1 Hz - 100 kHz
Leistungsaufnahme	sehr hoch bis zu 3 W	mittel 1 - 200 mW	niedrig 0.2 - 10 mW

8 Halbleiter

8.0.1 Leitfähigkeit / elektrischer Widerstand

Leitfähigkeit κ (Leiter-)Widerstand

$$\kappa = \frac{1}{\rho} = n \cdot q \cdot \mu$$

$$R = \frac{\rho \cdot l}{A} = \frac{l}{\kappa \cdot A}$$

Temperaturabhängigkeit (1. Näherung linear)

$$\rho(T) = \rho(T_0) \cdot (1 + \alpha(T - T_0))$$


n	Ladungsträgerdichte	
q	Elementarladung $q = 1.6 \cdot 10^{-19} \text{ C}$	$[q] = \text{C}$
l	Länge des Leiters	$[l] = \text{m}$
A	Querschnittsfläche des Leiters	$[A] = \text{m}^2$
μ	Beweglichkeit der Ladungsträger	
α	Temperaturkoeffizient	$[\alpha] = \frac{1}{\text{K}}$
$\kappa = \frac{1}{\rho}$	Spez. Leitfähigkeit bzw. spez. Widerstand	$[\kappa] = \frac{\text{m}}{\Omega \cdot \text{mm}}$

8.0.2 Elektrische Eigenschaften von (Halb-)Leitern / Isolatoren

Leiter	positiver Temperaturkoeffizient α Leitfähigkeit Metalle: $10^6 \dots 10^8 \frac{\text{S}}{\text{m}}$ (2 Dekaden)
Halbleiter	negativer Temperaturkoeffizient α Dotierung Verändert Leitfähigkeit (10 Dekaden)
Isolatoren	Kein Temperaturkoeffizient α

8.1 Dotierung von Halbleitern

Unter **Dotierung** versteht man das Einbringen von Fremdatomen ins Kristallgitter des Halbleiters (z.B. von Silizium)




- n-Dotierung** Zufügen von Atomen mit 5 Elektronen
⇒ Elektronen-Überschuss
- p-Dotierung** Zufügen von Atomen mit 3 Elektronen
⇒ Löcher-Überschuss

⇒ p-Dotierung ist immer schlechter (geringere Leitfähigkeit), da Elektronen fehlen

8.2 pn-Übergang

P-Anschluss:	Anode	RLZ:	Raumladungszone
N-Anschluss:	Kathode	e^-	Elektron

8.2.1 pn-Übergang ohne äussere Spannung




- Diffusionsstrom: Dichte-Ausgleich**
 e^- diffundieren in p-Zone, Löcher in n-Zone
- Driftstrom: Durch elektrisches Feld**
 e^- von positiver Spannung in n-Zone angezogen
⇒ Es entsteht ein Gleichgewicht!
- Zwischen p- und n-Bereich entsteht isolierende RLZ

9 Dioden

Kleinsignal-Ersatzschaltung:	Kleinsignal-Widerstand r_d
Grosssignal-Ersatzschaltung:	Spannungsquelle + r_d

9.1 Aufbau



Für $V_d < 200 \text{ mV}$ Für $V_d > 200 \text{ mV}$

$$I_D = I_S \left(e^{\frac{V_D}{n \cdot V_T}} - 1 \right)$$


$$I_D = I_S \cdot e^{\frac{V_D}{n \cdot V_T}}$$

$$V_T = \frac{k_B \cdot T}{q} \approx 25 \text{ mV}$$

- I_S Sättigungsstrom (pA ... nA)
- n Emissionskoeffizient $1 < n < 2$
- k_B Boltzmann-Konstante $k_B = 1.38 \cdot 10^{-23} \frac{\text{J}}{\text{K}}$
- T Absolute Temperatur in K

9.2 Ersatzschaltungen

9.2.1 Grosssignal-Ersatzschaltung



Tangente im Arbeitspunkt

r_d : Steigung der Kennlinie
 V_F : Verlängerung Tangente (Schnittpunkt)

$$g = \frac{1}{r_d} = \frac{dI_D}{dV_D}$$


$$g = \frac{1}{n \cdot V_T} I_S \cdot e^{\frac{V_D}{n \cdot V_T}} = \frac{I}{n \cdot V_T}$$

9.2.2 Kleinsignalersatzschaltung

Nur Widerstand r_d ohne Spannungsquelle

Diode sperrt: $r_d = \infty$
 Diode leitet: r_d gemäss Kennlinie

9.3 Temperaturverhalten



Leitender Bereich

$$\frac{dV_F}{dT} = -2 \frac{\text{mV}}{\text{K}} \quad @ \quad I = \text{const}$$

→ Diodenspannung nimmt pro °C um 2 mV ab


Sperrender Bereich

- Sperrstrom-Zunahme erfolgt exponentiell mit der Temperatur
- Verdoppelung des Sperrstroms bei Temperatur-Erhöhung um 10 °C
- Verdoppelung der Ausfallrate!

9.3.1 Thermische Spezifikation

- Temperatur von Silizium-Halbleitern darf 170 °C nicht überschreiten
- Bauform (Gehäuse) wird abhängig vom max. Strom bzw. der zulässigen Verlustleistung gewählt
- Mit grösserer Siliziumfläche erhöht sich auch der Sättigungssperrstrom I_S
- Thermischer Widerstand R_θ in °C/W gibt an, wieviel sich Halbleiter mit Verlustleistung erwärmt

9.4 Dioden bei negativer Spannung




Diodendurchbruch @ V_{BR}

Bei hoher negativer Sperrspannung steigt Sperrstrom zunächst langsam und dann schlagartig an.
 Gleichrichterioden: $V_{BR} \approx 50 \text{ V} \dots 1000 \text{ V}$

9.5 Diodenschaltungen


9.5.1 Diode mit Seriewiderstand




Widerstandsgerade:

$$I_{KS} = \frac{V_{SRC}}{R_1} \quad (@ \quad V_d = 0)$$

$$U_0 = V_{SRC} \quad (@ \quad I = 0)$$



9.5.2 Einweg-Gleichrichter



Diode leitet: $V_{out} = V_{in} - V_D$
 Diode sperrt: $V_{out} = 0 \text{ V}$
 Entladen: C wird über R entladen


Rippelspannung: dV

Laststrom: $I_0 = \frac{V_{in}}{R_L}$

Je kleiner die Rippel-Spannung,

- desto kürzer die Aufladezeit
- desto grösser der maximale Strom


9.5.3 Brücken- / Vollwellgleichrichter



- + Nur halbe Rippel-Spannung
- + symm. Netzbelastung
- Doppelter Spannungsverlust (2 Dioden)

9.6 Spannungsvervielfacher


9.6.1 Dickson Charge Pump ($N = 2$)



Aus kleiner DC-Spannung wird grössere DC-Spannung erzeugt

$$U_a = (N + 1) \cdot U_e - N \cdot 2 \cdot U_D$$

9.6.2 Villard-Schaltung (Spannungsverdoppler)




$$V_{out} = 2 \cdot V_{in} - 2 \cdot V_D$$

- Vervielfacht AC-Spannungen
- $V_{in} > 0$ Strom über D_2 in Last
- $V_{in} < 0$ Strom über D_1 und C_1
- Spannung an $n1$ wird angehoben



9.7 Spezielle Dioden

9.7.1 Schottky-Dioden



- **Flussspannung:** $V_{F0} \approx 0.3 \text{ V}$
- Viel höherer Sättigungs-Sperrstrom als Si-Diode
- Für kleine Ströme ok
- Stromanstieg weniger steil als bei Si-Diode
- Grössere Leckströme

9.7.2 Zener-Dioden / Z-Dioden




- **Anwendung im Durchbruchbereich**
- Eingesetzt als Spannungsbegrenzer / Spannungsreferenz
- Z-Diode limitiert Spannung am Eingang der Schaltung
- Temperatur-stabilste Referenzspannung $V_z = 5.6 \text{ V}$

9.7.3 Germanium-Dioden

- Sehr kleine Schwellspannung: $V_D = 0.1 \dots 0.4 \text{ V}$
- Tiefe Temperaturzulässigkeit: $T_{max} = 75 \text{ °C}$
- maximale Stromdichte wesentlich grösser als bei Si-Dioden

9.7.4 Kapazitäts-Diode (Varicap)




- Diode mit speziell grosser Kapazität
- C sinkt mit steigender Spannung
- Einstellen der Schwingfrequenz in Oszillatoren

10 Bipolare Transistoren (BJT)


I_E	Emitter-Strom	I_B	Basis-Strom
I_C	Kollektor-Strom	$\beta = h_{FE}$	Wechselstrom-Verstärkung

10.1 Funktionsweise Bipolarer Transistor



- BK-Diode sperrt im Normalbetrieb
- BE-Diode leitet im Normalbetrieb
- **BJT ist nicht symmetrisch!**
- Hohe Dotierung im Emitter (n^+)
- Niedrige Dotierung im Kollektor (n , zum Anschluss hin n^+)
- Kleiner Basis-Strom erzeugt grossen Kollektor-Strom

10.2 Bipolarer Transistor als Stromverstärker




10.3 Betriebszustände des Transistors

- Normalbetrieb** (forward region): $V_{BE} > 0$, $V_{BC} < 0$
E-Diode leitend, C-Diode sperrend. Es gilt: $I_C = \beta \cdot I_B$
- Sättigung**: $V_{BE} > 0$, $V_{BC} > 0$
Beide Dioden leitend. **Schalter 'ON'**: $V_{CE,sat}$ ca. 0.1..0.3 V
- Sperrbetrieb**: $V_{BE} < 0$, $V_{BC} < 0$
Beide Dioden sperrend. **Schalter 'OFF'**
- Inversbetrieb**: $V_{BE} < 0$, $V_{BC} > 0$
Wie Normalbetrieb, aber nur wenig Stromverstärkung

10.4 Kennlinien

Im Arbeitsbereich wie Diode: $V_{BE} = 0.7 \text{ V}$




10.5 Verlustleistung und Erwärmung im Transistor

$$P_V = V_{CE} \cdot (I_B + I_C) \approx V_{CE} \cdot I_C = V_{AP} \cdot I_C$$


$$\Delta T = R_{th} \cdot P_V$$

10.6 Ersatzschaltungen von Transistoren


10.6.1 Grosssignal-Ersatzschaltung



10.6.2 Kleinsignal-Ersatzschaltungen



10.7 Emitterschaltung



Arbeitsbereiche

Sperrend	$0 \text{ V} < V_{BE} < 0.6 \text{ V}$	$V_{out} = V_{POS}$
Verstärkend	$\approx 0.6 \text{ V} < V_{BE} < 0.8 \text{ V}$	V_{out} sinkt auf $V_{CE,sat}$
Durchgesteuert	$\approx 0.8 \text{ V} < V_{BE}$	$V_{out} = V_{CE,sat}$

10.7.1 Emitterschaltung berechnen

Gültig für $V_{CE,sat} < V_{out} < V_{POS}$

$$I_{RC} = \frac{(V_{POS} - V_{out})}{R_C} = I_C = \beta \cdot I_S \cdot e^{\frac{V_{in}}{n \cdot V_T}}$$

$$V_{out} = V_{POS} - R_C \cdot \beta \cdot I_S \cdot e^{\frac{V_{in}}{n \cdot V_T}}$$


$V_{out} = f(V_{in})$ Exponentialfunktion: Start @ V_{POS} , Ende @ $V_{CE,sat}$

10.8 Transistorverstärker mit Arbeitspunkteinstellung


Spannung V_{out} soll auf V_{AP} eingestellt werden:

V_B entspricht Diodenspannung $V_B = 0.7 \text{ V}$

10.8.1 AP über Strom (bzw. R_1) einstellen



10.8.2 AP über Spannung (bzw. R_1 und R_2) einstellen




⇒ Schaltung hat sehr grosse Toleranzen!

⇒ Temperatur-Abhängigkeit von $V_{BE} = -2 \frac{\text{mV}}{\text{K}}$ ⇒ Faktor 2 alle 10°C

⇒ Somit ändern sich auch I_B bzw. I_C alle 10°C

10.8.3 Transistorverstärker mit Stromgegenkopplung




Strom in R_E steigt: $\Delta I_{RE} = \frac{\Delta V_E}{R_E} \approx \frac{\Delta V_{in}}{R_E}$


Strom in R_C steigt: $\Delta I_{RC} = \frac{\Delta V_E}{R_E} \approx \frac{\Delta V_{in}}{R_E}$

Spannung an V_{out} sinkt: $\Delta V_{out} \approx -\frac{R_C}{R_E} \cdot \Delta V_{in}$

10.8.4 Transistorverstärker mit Stromgegenkopplung & Kondi



10.9 Transistor als Schalter




ON (A) $V_{in} > 0.6$, grosses I_B ⇒ $V_{out} = V_{CE,sat}$

OFF (B) $V_{in} < 0.6 \text{ V}$, $I_B = 0$ ⇒ $V_{out} = V_{CC}$

10.10 Basisschaltung

10.10.1 Basisschaltung als Verstärkerschaltung


$V_{BE0} = 0.7 \text{ V}$




Voraussetzungen:

- $V_{in} < V_B - V_{BE0}$
- $V_{out} > V_E + V_{CE,sat}$
- $V_B - V_{BE0} + V_{CE,sat}$
- $I_B \approx 0$
- Strom fließt aus Emitter
- Transtor als Verstärker
- ⇒ $I_E = I_C$


10.10.2 Summierung von Bias- und Signalspannung




10.11 Kollektorschaltung (Emitterfolger)



10.12 Übersicht Verstärkertypen



10.13 Class-A Verstärker



10.13.1 Wirkungsgrad des Class-A Verstärkers


$$\eta \approx \frac{P_{AC}}{P_{DC}} \approx 25\%_{MAX}$$

$$P_{AC} = V_{eff} \cdot I_{eff} = \frac{\hat{V}^2}{2 \cdot R_L}$$

$$P_{AC,MAX} = \frac{V_{max}}{\sqrt{2}} \cdot \frac{\hat{I}_{max}}{\sqrt{2}} = \frac{V_{POS}^2}{8 R_L}$$

$$P_{DC} = V_{POS} \cdot I_L = V_{POS} \cdot \frac{V_{POS}}{2 \cdot R_L} = \frac{V_{POS}^2}{2 \cdot R_L}$$

10.14 Class-B Verstärker




10.14.1 Wirkungsgrad des Class-B Verstärkers

$$\eta \approx \frac{P_{AC}}{P_{DC}}$$


$$P_{AC} = V_{eff} \cdot I_{eff} = \frac{\hat{V}^2}{2 \cdot R_L} \quad (\hat{V} \Rightarrow \text{Spitzenwert})$$

$$P_{DC} = \frac{2}{T} \int_0^{\frac{T}{2}} V_{POS} \cdot i(t) dt = \frac{2}{T} \int_0^{\frac{T}{2}} V_{POS} \cdot \frac{V_{max}}{R_L} \sin(x) dx = \frac{2}{\pi} \frac{V_{POS} \cdot V_{max}}{R_L}$$


10.15 Class-AB Verstärker




10.15.1 Bipolar-Transistor mit $V_{BE} = V_{CE}$




10.16 Stromspiegel



10.16.1 Widlar-Stromspiegel




10.16.2 Stromspiegel mit Kaskode




10.17 Differenzverstärker

Differenzverstärker werden als Eingangsstufen von OpAmps oder Highest Speed Logik (LVDS, CML, ECL) eingesetzt.


10.17.1 Transistorpaar mit Emitterspannungen $V_E = 0 V$



10.17.2 Differenzstufe mit Stromquelle I_{BIAS}



10.17.3 Differenzstufe mit Stromquelle & Kollektorwiderstand



- $V_D = 0$ durch beide Transistoren fließt $\frac{I_{BIAS}}{2}$
- $|V_D| = 200 \text{ mV}$ ganzer Strom durch einen Transistor
- Im Bereich $\pm 100 \text{ mV}$ teilt sich Strom auf
- $|V_D| < 200 \text{ mV}$ $V_{out} = V_{out,0} + A \cdot \Delta V_{in}$ $V_{out,0}$ entspricht Ausgangsspannung @ $V_{in1} = V_{in2}$


11 Transistorverstärker

11.1 Differenzstufen (Erweiterung)

11.1.1 Differenzstufe mit I_{BIAS}

Differenz Eingangsspannungen: $V_D = V_{B1} - V_{B2}$
Differenz Ströme: $dI_C = I_{C1} - I_{C2}$

Arbeitspunkt für Differenzstufen meistens bei $V_{B1} = V_{B2}$



$$dI_C(V_D) = I_{BIAS} \cdot \tanh\left(\frac{V_D}{2 \cdot n \cdot V_T}\right)$$

$$\frac{dI}{dV_{in}} = I_{BIAS} \cdot \frac{1 - \tanh\left(\frac{V_D}{2 \cdot n \cdot V_T}\right)^2}{2 \cdot n \cdot V_T}$$

$$gm = \frac{dI_C(V_D)}{dV_D} = \frac{I_{BIAS}}{2 \cdot n \cdot V_T} \cdot \left(1 - \tanh\left(\frac{V_D}{2 \cdot n \cdot V_T}\right)^2\right)$$


$$\text{Für } V_D = 0 : gm_{DiffStufe} = \frac{I_{BIAS}}{2 \cdot n \cdot V_T}$$

11.1.2 Differenzverstärker


$$\Delta V_{in} = V_{in1} - V_{in2}$$

$$\Delta V_{out} = V_{out1} - V_{out2}$$

Schaltung



Kleinsignal-Ersatzschaltung



- Arbeitspunkt bei $V_{in1} = V_{in2}$
- $\frac{I_{BIAS}}{2}$ fließt durch T_1 bzw. T_2
- Aus Kleinsignalersatzschaltung: $I_{C2} + I_{B2} = -(I_{C1} + I_{B1})$
- $v_{BE1} = \frac{\Delta V_{in}}{2}$ und $v_{BE2} = -\frac{\Delta V_{in}}{2}$

$$gm = \frac{dI_{C1}}{dV_{BE1}} = \frac{I_{C1}}{n \cdot V_T} = \frac{I_{BIAS}}{2 \cdot n \cdot V_T}$$


$$r_{BE} = \frac{2 \cdot \beta \cdot n \cdot V_T}{I_{BIAS}}$$

$$\Delta V_{out1} = -\frac{1}{2} \Delta V_{in} \cdot gm \cdot RC1$$

$$\Delta V_{out2} = \frac{1}{2} \Delta V_{in} \cdot gm \cdot RC2$$

$$\text{Verstärkung: } A = \frac{\Delta V_{out}}{\Delta V_{in}} = -gm \cdot RC = -\frac{I_{BIAS}}{2 \cdot n \cdot V_T} RC$$

11.1.3 Differenzstufe mit Emitterfolger




- I_{out} von Diff-Stufe wird von T_5 mit Faktor β verstärkt
- R_1 wandelt Strom in Spannung


$$A = \frac{\Delta V_{out}}{\Delta V_{in}} = \beta \cdot R_1 \cdot \frac{I_{BIAS}}{2 \cdot n \cdot V_T}$$

11.1.4 Differenzverstärker mit Stromspiegel-Last (OTA)

Schaltung



Kleinsignal-Ersatzschaltung




- Hoher Ausgangswiderstand $r_{out} = r_{CE1} || r_{CE2}$
- Minimale Eingangsspannung: $\approx 0.9 \text{ V}$
- Maximale Eingangsspannung: $V_{POS} - V_{CE,sat}$

$$gm = \frac{I_{BIAS}}{2 \cdot n \cdot V_T}$$


$$I_{out} = gm \cdot (V_{in1} - V_{in2}) = \frac{I_{BIAS}}{2 \cdot n \cdot V_T} \cdot \Delta V_{in}$$

11.1.5 Differenzstufe mit Stromquelle

Hochohmige Lasten




Niederohmige Lasten



OTA ergänzt mit Class-B Buffer

$$I_{out} = \beta \cdot \frac{I_{BIAS}}{2 \cdot n \cdot V_T} \cdot \Delta V_{in}$$

11.1.6 Differenzstufe mit Emitterfolger und Class-AB Buffer




- Erlaubt Verstärkungen $\geq 10^4$
- Schaltung ist 'Komparator'-oder Verstärker mit Rückkopplung auf neg. Eingang

11.2 Darlington-Schaltung

Darlington-Schaltungen werden eingesetzt, um grössere Stromverstärkungen zu erzielen.


11.2.1 Darlington



$$V_{BE} = V_{BE1} + V_{BE2}$$

$$\beta = \beta_1 + \beta_2$$


11.2.2 Komplementär-Darlington



$$V_{BE} = V_{BE1}$$

$$\beta = \beta_1 + \beta_2$$

11.3 Verstärker mit Current Feedback OpAmp



- Z_t = sehr grosse interne Impedanz
- I_e regelt sich über Feedback auf 0
- Verstärkung wie normaler OpAmp aber viel schneller

$$V_P = V_N = V_o \frac{R_1}{R_1 + R_2}$$

$$V_o = V_P \left(1 + \frac{R_2}{R_1}\right)$$

12 Dioden – Optoelektronik

12.1 Energie eines Photons

$$E_{ph} = h \cdot \nu = \frac{h \cdot c}{\lambda}$$

$$[E_{ph}] = \text{J}$$

- h Plancksches Wirkungsquantum: $6.626 \cdot 10^{-34} \text{ J s}$
- ν Frequenz in $\frac{\text{m}}{\text{s}}$
- c Lichtgeschwindigkeit: $299'792 \frac{\text{km}}{\text{s}}$
- λ Wellenlänge in m

12.2 Energie in Elektronenvolt

$$E_{pheV} = h \cdot \nu = \frac{h \cdot c}{\lambda \cdot q}$$

- q Elementarladung eines Elektrons: $1.602 \cdot 10^{-19} \text{ A s}$

Die Bandlücke W_g von Silizium beträgt **1.1 eV** $\Rightarrow$ Wellenlänge von etwa **1.1 μm**