

逻辑派FPGA-G1开发板引脚分配表

信号名称	方向	管脚	端口说明
FPGA			
系统时钟			
sys_clk	input	T7	系统时钟
按键			
key[0]	input	D11	按键0
key[1]	input	F10	按键1
RGB			
led [0]	output	R9	LED0红
led [1]	output	C10	LED0绿
led [2]	output	R7	LED0蓝
led [3]	output	N6	LED1红
led [4]	output	T10	LED1绿
led [5]	output	P7	LED1 蓝
串口			
uart_rxd	input	F13	UART的接收
uart_txd	output	F12	UART的发送
共阳 数码管			
A	output	G13	数码管A
B	output	H16	数码管B
C	output	H12	数码管C
D	output	H13	数码管D
E	output	H14	数码管E
F	output	G12	数码管F
G	output	G11	数码管G
DP	output	L14	数码管小数点
USB			
usb_d+	inout	M14	数据正
usb_d-	inout	M15	数据负
usb_dp_pull	output	L15	高速模式上拉供电
HDMI			
tmds_data_n[0]	output	T14	HDMI的DATA0通道的N端
tmds_data_p[0]	output	R13	HDMI的DATA0通道的P端
tmds_data_n[1]	output	T12	HDMI的DATA1通道的N端
tmds_data_p[1]	output	R11	HDMI的DATA1通道的P端
tmds_data_n[2]	output	P13	HDMI的DATA2通道的N端
tmds_data_p[2]	output	R12	HDMI的DATA2通道的P端
tmds_clk_n	output	N10	HDMI的CLK通道的N端
tmds_clk_p	output	M10	HDMI的CLK通道的P端
DDR3			
ddr_dq[0]	inout	G5	DDR3数据
ddr_dq[1]	inout	F5	DDR3数据
ddr_dq[2]	inout	F4	DDR3数据
ddr_dq[3]	inout	F3	DDR3数据
ddr_dq[4]	inout	E2	DDR3数据
ddr_dq[5]	inout	C1	DDR3数据
ddr_dq[6]	inout	E1	DDR3数据
ddr_dq[7]	inout	B3	DDR3数据
ddr_dq[8]	inout	M3	DDR3数据
ddr_dq[9]	inout	K4	DDR3数据

ddr_dq[10]	inout	N2	DDR3数据
ddr_dq[11]	inout	L1	DDR3数据
ddr_dq[12]	inout	P4	DDR3数据
ddr_dq[13]	inout	H3	DDR3数据
ddr_dq[14]	inout	R1	DDR3数据
ddr_dq[15]	inout	M2	DDR3数据
ddr_addr[0]	output	F7	DDR3地址
ddr_addr[1]	output	A4	DDR3地址
ddr_addr[2]	output	D6	DDR3地址
ddr_addr[3]	output	F8	DDR3地址
ddr_addr[4]	output	C4	DDR3地址
ddr_addr[5]	output	E6	DDR3地址
ddr_addr[6]	output	B1	DDR3地址
ddr_addr[7]	output	D8	DDR3地址
ddr_addr[8]	output	A5	DDR3地址
ddr_addr[9]	output	F9	DDR3地址
ddr_addr[10]	output	K3	DDR3地址
ddr_addr[11]	output	B7	DDR3地址
ddr_addr[12]	output	A3	DDR3地址
ddr_addr[13]	output	C8	DDR3地址
ddr_bank[0]	output	H4	DDR3 Bank地址
ddr_bank[1]	output	D3	DDR3 Bank地址
ddr_bank[2]	output	H5	DDR3 Bank地址
ddr_ras	output	R4	DDR3 行有效
ddr_cas	output	R6	DDR3 列有效
ddr_we	output	L2	DDR3 读/写
ddr_reset_n	output	B9	DDR3 复位
ddr_cke	output	J2	DDR3 时钟有效
ddr_cs	output	P5	DDR3 片选
ddr_dm[0]	output	G1	DDR3 数据掩码
ddr_dm[1]	output	K5	DDR3 数据掩码
ddr_odt	output	R3	DDR3 终端电阻使能
ddr_dqs[0]/ddr_dqs_n	inout	G2 G3	DDR3数据选取脉冲
ddr_dqs[1]/ddr_dqs_n	inout	J5 K6	DDR3数据选取脉冲
ddr_ck/ddr_ck_n	output	J1 J3	DDR3 差分时钟正
与ARM 通信			
PA0	input	J12	USART1 CTS
PA1	output	J11	USART1 RTS
PA2	output	K11	USART1 TX
PA3	input	D14	USART1 RX
PA4	inout	E15	SPI0 NSS
PA5	inout	L12	SPI0 SCK
PA6	inout	L13	SPI0 MISO
PA7	inout	L16	SPI0 MOSI
ARM			
按键			
key	input	PA8	按键
RGB			
led [0]	output	PB7	LED红
led [1]	output	PB6	LED绿
led [2]	output	PB8	LED蓝
串口			
uart_rxd	input	PA10	UART的接收

uart_txd	output	PA9	UART的发送
2. 4寸TFT-SPI			
LCD_RST	output	PB2	复位
LCD_SCK	output	PB13	SPI时钟
LCD_DC	output	PC13	数据命令控制
LCD_CS	output	PB12	SPI片选
LCD_MOSI	output	PB15	主设备输入从设备输出
LCD_MISO	input	PB14	主设备输出从设备输入
LCD_BLK	output	PB1	背光开关
tf 卡			
CD	output	PA15	SD卡的片选信号
CMD	output	PB5	SD卡的数据发送管脚
DAT0	input	PB4	SD卡的数据接收管脚
CLK	output	PB3	SD卡的时钟信号