基于 Xilinx Artix7

# 第25章 简易频率计的设计与验证

## 25.1 章节导读

频率测量在电子设计领域和测量领域经常被使用,因此频率测量方法的学习和掌握是非常有必要的。在本章节,我们将为读者讲解等精度测量法的原理和实现方法,使用 FPGA 结合所学知识设计并实现一个简易频率计。

## 25.2 理论学习

频率测量在诸多领域都有广泛的应用,常用的频率测量方法有两种,分别是频率测量 法和周期测量法。

**频率测量法**: 在时间 t 内对被测时钟信号的时钟周期 N 进行计数,然后求出单位时间内的时钟周期数,即为被测时钟信号的时钟频率。

**周期测量法**: 先测量出被测时钟信号的时钟周期 T,然后根据频率 f = 1/T 求出被测时钟信号的频率。

但是上述两种方法都会产生±1个被测时钟周期的误差,在实际应用中有一定的局限性;而且根据两种方式的测量原理,很容易发现频率测量法适合于测量高频时钟信号,而周期测量法适合于低频时钟信号的测量,但二者都不能兼顾高低频率同样精度的测量要求。

等精度测量法与前两种方式不同,其最大的特点是,测量的实际门控时间不是一个固定值,它与被测时钟信号相关,是被测时钟信号周期的整数倍。在实际门控信号下,同时对标准时钟和被测时钟信号的时钟周期进行计数,再通过公式计算得到被测信号的时钟频率。

由于实际门控信号是被测时钟周期的整数倍,就消除了被测信号产生的±1时钟周期的误差,但是会产生对标准时钟信号±1时钟周期的误差。等精度测量原理示意图如图 25-1 所示。




图 25-1 等精度测量原理示意图

结合等精度测量原理和原理示意图可得:被测时钟信号的时钟频率 fx 的相对误差与被测时钟信号无关;增大"软件闸门"的有效范围或者提高"标准时钟信号"的时钟频率 fs,可以减小误差,提高测量精度。

378 / 1139



基于 Xilinx Artix7

了解了等精度测量原理之后,我们来说明一下被测时钟信号的计算方法。

首先我们先分别对实际闸门下被测时钟信号和标准时钟信号的时钟周期进行计数。

实际闸门下被测时钟信号周期数为 X,设被测信号时钟周期为  $T_{fx}$ ,它的时钟频率  $fx = 1/T_{fx}$ ,由此可得等式:  $X * T_{fx} = X / fx = T_{x}$ (实际闸门)。

实际闸门下标准时钟信号周期数为 Y,设被测信号时钟周期为  $T_{fs}$ ,它的时钟频率  $fs = 1/T_{fs}$ ,由此可得等式:  $Y * T_{fs} = Y / fs = T_x(实际闸门)$ 。

其次,将两等式结合得到只包含各自时钟周期计数和时钟频率的等式:  $X/fx = Y/fs = T_x($ 实际闸门),等式变换,得到被测时钟信号时钟频率计算公式: fx = X\*fs/Y。

最后,将已知量标准时钟信号时钟频率 fs 和测量量  $X \times Y$  带入计算公式,得到被测时钟信号时钟频率 fx。

### 25.3 实战演练

在理论学习小结,我们对等精度测量的相关知识做了讲解,接下来,我们根据等精度测量原理设计一个简易频率计。

### 25.3.1 实验目标

利用所学知识,设计一个基于等精度测量原理的简易频率计,对输入的未知时钟信号做频率测量,并对测量结果进行在线抓取。

要求:标准时钟信号频率为 100MHz,实际闸门时间大于或等于 1s,目的是减小误差,提高测量精度。

### 25.3.2 硬件资源

如图 25-2 所示,使用板卡引出 I/O 口 L13 作为模拟测试时钟输出端口;使用板卡引出 I/O 口 M13 作为待测试时钟输入端口。




图 25-2 硬件资源

## 25.3.3 程序设计

了解了实验要求之后,根据等精度测量相关知识,我们开始实验工程的程序设计。接下来我们将会通过整体说明和分步介绍的方式,对整个实验工程做详细说明,带领读者一步步实现简易频率计的设计。

379 / 1139



### 1. 整体说明

根据实验要求,结合等精度测量相关知识,实验工程整体框架如图 25-3 所示;子功能模块的简要描述,具体见表格 25-1。




图 25-3 实验工程整体框图

表格 25-1 子功能模块简介

模块名称	功能描述	
freq_meter	顶层模块	
clk_test_gen	时钟生成模块,生成待检测时钟	
freq_meter_calc	频率计算模块,检测并计算时钟频率	

由图表可知,本实验工程包括 3 个子模块,其中频率计算模块(freq\_meter\_calc)是实验工程的核心模块,他将输入的待检测信号利用等精度测量法进行计算,得出被测时钟信号时钟频率并输出;被测时钟生成模块(clk\_test\_gen)负责产生某一频率的待检测时钟信号;最后的顶层模块(freq\_meter),内部将上述 2 个子功能模块实例化其中,连接各自对应信号,外部输入时钟、复位和待检测信号,输出段选、位选和待检测数据。

被测时钟生成模块( $clk\_test\_gen$ )为调用 IP 核生成,关于 IP 核的调用前面章节有详细介绍,该模块内容不再赘述。

接下来,我们会分别对频率计算模块(freq\_meter\_calc)和顶层模块(freq\_meter)的内容做一下介绍。

注:由频率计算模块输出的测量结果的单位为 Hz,为提高频率计测量范围,将结果除以 1000,即单位为 MHz;被测时钟生成模块(clk\_test\_gen)负责产生待检测时钟信号,如有条件的读者可用信号发生器代替该模块,直接输入待检测时钟信号。



### 2. 频率计算模块

#### 模块框图

频率计算模块的作用是:使用等精度测量法对输入的待检测时钟信号进行频率测量, 并将测量结果输出。频率计算模块框图,具体见图 25-4;模块输入输出端口描述,具体见 表格 25-2。




图 25-4 频率计算模块框图

模块内部实例化一个时钟生成 IP 核,负责将 50MHz 系统时钟信号(sys\_clk)倍频生成 100MHz 标准时钟。

为什么要使用 100MHz 时钟信号作为标志信号呢? 在前文的等精度测量原理中, 我们知道, 被测时钟信号的时钟频率 fx 的相对误差与被测时钟信号无关; 增大"软件闸门"的有效范围或者提高"标准时钟信号"的时钟频率 fs, 可以减小误差, 提高测量精度。

使用 100 MHz 时钟作为标准时钟信号,实际闸门时间大于或等于 1s,就可使测量的最大相对误差小于或等于 10<sup>-8</sup>,即精度达到 1 / 100 MHz,大大提高了测量精度。

信号	位宽	类型	功能描述
sys_clk	1Bit	Input	系统时钟,频率 50MHz
sys_rst_n	1Bit	Input	复位信号。低电平有效
clk_test	1Bit	Intput	待检测时钟信号输入
freq	34Bit	Output	频率测量结果输出

表格 25-2 模块输入输出信号功能描述

模块有 3 路输入信号: 时钟(sys\_clk)、复位(sys\_rst\_n)和待检测时钟信号(clk\_test); 有输出信号 1 路,输出频率测量结果(freq)。

#### 波形图绘制

在模块框图小节,我们已经对本模块做了简单介绍,接下来,我们将通过波形图的绘制,对各信号波形进行详细说明,教会读者等精度测量的实现方法。频率计算模块整体波形图如图 25-5 所示。




图 25-5 频率计算模块整体波形图

结合等精度测量法原理,我们对各信号波形的设计与实现进行详细说明。

第一部分:软件闸门 gate s 及相关信号的设计与实现

由等精度测量原理可知,实现等精度测量必不可少的是实际闸门,而实际闸门是由软件闸门得来,所以我们先来生成一下软件闸门。我们计划一个完整周期的软件闸门为 1.5s,前 0.25s 保持低电平,中间 1s 保持高电平,最后 0.25s 保持低电平。低电平部分是为了将各计数器清 0,并计算待测时钟信号时钟频率;高电平部分就是软件闸门有效部分,高电平保持 1s 是为了提高测试精度,在前文已有提及。

软件闸门的生成我们需要声明计数器进行时间计数,计数时钟使用系统时钟 sys\_clk。 声明软件闸门计数器 cnt\_gate\_s,计数时钟为 50MHz 系统时钟,时钟周期为 20ns,计数器 cnt\_gate\_s 初值为 0,在(0 - CNT\_GATE\_S\_MAX)范围内循环计数。

声明软件闸门 gate\_s,只有计数器 cnt\_gate\_s 计数在((CNT\_RISE\_MAX+1)-(CNT\_GATE\_S\_MAX-CNT\_RISE\_MAX))范围内保持有效高电平,高电平保持时间为 1s,其他时刻均为低电平。两信号波形图如下。




图 25-6 gate\_s、cnt\_gate\_s 信号波形图

第二部分: 实际闸门 gate a 的设计与实现



基于 Xilinx Artix7

生成软件闸门后,使用被测时钟对软件闸门进行同步生成实际闸门 gate\_a,实际闸门 波形图如下。




图 25-7 gate\_a 信号波形图

第三部分:实际闸门下,标准信号和被测信号时钟计数相关信号的波形设计与实现 在实际闸门下,分别对标准信号和被测信号的时钟周期进行计数。声明计数器 cnt\_clk\_stand,在实际闸门下对标准时钟信号 clk\_stand 进行时钟周期计数;声明计数器 cnt\_clk\_test,在实际闸门下对被测时钟信号 clk\_test 进行时钟周期计数,两计数器波形如下。




图 25-8 cnt\_clk\_stand、cnt\_clk\_test 信号波形图

计数器 cnt\_clk\_stand、cnt\_clk\_test 在实际闸门下计数完成后,需要进行数据清零,方便下次计数。但是被测时钟频率的计算需要计数器的数据,所以在计数器数据清零之前我们需要将计数器数据做一下寄存,对于数据寄存的时刻,我们选择实际闸门的下降沿。

声明寄存器 cnt\_clk\_stand\_reg; 在标准时钟信号 clk\_stand 同步下对实际闸门打一拍得到 gate\_a\_s; 使用实际闸门 gate\_a 和 gate\_a\_s 得到标准时钟下的实际闸门下降沿标志信号 gate\_a\_fall\_stand。当 gate\_afall\_stand 信号为高电平时,将计数器 cnt\_clk\_stand 数值赋值给寄存器 cnt\_clk stand reg。

对于计数器 cnt\_clk\_test 的数值寄存,我们使用相同的方法,声明寄存器 cnt\_clk\_test\_reg; 在被检测时钟信号 clk\_test 同步下对实际闸门打一拍得到 gate\_a\_t; 使用实际闸门 gate\_a 和 gate\_a\_t 得到被检测时钟下的实际闸门下降沿标志信号 gate\_a\_fall\_test。当 gate\_a\_fall\_test 信号为高电平时,将计数器 cnt\_clk\_test 数值赋值给 cnt\_clk\_test\_reg。

上述各信号的信号波形如图 25-9 所示。

基于 Xilinx Artix7




图 25-9 标准信号和被测信号时钟计数相关信号波形图

第四部分: 频率计算结果 freq 等相关信号波形的设计与实现

实际闸门下的标准时钟和被测时钟的周期个数已经完成计数,且对结果进行了寄存,标准时钟信号的时钟频率为已知量,得到这些参数,结合公式可以进行频率的求解。同时,新的问题出现,在哪一时刻进行数据求解。

我们可以利用最初声明的软件闸门计数器 cnt\_gate\_s,声明计算标志信号 calc\_flag,在 计数器 cnt\_gate\_s 计数到最大值,将 calc\_flag 拉高一个时钟周期的高电平作为计算标志,计算被检测时钟信号时钟频率 freq\_reg(注意变量位宽是否满足要求); 然后在系统时钟下将 计算标志信号 calc\_flag 打一拍,得到时钟频率输出标志信号 calc\_flag\_reg,当时钟频率输出标志信号 calc\_flag\_reg 为高电平时,将时钟频率计算结果 freq\_reg 赋值给输出信号 freq。各信号波形图如下。




图 25-10 calc\_flag、freq 信号波形图

到了这里,频率计算模块涉及的各信号波形均已设计并实现,经过整合后就得到频率 计算模块整体波形图。本模块波形图的设计仅供参考,读者也可按照自己思路设计波形 图。

#### 代码编写

波形图各信号讲解完毕,参照绘制的波形图编写模块参考代码。频率计数模块参考代码,具体见代码清单 25-1。

#### 代码清单 25-1 频率计算模块参考代码(freq\_meter\_calc.v)

```
1 module freq_meter_calc
2 (
```

384 / 1139

论坛: www.firebbs.cn

天猫: https://yehuosm.tmall.com



基于 Xilinx Artix7

```
sys_clk , //系统时钟,频率 50MHz
sys_rst_n , //复位信号,低电平有效
           input wire
         input wire input wire
                                              clk_test , //待检测时钟
         output reg [33:0] freq
                                                                       //待检测时钟频率
 11 //******* Parameter And Internal Signal *************//
 13 //parameter define

      14 parameter
      CNT_GATE_S_MAX
      =
      28'd74_999_999
      , //软件闸门计数器计数最大值

      15
      CNT_RISE_MAX
      =
      28'd12_500_000
      ; //软件闸门拉高计数值

      16 parameter
      CLK_STAND_FREQ
      =
      28'd100_000_000
      ; //标准时钟时钟频率

 17 //wire define

      18 wire
      clk_stand
      ; //标准时钟,频率 100MHz

      19 wire
      gate_a_fall_s
      ; //实际闸门下降沿(标准时钟下)

      20 wire
      gate_a_fall_t
      ; //实际闸门下降沿(待检测时钟下)

 21

      22 //reg
      define

      23 reg
      [27:0] cnt_gate_s
      ; //软件闸门

      24 reg
      gate_s
      ; //软件闸门

      25 reg
      gate_a
      ; //实际闸门

      26 reg
      gate_a_stand
      ; //实际闸门打一拍(标准时钟下)

      27 reg
      gate_a_test
      ; //实际闸门打一拍(待检测时钟下)

      28 reg
      [47:0] cnt_clk_stand
      ; //标准时钟周期计数器

      29 reg
      [47:0] cnt_clk_stand_reg
      ; //实际闸门下标志时钟周期数

      30 reg
      [47:0] cnt_clk_test
      ; //持检测时钟周期计数器

      31 reg
      [47:0] cnt_clk_test_reg
      ; //李际闸门下待检测时钟周期数

      32 reg
      calc_flag
      ; //待检测时钟频率寄存

      34 reg
      calc_flag_reg
      ; //待检测时钟频率输出标志信号

      35

 22 //reg define
 39 //cnt gate s:软件闸门计数器
 40 always@(posedge sys clk or negedge sys rst n)
 41 if(sys_rst_n == 1'b0)
            cnt_gate_s <= 28'd0;
else if(cnt_gate_s == CNT_GATE_S_MAX)</pre>
 43
           cnt_gate_s <= 28'd0;
 44
 45
 46
                 cnt_gate_s <= cnt_gate_s + 1'b1;</pre>
 48 //gate s:软件闸门
 49 always@(posedge sys_clk or negedge sys_rst n)
 50    if(sys_rst_n == 1'b0)
51        gate_s <= 1'b0;</pre>
 52
         else if((cnt_gate_s>= CNT_RISE_MAX)
 53
                       && (cnt_gate_s <= (CNT_GATE_S_MAX - CNT RISE MAX)))
 54
                gate_s <= 1'b1;
        g
else
 55
                gate_s <= 1'b0;
 56
 58 //gate a:实际闸门
 59 always@(posedge clk test or negedge sys rst n)
 60    if(sys_rst_n == 1'b0)
               gate_a <= 1'b0;
 61
 62
 63
              gate a <= gate s;
```



```
65 //cnt clk stand:标准时钟周期计数器,计数实际闸门下标准时钟周期数
66 always@(posedge clk stand or negedge sys rst n)
      if(sys_rst n == 1'b0)
         cnt_clk_stand <= 48'd0;
      else if(gate_a == 1'b0)
69
70
        cnt_clk_stand <= 48'd0;
71
      else if(gate a == 1'b1)
72
          cnt_clk_stand <= cnt_clk_stand + 1'b1;</pre>
74 //cnt clk test:待检测时钟周期计数器,计数实际闸门下待检测时钟周期数
75 always@(posedge clk_test or negedge sys_rst_n)
      if(sys_rst_n == 1'b0)
76
      cnt_clk_test <= 48'd0;
else if(gate_a == 1'b0)</pre>
78
       cnt_clk_test <= 48'd0;
79
      else if (gate a == 1'b1)
          cnt_clk_test <= cnt_clk test + 1'b1;</pre>
81
82
83 //gate a stand:实际闸门打一拍(标准时钟下)
84 always@(posedge clk stand or negedge sys rst n)
      if(sys rst n == 1'b0)
          gate a stand <= 1'b0;
86
87
88
          gate_a_stand <= gate_a;</pre>
89
90 //gate_a_fall_s:实际闸门下降沿(标准时钟下)
91 assign gate_a_fall_s = ((gate_a_stand == 1'b1) && (gate_a == 1'b0))
                          ? 1'b1 : 1'b0;
93
94 //cnt clk stand reg:实际闸门下标志时钟周期数
95 always@(posedge clk_stand or negedge sys_rst_n)
      if(sys rst n == 1'b0)
97
                            <= 32'd0;
          cnt_clk_stand_reg
98
      else if(gate_a_fall_s == 1'b1)
99
          cnt clk stand reg
                             <= cnt clk stand;
100
101 //gate_a_test:实际闸门打一拍(待检测时钟下)
102 always@(posedge clk_test or negedge sys_rst_n)
103
       if(sys rst n == 1'b0)
           gate_a_test <= 1'b0;</pre>
104
105
       else
106
           gate a test <= gate a;
107
108 //gate a fall t:实际闸门下降沿(待检测时钟下)
109 assign gate a fall t = ((gate a test == 1'b1) && (gate a == 1'b0))
110
                           ? 1'b1 : 1'b0;
111
112 //cnt_clk_test reg:实际闸门下待检测时钟周期数
113 always@(posedge clk_test or negedge sys_rst_n)
      if(sys rst n == 1'b0)
115
          cnt_clk_test_reg
                              <= 32'd0;
116
       else if(gate_a_fall_t == 1'b1)
117
           cnt clk test reg
                            <= cnt clk test;
118
119 //calc flag:待检测时钟时钟频率计算标志信号
120 always@(posedge sys_clk or negedge sys_rst_n)
       if(sys_rst_n == 1'b0)
    calc_flag <= 1'b0;</pre>
123
       else if(cnt_gate_s == (CNT_GATE_S_MAX - 1'b1))
124
          calc flag <= 1'b1;</pre>
125
       else
126
           calc flag
                       <= 1'b0;
128 //freq_reg:待检测时钟信号时钟频率寄存
129 always@(posedge sys_clk or negedge sys_rst_n)
                                  386 / 1139
```



基于 Xilinx Artix7

```
130
      if(sys rst n == 1'b0)
               <= 64'd0;
131
        freq reg
     else if(calc_flag == 1'b1)
132
133
       freq_reg <= (CLK_STAND_FREQ * cnt_clk_test_reg / cnt_clk_stand_reg);</pre>
135 //calc flag reg:待检测时钟频率输出标志信号
136 always@(posedge sys clk or negedge sys rst n)
     if(sys_rst_n == 1'b0)
137
        calc_flag_reg <= 1'b0;</pre>
139
    else
140
        calc flag reg <= calc flag;</pre>
141
142 //freq:待检测时钟信号时钟频率
143 always@(posedge sys clk or negedge sys rst n)
     if(sys_rst_n == 1'b0)
144
      freq <= 34'd0;
     else if(calc_flag_reg == 1'b1)
146
147
        freq
              <= freq_reg[33:0];
148
152 //---- clk_gen_inst -----
153 clk_gen clk_gen_inst
154 (
155
     .resrt
            (\sim sys_rst_n),
     .clk in1 (sys clk ),
156
157
158
     .clk out1 (clk stand )
159);
160
161 endmodule
```

参考代码编写完成,对于代码的仿真验证,等到顶层模块介绍完毕后,对整体工程进 行仿真,不再对本模块进行单独仿真。

### 3. 顶层模块

#### 模块框图

顶层模块较为简单,内部实例化各子功能模块,连接各自对应信号,顶层模块框图, 具体见图 25-11;外部有 3 路输入、1 路输出,共 4 路信号。输入为时钟、复位和待检测时 钟信号;生成的待检测时钟信号,具体见表格 25-3。




图 25-11 顶层模块框图



基于 Xilinx Artix7

表格 25-3 模块输入输出信号功能描述

信号	位宽	类型	功能描述
sys_clk	1Bit	Input	系统时钟,频率 50MHz
sys_rst_n	1Bit	Input	复位信号。低电平有效
clk_test	1Bit	Intput	待检测时钟信号输入
clk_out	1Bit	Output	输出待检测时钟信号

#### 代码编写

顶层模块较为简单,无需波形图的绘制,直接编写顶层模块参考代码。顶层模块参考 代码,具体见代码清单 25-2。

#### 代码清单 25-2 顶层模块参考代码(freq\_meter.v)

```
1 module freq_meter
                    sys_clk , //系统时钟,频率 50MHz
sys_rst_n , //复位信号,低电平有效
clk_test , //待检测时钟
     input wire
    input wire
    input wire
    output wire
                                  //生成的待检测时钟
                      clk out
8);
10 //wire define
11 wire [33:0] freq ; //计算得到的待检测信号时钟频率
16 //---- clk gen test inst -----
17 clk_test_gen clk_gen_test_inst
18 (
19 .reset (~sys_rst_n ), //复位端口,高电平有效
   .clk_in1 (sys_clk ), //输入系统时钟
20
21
    .clk out1 (clk out ) //输出生成的待检测时钟信号
22
23);
25 //---- freq_meter_calc_inst -----
26 freq_meter_calc freq_meter_calc_inst
28 .sys_clk (sys_clk ), //系统时钟,频率 50MHz
    .sys_rst_n (sys_rst_n ), //复位信号,低电平有效
    .clk_test (clk_test ), //待检测时钟
30
    .freq (freq ) //待检测时钟频率
32
33);
34
35 endmodule
```

### 4. 仿真验证

#### 仿真代码编写

顶层模块参考代码编写完成,实验工程通过编译,整个实验工程也已介绍完毕,开始 对实验工程进行整体仿真。仿真参考代码如代码清单 25-3 所示。

388 / 1139



基于 Xilinx Artix7

#### 代码清单 25-3 顶层模块仿真参考代码(tb\_freq\_meter.v)

```
1 `timescale 1ns/1ns
2 module tb freq meter();
5 //******* Parameter And Internal Signal ************//
7 //wire define
8 wire clk_out;
10 //reg define
11 reg sys_clk
         sys_rst_n ;
12 reg
13 reg
          clk test
18 //时钟、复位、待检测时钟的生成
19 initial
20 begin
   sys_clk = 1'b1;
21
     sys_rst_n <= 1'b0;
22
     #200
   sys_rst_n <= 1'b1;
#500
clk_test = 1'b1;</pre>
24
25
26
27
  end
28
29 always #10 sys_clk = ~sys_clk ; //50MHz 系统时钟
30 always #100 clk test= ~clk test ; //5MHz 待检测时钟
32 //重定义软件闸门计数时间,缩短仿真时间
33 defparam freq meter inst.freq meter calc inst.CNT GATE S MAX = 240 ;
34 defparam freq meter inst.freq meter calc inst.CNT RISE MAX
39 //---- freq meter inst -----
40 freq_meter freq_meter_inst
41 (
42 .sys_clk (sys_clk ), //系统时钟, 频率 50MHz
43
  .sys_rst_n (sys_rst_n), //复位信号,低电平有效
  .clk_test (clk_test ), //待检测时钟
44
45
46
  .clk_out (clk_out ) //生成的待检测时钟
47
48);
49
50 endmodule
```

#### 仿真波形分析

对顶层模块仿真参考代码进行仿真,仿真波形中,我们只查看频率计算模块的各信号仿真波形。频率计算模块整体仿真波形,具体见图 25-12; 频率计算模块局部仿真波形,具体见图 25-13~图 25-19。

由整体和局部仿真波形可以看出,模块仿真波形和绘制波形图,各信号波形变化一致,模块通过仿真验证。








图 25-12 频率计算模块整体仿真波形图



图 25-13 频率计算模块局部仿真波形图(一)



图 25-14 频率计算模块局部仿真波形图(二)



图 25-15 频率计算模块局部仿真波形图 (三)



图 25-16 频率计算模块局部仿真波形图(四)



图 25-17 频率计算模块局部仿真波形图 (五)




图 25-18 频率计算模块局部仿真波形图(六)

390 / 1139



基于 Xilinx Artix7




图 25-19 频率计算模块局部仿真波形图(七)

### 25.3.4 上板验证

### 1. 引脚约束

仿真验证通过后,准备上板验证,上板验证之前先要进行引脚约束。工程中各输入输出信号与开发板引脚对应关系如表格 25-4 所示。

表格 25-4 引脚分配表

信号名	信号类型	对应引脚	备注
sys_clk	Input	W19	时钟
sys_rst_n	Input	N15	复位
clk_test	Input	M13	待测试时钟输入端口
clk_out	Output	L13	模拟测试时钟输出端口

引脚约束参考代码如代码清单 25-4 所示:

#### 代码清单 25-4 引脚约束参考代码(freq\_meter.ucf)

```
1 #时钟复位
2 set_property PACKAGE_PIN Y19 [get_ports sys_rst_n]
3 set_property PACKAGE_PIN W19 [get_ports sys_clk]
4 set_property IOSTANDARD LVCMOS33 [get_ports sys_clk]
5 set_property IOSTANDARD LVCMOS33 [get_ports sys_rst_n]
6
7 #拓展 IO □
8 set_property PACKAGE_PIN K22 [get_ports clk_test]
9 set_property PACKAGE_PIN K21 [get_ports clk_out]
10 set_property IOSTANDARD LVCMOS33 [get_ports clk_test]
11 set_property IOSTANDARD LVCMOS33 [get_ports clk_out]
12
13 set property CLOCK DEDICATED ROUTE FALSE [get nets clk test IBUF]
```

### 2. 结果验证

如图 25-20 所示,开发板连接 12V 直流电源和 Xilinx 下载器 JTAG 端口;使用短路帽或导线连接 L13、M13 I/O 口。线路正确连接后,打开开关为板卡上电。






图 25-20 程序下载连线图

如图 25-21 所示,点击"Program"为开发板下载程序。



图 25-21 程序下载窗口

由图 25-22 可知, 我们实验工程中 PLL 核模拟输出的待测时钟信号的时钟频率为 105.769MHz。



图 25-22 待测时钟信号时钟频率

如图 25-23 所示,我们使用 ChipScope 嵌入式逻辑分析仪在线抓取的频率值,其余我们需要检测的 PLL 核模拟输出额的待测时钟是一致的。



基于 Xilinx Artix7




图 25-23 在线抓取频率值

## 25.4 章末总结

本章节带领读者学习了等精度测量法,并使用此方法设计并实现了简易频率计,对于等精度测量法的内容,希望读者要切实掌握。

### 25.5 拓展训练

- 1. 更改代码,调节基准时钟频率或软件闸门的保持时间对同一信号进行频率测量,观察测量结果,思考基准时钟频率大小和软件闸门保持时间对测量结果的影响;
  - 2.使用其他两种频率测量法,设计简易频率计,与本实验工程比较测量结果。

天猫: https://yehuosm.tmall.com