

技術企画書

Technical Proposal

空間メモリー ASIC / Spatial Memory ASIC

プロジェクト名 / Project	空間メモリー ASIC 開発 / Spatial Memory ASIC Development
文書種別 / Doc Type	技術企画書 / Technical Proposal
バージョン / Version	1.0 (初版 / Initial Draft)
作成日 / Date	2026-04-27
機密区分 / Classification	公開

1. エグゼクティブサマリー / Executive Summary

本企画書は、独自アーキテクチャ「空間メモリー」の ASIC 実装に関する技術提案をまとめたものです。 / *This document presents a technical proposal for the ASIC implementation of a novel 'Spatial Memory' architecture.*

空間メモリーは、アドレスメモリー（CAM ベースのタグ比較器）とデータメモリー（SRAM）を組み合わせ、 / *The Spatial Memory combines a CAM-based address memory (tag comparator) with a data SRAM,*

LSB マスクシフトによる高速近傍検索と並列 AND 条件マッチングを特徴とする連想メモリーシステムです。 / *featuring fast nearest-neighbor search via LSB mask shifting and parallel AND-condition matching.*

主な特長 / Key Features

- ビット並列比較による 1 クロック検索 / *Single-cycle search via bit-parallel comparison*
- LSB シフトマスクで近傍を段階的に拡張 / *Incremental neighbor expansion using LSB mask shift*
- 並列接続で次元拡張、直列接続でデータ量拡張 / *Parallel connection for dimension expansion, serial for data width*
- 全並列メモリーの AND 一致でのみデータ出力 / *Data output only on AND-match across all parallel memories*
- FPGA プロトタイプから標準セル ASIC への段階的展開が可能 / *Scalable from FPGA prototype to standard-cell ASIC*

2. 背景と目的 / Background & Objectives

2.1 技術的背景 / Technical Background

従来の RAM はアドレスを指定してデータを取得する構造であり、類似アドレスの検索には線形スキャンが必要です。 / *Conventional RAM retrieves data by specified address; similarity search requires linear scanning.*

CAM（Content Addressable Memory）は並列比較で高速検索を実現しますが、完全一致に限定されています。 / *Standard CAM provides fast parallel search but is limited to exact-match lookups.*

本アーキテクチャは、マスクシフトによる近傍検索と AND 条件マッチングを融合することで、 / *This architecture merges masked neighbor search with AND-condition matching,*

多次元空間での高速連想検索を単一ハードウェアで実現します。 / *enabling fast associative search in multi-dimensional space within a single hardware block.*

2.2 開発目的 / Objectives

- 空間メモリーの RTL レベル設計・検証を完了する / *Complete RTL-level design and verification of Spatial Memory*
- FPGA プロトタイプで機能・性能を確認する / *Validate functionality and performance on FPGA prototype*
- 標準セル ASIC へのテープアウトを目指す / *Target tape-out on standard-cell ASIC process*

- 将来的な知的財産（IP）コア化を検討する / *Evaluate future commercialization as IP core*

3. アーキテクチャ設計 / Architecture Design

3.1 全体構成 / System Overview

空間メモリは「アドレスメモリ（CAM アレイ）」と「データメモリ（SRAM ブロック）」の 2 層構造で構成されます。 / *Spatial Memory has a two-layer structure: an Address Memory (CAM array) and a Data Memory (SRAM block).*

3.2 アドレスメモリ（CAM アレイ） / Address Memory (CAM Array)

各 CAM セルは XNOR ゲートと AND ゲートで構成され、1 クロックでビット並列比較を行います。 / *Each CAM cell consists of XNOR and AND gates, performing bit-parallel comparison in one clock cycle.*

マスクレジスタにより LSB 側からビットを順に無視することで、検索範囲を段階的に拡大できます。 / *A mask register zeroes LSB bits incrementally, expanding the search radius step by step.*

書き込みカウンタ（WR_PTR）により、新規エントリを入力順に CAM へ格納します。 / *A write pointer (WR_PTR) stores new entries in the CAM in order of arrival.*

3.3 AND マッチング条件 / AND-Match Condition

複数のアドレスメモリを並列接続した場合、すべてのメモリが Match フラグを出力したときのみデータが出力されます。 / *When multiple address memories are connected in parallel, data is output only when ALL memories assert a Match flag.*

これにより、各メモリが独立した次元（例：色・形状・位置）を担うことで多次元連想検索が実現します。 / *Each memory can represent an independent dimension (e.g. color, shape, position), enabling multi-dimensional associative search.*

3.4 データメモリ読み書きルール / Data Memory Read/Write Rules

操作 / Operation	条件 / Condition	動作 / Behavior
Read（読み出し）	HIT	RAM[index] を出力 / Output RAM[index]
Read（読み出し）	NotFind	null + NotFind フラグ / null + NotFind flag
Write（書き込み）	HIT（既存）	RAM[index] を上書き / Overwrite RAM[index]
Write（書き込み）	NotFind（新規）	WR_PTR 位置に新規登録・PTR++ / Register at WR_PTR, increment

4. 拡張性 / Scalability

4.1 並列接続（次元拡張） / Parallel Connection (Dimension Expansion)

アドレスメモリーを並列接続することでアドレス空間の次元数を増やすことができます。 / Connecting address memories in parallel increases the dimensionality of the address space.

AND 条件により、すべての次元でマッチした場合のみデータを返すため、精度の高い多次元検索が可能です。 / The AND condition ensures data is returned only when all dimensions match, enabling high-precision multi-dimensional search.

4.2 直列接続（データ量拡張） / Serial Connection (Data Width Expansion)

データメモリーを直列に接続することで、物理的なデータ幅を増やすことができます。 / Connecting data memories in series increases the physical data width.

SRAM マクロの標準幅を超えるデータを扱う場合に有効です。 / This is effective when handling data wider than the standard SRAM macro width.

5. ASIC 実装計画 / ASIC Implementation Plan

5.1 設計階層 / Design Hierarchy

レイヤー / Layer	内容 / Content	ツール例 / Tool
RTL 記述	Verilog / SystemVerilog で CAM セル・制御ロジック設計	VS Code + iverilog
シミュレーション	機能検証・タイミング検証	ModelSim / Verilator
FPGA プロトタイプ	Xilinx / Intel FPGA での実機検証	Vivado / Quartus
論理合成	ゲートレベルネットリスト生成	Synopsys DC
P&R	配置配線・タイミングクロージャ	Cadence Innovus
テープアウト	GDS 生成・ファブダリ提出	TSMC / GF

5.2 開発フェーズ / Development Phases

フェーズ / Phase	内容 / Content	期間 / Duration
Phase 1	RTL 設計・ユニットテスト / RTL design & unit test	2～3 ヶ月
Phase 2	FPGA 実装・統合テスト / FPGA implementation & integration test	2～3 ヶ月
Phase 3	論理合成・タイミング検証 / Synthesis & timing closure	2 ヶ月
Phase 4	P&R・DRC/LVS / P&R, DRC/LVS sign-off	2～3 ヶ月
Phase 5	テープアウト・評価 / Tape-out & evaluation	3～6 ヶ月

5.3 C#シミュレーション環境 / C# Simulation Environment

ASIC テープアウト前の早期検証として、.Net Standard ライブラリとして空間メモリーをソフトウェアシミュレーションします。 / *As early pre-silicon validation, Spatial Memory is implemented as a .Net Standard library for software simulation.*

.Net Forms プロジェクトをテストフロントエンドとして使用し、VS2022 ソリューションで統合管理します。 / *.Net Forms is used as the test frontend, managed in a VS2022 solution.*

- SpatialMemory.Core (.Net Standard 2.0) / *SpatialMemory.Core (.Net Standard 2.0)*
- SpatialMemory.TestApp (.Net Forms) / *SpatialMemory.TestApp (.Net Forms)*
- 将来的に Unity 3D 向けパッケージとしても提供予定 / *Future delivery planned as Unity 3D package*

6. リスクと対策 / Risks & Mitigations

リスク / Risk	影響 / Impact	対策 / Mitigation
タイミング未達 / Timing closure failure	高 / High	パイプライン挿入 / Insert pipeline registers
面積超過 / Area overrun	中 / Medium	エントリ数をパラメータ化 / Parameterize entry count
SRAM マクロ非対応 / SRAM macro unavailable	中 / Medium	フリップフロップ代替 / Fall back to FF-based RAM
CAM セル電力過多 / CAM power excess	中 / Medium	マスクで無効セルをゲーティング / Gate inactive cells by mask

7. まとめ / Conclusion

空間メモリーは、並列ビット比較・LSB マスク近傍検索・AND 条件マッチングという 3 つの機構を組み合わせた / *Spatial Memory combines three mechanisms — parallel bit comparison, LSB-mask neighbor search, and AND-condition matching —*

新規の連想メモリーアーキテクチャであり、ASIC として実現することで高速・低消費電力の近傍検索エンジンとなりえます。 / *forming a novel associative memory architecture that, realized as an ASIC, can serve as a fast, low-power nearest-neighbor search engine.*

まず C# による機能シミュレーション、次に FPGA プロトタイプ、そして標準セル ASIC へと段階的に展開することで、 / *By progressing from C# functional simulation to FPGA prototype and then to standard-cell ASIC,*

リスクを最小化しながら実用化を目指します。 / *the project minimizes risk while advancing toward practical deployment.*

社内技術チームのご検討をよろしくお願い申し上げます。

We appreciate your consideration and look forward to proceeding with the internal engineering team.