予測深さの構造的証明書

制御付きセル・オートマトンと疎な補正

Amamiya Miu

要旨。 明示した初期窓からセル・オートマトンを浅い回路で予測するための、二つの構造を調べる。片側の凍結制御については、Lean で検証した分類器が定数深さ、対数深さ、Pascal の場合を選び、単一の対数空間一様な回路族が各時刻の上界を達成する。正の時刻 T での Pascal 規則の最小ド・モルガン深さは $2p(T)+1$ で、$p(T)$ は T の二進展開における 1 の個数である。移動制御と加法制御は規則の構造を変えたときの予測器を示す。個々の軌道については、固定線形参照との差である残差が疎であることを、全光円錐の再構成と局所更新の検査で判定する。残差の重みが定数、または候補位置数が対数の場合、並列列挙から対数空間一様 NC^1 を得る。時間順の修復ではサイズの多項式の指数が補正予算に依存せず、非ゼロ更新層の個数に制限を設ける場合にも適用できる。有限状態の係数生成器から、任意の固定有限半径の斉次二元線形参照に対して浅い強制応答を構成する。

キーワード。 セル・オートマトン、回路深さ、対数空間一様性、Lean 4。

1 はじめに

入力の符号化と回路モデルを定めたとき、発展規則 F と観測 O に関するどのような検証可能な構造条件から、$O\big(F^{T(x)}\big)$ の回路深さを評価できるか。代数的構造を利用すると、セル・オートマトンの未来の状態を、時間ステップごとのシミュレーションよりはるかに浅い回路で求められる場合がある [1]。本論文では、片側二トラックのセル・オートマトンについて、どの固定制御関数が定数深さの予測を許すか、また固定した線形規則との差が少ない軌道をどのように予測できるかを調べる。

第一の結果は、凍結制御の規則の四分類である（定理 2）。有限個の制御語を検査して分岐を選び、各分岐で時刻ごとの下界と、各時刻の上界を達成する単一の回路生成器を与える。斉次規則の深さは観測時刻の二進展開における 1 の位置に従い、単調には増えない。移動の順序が決まっているため、同じ終点に至るすべての経路を二つの接頭辞集計にまとめられる。どの係数が相殺されずに残るかは、二進加算で桁上げが生じないことを調べればよい（節 3.5）。構造上の対照として、データ経路が一つの別の移動制御規則も解く（定理 3）。このモデルでは、相対速度によって、経路上で参照する異なる初期制御ビットの個数が決まる。

第二の結果は個々の入力に対する証明書を与える（節 6）。残差候補を用いて依存円錐全体を再構成し、局所更新式を検査して候補が実際の残差と一致するかを判定する。並列列挙と時間順の修復はこの検査を共有し、補正予算に対するサイズと深さの依存性が異なる。

2 準備

$\mathbb{Z}$ 上の配置に局所規則を T 回適用し、原点のデータビット一つを求める。制御付きモデルは半径 1 の片側更新を用い、初期入力窓は格子点 $0,\dots,T$ からなる。節 6 では一般の有限半径に対して対称な窓を用いる。凍結モデルの入力では、$q(T+1)$ 個の制御ビットに $T+1$ 個のデータビットが続く。制御語の幅 q と二つの制御回路は T に依存せず固定する。有効な語の長さは $n=(q+1)(T+1)$ であり、長さから T が一意に定まる。予測言語 $L_{s,h}$ は、有効な語のうち予測ビットが 1 となる語からなる。ほかの長さの語はすべて拒否する。

上界では二入力の AND および OR ゲート、NOT ゲート、定数を用いる。入力線の深さはゼロで、NOT ゲートは一層と数える。ゲートの出力は共有でき、任意の位置に配線できる。分類定理の下界は、ファンインが高々二の任意のブールゲートに対して成り立つ。固定規則について、時刻 T の有効な入力窓に対するド・モルガン回路の最小深さを $D(T)$ とし、$m\ge 1$ について $\ell(m)=$

$\lceil \log_2 m \rceil$ とおく。一様回路族の添字は入力長である。決定性対数空間変換機械は単項表現の長さを受け取り、ゲート、配線、出力を含む完全な回路符号を書き出す。以下で NC について述べるときは、対数空間一様性を採用する。

二つの割当てが一つの座標だけで異なり、出力も異なるとき、その座標は「本質的」である。

本質的入力による下界。 ファンインが高々 b で深さが d の回路の本質的座標は高々 b^d 個である。従って $b \geq 2$ のとき、$m \geq 1$ 個の本質的座標を持つ関数には、深さが少なくとも $\lceil \log_b m \rceil$ の回路が必要である。

証明。出力から逆向きにたどった円錐に含まれる入力線だけが出力に影響できる。深さゼロでは、円錐に入力は高々一つしかない。一層上では、ゲートの先行円錐は高々 b 個なので、帰納法により入力線の個数は b^d 以下である。共有回路で同じ先行ゲートを複数回数えても、個数の上界が増えるだけである。 $\square$

3 凍結制御セル・オートマトン

3.1 反復の公式

$a_i \in \{0,1\}^q$ を制御語、$x_i \in \mathbb{F}_2$ を初期データビット、$s, h : \{0,1\}^q \to \{0,1\}$ をそれぞれ滞留と移動の制御関数とする。同期更新は次式で与える。

$$a_i' = a_i, \quad x_i' = s(a_i)\, x_i + h(a_i)\, x_{i+1}, \tag{1}$$

ただしデータの演算は $\mathbb{F}_2$ 上で行う。格子点 k を終点とする逆向きの経路は、k 回の移動と $T-k$ 回の滞留からなる。以下のようにおく。

$$e_k = \prod_{j=0}^{k-1} h(a_j), \quad w_k = \sum_{j=0}^{k} s(a_j). \tag{2}$$

ここで後者の和は自然数上の和である。自然数 w, r に対し、$M(w, r)$ を、r を w 個の非負整数の順序付き和で表す方法の数とする。$w > 0$ のとき $\binom{w+r-1}{r}$ となる。$M(0, r)$ は $r = 0$ のとき 1、それ以外では 0 である。

定理 1（反復の公式）。 任意の初期配置と時刻 T に対し、原点のデータビットは次式で与えられる。

$$x_0(T) = \sum_{k=0}^{T} e_k \, (M(w_k, T-k) \bmod 2)\, x_k. \tag{3}$$

添字を平行移動すれば、任意の格子点でも同じ等式が成り立つ。

証明。局所更新式をステップごとに展開すると、出力は逆向きの経路の和になる。各移動は有効である必要があり、その寄与が因子 e_k となる。経路は格子点 0 から k までを順に訪れる。滞留が許される各点での滞留回数を指定すると、最後の移動後の滞留も含めて経路が定まる。こうした配分は $M(w_k, T-k)$ 通りである。それらの寄与を $\mathbb{F}_2$ で加算すると 式 3 が得られる。Lean の証明では 式 1 の反復に関する帰納法によって、対応する係数の漸化式を示す。公式に現れるのは初期入力窓のビットだけである。 $\square$

3.2 深さの分類

T の二進展開に含まれる 1 の個数を $p(T)$ とし、固定した制御回路の深さを d_s, d_h とする。二つのブール値をともに取る制御関数を非定数と呼ぶ。以下の境界は $T = 0$ を含む有限の各時刻で成り立つ。

制御関数の条件	下界	一様回路族の上界
$h \equiv 0$	0	$1 + d_s$
$h \equiv 1$、$s \equiv 0$	0	0
h が非定数、または $h \equiv 1$ で s が非定数	$\ell(T+1)$	$O(\log(T+2))$
$s \equiv h \equiv 1$	$p(T)$	$3p(T)$

表 1: 凍結した制御関数を固定した場合の、有効な入力長における深さの境界。

定理 2 （一様分類）。 固定した各制御回路の組に対し、多項式サイズで対数空間一様なド・モルガン回路族が一つ存在する。この回路族は言語全体を決定し、有効な各長さで 表 1 の対応する上界を達成する。すべての長さに対する深さは $O(\log(n+2))$ である。表の下界は $D(T)$ に対するものであり、任意の二入力ブールゲートに対しても成り立つ。定数深さとなる条件は次の同値で特徴づけられる。

$$L_{s,h} \in \text{対数空間一様 } \mathrm{NC}^0 \quad \Leftrightarrow \quad h \equiv 0 \vee (h \equiv 1 \wedge s \equiv 0). \tag{4}$$

3.3 一様分類の証明

局所更新とシフトの場合。 $h \equiv 0$ かつ $T > 0$ なら、冪等性により答えは $s(a_0)x_0$ である。純粋なシフトでは x_T を返す。$T = 0$ ではどの規則でも x_0 を返す。

非定数の制御関数。h が非定数の場合、x_T 以外のデータビットをすべてゼロに固定する。式 3 で残る項は s にかかわらず $x_T \prod_{j=0}^{T-1} h\big(a_j\big)$ となる。制御の値が異なる二つの語を一ビットずつ反転する経路で結ぶと、非定数のブール制御関数が少なくとも一つの本質的ビットを持つことが分かる。この制限の下では最初の T 個の制御語がそれぞれ一つの本質的ビットを与え、さらに x_T が本質的である。$h \equiv 1$ で s が非定数の場合は、$s(a_0) = 1$ とし、格子点 1 から T では $s(a_i) = 0$ とする。するとすべての k に対して $w_k = 1$ となり、式 3 は $T+1$ 個のデータビットすべてのパリティとなる。どちらの場合も本質的座標から同じ下界を得る。

この分岐の上界を達成する回路は 節 3.5 で構成する。

斉次 Pascal 規則。 $s \equiv h \equiv 1$ の場合、係数は $\binom{T}{k} \bmod 2$ である。$\mathbb{F}_2$ 上の恒等式

$$(1+z)^T = \prod_{j:\mathrm{bit}_{j(T)}=1} \left(1 + z^{2^j}\right) \tag{5}$$

から、現れるのはちょうど T の二進サブマスクであると分かる。対応する $2^{p(T)}$ 個のデータビットは本質的であり、対数を取った下界は $p(T)$ である。平衡 XOR 木は $p(T)$ ラウンドで葉を集約する。各 XOR は高々三層のド・モルガン回路で実装できる。一様生成器は $k = 0, \ldots, T$ を走査し、サブマスクに対応する配線を出力した上で、ゲート数 $5p(T)2^{p(T)}$ の規則的な XOR 集約回路を直列化する。

単一の一様回路族。制御回路と選ばれた分岐は固定される。対数空間変換機械は、有効な長さに対してその分岐の予測回路を出力し、ほかの長さでは入力を拒否する回路を出力する。出力長が多項式で抑えられるので、ゲート数も多項式で抑えられる。局所更新とシフトでは定数の上界がある。非定数の場合は下界が T とともに増え、斉次の場合は時刻 $T = 2^r - 1$ に沿って増える。これで定数深さの特徴づけが従う。 □

付属の分類器は、制御語を接頭辞順にたどって制御関数の定数性を検査する。Lean では、分類器がある分岐を返すことと、その分岐の条件が成り立つことの同値性を証明する。各検査は最初の反例で打ち切り、最悪の場合には 2^q 個の語を調べる。

3.4 Pascal 規則の最小深さ

$p = p(T)$、$N = 2^p$ とおく。Pascal 規則の出力は N 入力のパリティである。XOR を一つの二入力ゲートとして使える場合、平衡木が下界 p を達成する。ド・モルガン回路の最小深さは $T = 0$ でゼロ、$T > 0$ で $2p + 1$ である。

証明。上界を示すため、各葉でビットとその否定を用意する。各内部節点は、二つの子のパリティ a, b とその否定を受け取り、$(a \wedge \neg b) \vee (\neg a \wedge b)$ と $(a \wedge b) \vee (\neg a \wedge \neg b)$ を二層で計算する。葉の否定に一層、内部の p 段に $2p$ 層を使う。

下界では、出力に影響しない入力を定数に固定し、回路を深さを増やさずに論理式へ展開する。否定を葉まで押し下げ、定数を簡約する。Khrapchenko のパリティ下界によると、少なくとも N^2 個のリテラル葉が必要である [2]。否定を押し下げても葉の数は変わらず、定数の簡約で葉の数が増えることもない。深さが高々 $2p$ の論理式の葉は高々 $2^{2p} = N^2$ 個であり、等号が成り立つのはすべての葉が深さ $2p$ にある完全二分木の場合に限る。その木のゲートは AND と OR だけなので、計算する関数は単調である。$N \geq 2$ 入力のパリティは単調でないため、深さは $2p$ を超える。 □

Lean では、両方のゲート基底で時刻ごとの最小深さを検証する。$r \geq 2$ のとき、ド・モルガン回路の最小深さは $T = 2^r - 1$ での $2r + 1$ から、直後の $T = 2^r$ での三層へ下がる。一様分類では、表 1 に示した深さ $3p$ の別の生成器を用いる。

3.5 一様予測回路

$B(a)$ を a の二進展開における 1 の位置の集合とする。$w > 0$ のとき、Lucas の定理により、$M(w, r)$ が奇数となるのは $B(r) \subseteq B(w + r - 1)$ のときに限る [3]。これは r と $w - 1$ の加算で桁上げが生じないことと同値である。実際、和が r の 1 の位置をすべて含むなら、r を引くときは桁借りなしにそれらのビットを消去でき、残りが $w - 1$ になる。$w = 0$ の場合も含めると次の判定を得る。

$$M(w, r) \bmod 2 = 1 \quad \Leftrightarrow \quad (w = 0 \wedge r = 0) \vee (w > 0 \wedge B(r) \cap B(w - 1) = \varnothing). \tag{6}$$

移動の接頭辞積 e_k によって、終点 k に到達できるかが決まる。移動がすべて可能であれば、滞留を許す各点に任意の回数の滞留を割り当てられるため、そのような点の個数 w_k だけで十分である。例えば、滞留を許す点が二つあり、割り当てる滞留が一回なら、二通りの経路が相殺される。式 6 では、$r = 1$ と $w_k - 1 = 1$ が最下位ビットを共有することに対応する。

判定から回路へ。 二つの制御関数を並列に評価する。各 e_k を平衡 AND 木で求め、各 w_k を桁上げ保存方式の計数回路で求める。各圧縮ラウンドは、二語の組を二つ受け取り、定数深さで一組にまとめる。最後の加算で桁上げが伝わるのは $O(\log(T + 2))$ ビットに限られる。各 k について生成器は $r = T - k$ を知っている。候補 $j = 0, \ldots, k + 1$ をビット単位で調べ、式 6 を満たす候補と w_k が等しいかを回路で判定する。一致する候補は高々一つである。選んだ係数に $e_k x_k$ を掛け、格子点についてパリティを取る。接頭辞ごとに別の計数回路を用いても、対数深さの段階を定数個だけ合成し、回路サイズは多項式で抑えられる。

検証済みの生成器。 Lean では、窓内の任意の時刻 u に対応できる共通の復号回路を検証する。Lucas のビット判定で各時刻の係数表を生成し、ワンホットの時刻表現で T の行を選ぶ。合成インターフェースは、T の二進桁に従ってこの時刻表現を配線する。パリティは桁上げ保存方式の計数回路の最下位ビットから得る。対数空間変換機械は、参照先を再計算しながら、ゲートと出力の全リストを順に出力する。明示的な深さ上界は $104(\ell(T + 3) + 1) + \max(d_s, d_h)$ である。回路の配置と資源の内訳を 付録 A に示す。

4 構造上の対照としての移動制御

この別のモデルでは、制御トラックに独自の発展があり、データは一つの経路をたどる。速度 $u, v \in \{0, 1\}$ と、ブール値の制御およびデータからなる二つのトラック (c_i, d_i) を固定する。同期規則を次式で定める。

$$c'_i = c_{i+u}, \quad d'_i = c_i \wedge d_{i+v}. \tag{7}$$

入力窓は $2(T+1)$ ビットからなる。逆向きのデータ経路は一つだけなので、時刻 T における格子点 i のデータは

$$d_{i+vT} \wedge \bigwedge_{k=0}^{T-1} c_{i+kv+(T-1-k)u} \tag{8}$$

となる。右辺には初期ビットを使い、$T = 0$ では論理積を空とする。

定理 3（移動制御の正確な深さ）。 $T = 0$ で深さはゼロである。$T > 0$ では、$u = v$ なら厳密に 1、$u \neq v$ なら厳密に $\ell(T+1)$ である。形式化した上界の構成では、本質的入力が m 個の場合、補助葉を加えた高々 $2m$ 個の二入力 AND ゲートからなる木を用いる。下界は、そのデータビットを予測する任意の二入力ブール回路に対して成り立つ。

証明。 逆向きの経路の k 番目のステップでは、格子点 $i + kv$ の時刻 $T - 1 - k$ における制御を読む。その制御ビットの初期位置は $i + kv + (T - 1 - k)u$ であり、式 8 が従う。$T = 0$ の答えは入力線 d_i である。正の時刻で速度が等しい場合は、制御ビットの添字がすべて一致するため、一つの制御ビットと一つのデータビットの論理積になる。初期制御ビットの添字は一般に $i + (T-1)u + k(v-u)$ と書ける。速度が異なる場合は、添字が順方向または逆方向に $i, \ldots, i + T - 1$ と並ぶ。異なる各因子について、ほかの因子を 1 に固定してその因子を反転すると出力が変わるので、すべての因子が本質的である。従って等速の場合に本質的座標は二つ、異速の場合は $T + 1$ 個である。m 個の因子に対し、高さ $\ell(m)$ の平衡 AND 木が本質的入力による下界を達成する。葉の数が 2 のべきになるまで補うと、二入力ゲート数は $2^{\ell(m)} - 1 \leq 2m$ となる。□




図 1: $i = 0$、$T = 4$ の場合に、逆向き経路のステップ k で読む初期制御位置 $j(k)$。どちらの経路も初期データビット d_4 に至る。

図 1 ではデータ経路を固定し、u だけを変える。$(u, v) = (0, 0)$ は、滞留制御を c_i とした凍結制御の移動なしの場合である。u だけを 1 にすると、データが移動しなくても対数深さになる。$(u, v) = (1, 1)$ ではデータと制御がともに移動するが、等速なので定数深さである。この単一経路の規則で効くのは、データ経路とともに動く座標系で出会う異なる初期制御ビットの個数である。[1] の時間依存の枠組みにはこの規則も含まれる。有限ブール単項式系では、反復に現れる変数と一定長の依存歩道との対応が知られている [4]。ここでは二つのシフトから、有限予測窓内でその変数集合を明示できる。

5 分岐を伴う制御の発展

一様な移動。 式 1 のデータ更新で両項を許し、制御トラック全体を $a_{i(t+1)} = a_{i+1}(t)$ で移動させる。移動座標系を反転して $y_{j(t)} = x_{-j-t}(t)$ とおくと、次式を得る。

$$y_{j(t+1)} = h\big(a_{-j-1}(0)\big) y_{j(t)} + s\big(a_{-j-1}(0)\big) y_{j+1}(t). \tag{9}$$

この座標系では制御は凍結され、滞留と移動の制御関数は入れ替わる。観測値 $x_0(T)$ は $y_{-T}(T)$ に等しく、その初期データ窓は元の窓を逆順にしたものである。凍結制御の窓は $a_{T-1}(0),...,a_0(0)$ に埋め合わせ用の語を一つ加えたものとなる。最後の仮想格子点には滞留が起こりえないので、埋め合わせの値は結果に影響しない。Lean では座標変換と、回路コストを明示した予測の帰着を検証する。入力の配線変更と恒等の出力復号はいずれも深さとゲート数を増やさず、入力配線の回路符号は対数空間で生成できる。この帰着により、凍結制御の上界が一様移動のモデルにも移る。

加法的な制御の発展。制御を一ビットとし、$c_{i(t+1)} = c_{i(t)} + c_{i+1}(t)$ で更新する。データの更新を $x_{i(t+1)} = c_{i(t)}x_{i(t)} + x_{i+1}(t)$ とする。どちらも $\mathbb{F}_2$ 上の演算である。入力は、先頭 T 個の格子点の制御ビットとデータビットを格子点ごとに交互に並べ、末尾に $x_{T(0)}$ を付ける。$T = 2$ における原点の $x_1(0)$ の係数は $(c_0(0) + c_1(0)) + c_1(0) = c_0(0)$ となる。制御の初期値の組 $(1, 0)$ と $(0, 1)$ は、この終点に対する滞留数と移動フラグが等しい。共通のデータ入力 $(0, 1, 0)$ では予測値が異なる。Lean はこの要約の衝突を検証し、従来の要約とデータ入力だけから正しい出力を求める復号関数の存在を排除する。

この規則にも簡潔な係数公式がある。$Q_{T(i)} = c_{i(T)} + c_{i+T}(0)$ を、右端の項を除いた初期制御ビットの Pascal パリティとする。$0 \le k < T$ に対して

$$P_{T,k}(i) = \prod_{j=k+1}^{T-1} \big(1 + c_{i+j}(0)\big) \tag{10}$$

とおく。$x_{i(T)}$ における $x_{i+k}(0)$ の係数は、$k < T$ のとき $P_{T,k}(i)Q_{T(i)}$ であり、$k = T$ のとき 1 である。各終点で同じパリティを共有し、接尾辞の制御値がすべてゼロかどうかで、そのパリティを係数とする終点が決まる。

証明。 係数を $b_{T,k}(i)$ とし、窓の範囲外ではゼロとする。更新式より

$$b_{T+1,k}(i) = c_{i(T)}b_{T,k}(i) + b_{T,k-1}(i + 1) \tag{11}$$

となる。ビットは二乗しても変わらないので、$c_{i(T)}Q_{T(i)} = (1 + c_{i+T}(0))c_{i(T)}$ が成り立つ。従って $k < T$ のとき、滞留項は接尾辞因子 $P_{T+1,k}(i)$ を持つ。$k > 0$ では $P_{T,k-1}(i + 1) = P_{T+1,k}(i)$ なので、移動項も同じ因子を持つ。$k = 0$ では移動項はないが、$P_{T+1,0}(i) = 1$ ならパリティに現れる初期制御ビットはすべてゼロなので、$Q_{T(i+1)} = 0$ になる。接尾辞因子をくくり出すと、$c_{i(T)} + Q_{T(i+1)} = Q_{T+1}(i)$ が残る。$k = T$ では滞留項が $c_{i(T)}$、移動項が $Q_{T(i+1)}$ であり、接尾辞が空の場合と同じ和を得る。$Q_0(i + 1) = 0$ なので $T = 0$ でも成立する。全ステップで移動する項の係数は常に 1 である。 □

連続する格子点のブロックを (Z, V, Q) で要約する。Z はブロック内の制御値がすべてゼロかを表す。V は、同じブロック内で右側の制御値がすべてゼロである格子点のデータビットのパリティである。Q はそのブロックから $Q_{T(0)}$ への寄与を表す。$\lambda_j = \binom{T}{j} \bmod 2$ とすると、一つの格子点の要約は $\big(1 + c_{j(0)}, x_{j(0)}, \lambda_j c_{j(0)}\big)$ である。隣接ブロックの要約を次式で合成する。

$$(Z_L, V_L, Q_L), (Z_R, V_R, Q_R) \mapsto (Z_L Z_R, V_L Z_R + V_R, Q_L + Q_R). \tag{12}$$

合成は結合的で、単位元は $(1, 0, 0)$ である。先頭 T 個の格子点を元の順序で合成し、$x_{T(0)} + QV$ を出力する。生成器は時刻と位置から λ_j を定める。Lean の汎用コンパイラは各段で隣接ブロックを合成し、葉の初期化、複製ゲート、出力の計算を含めて資源を数える。得られるド・モルガン回路族の正しさと対数空間一様性、ゲート数の上界 $108(T + 1)$、$T \ge 1$ での深さの上界 $6 + 5\ell(T)$ を検証する。有効な入力長は $2T + 1$ であり、偶数長は拒否する。$T = 0$ の予測値は $x_0(0)$ である。

正の時刻では、$c_0(0) = 1$ かつ $c_1(0) = ... = c_{T-1}(0) = 0$ とすると、全 $T + 1$ 個のデータビットのパリティを得る。Lean ではこの制限から、ファンインが高々二の任意のブール予測回路の深さ

が $\ell(T+1)$ 以上であることを示す。一様上界と合わせて、最小深さは $\Theta(\log(T+1))$ となる。さらに、$x_0(0)$ 以外のデータをゼロに固定したときの出力は $x_0(0)c_0(0)\prod_{j=1}^{T-1}\bigl(1+c_{j(0)}\bigr)$ である。このため先頭の T 個の制御ビットも本質的であり、本文の議論から、より強い有限の下界 $\ell(2T+1)$ が従う。

6 軌道上の疎な補正

ここまでの構造は固定規則のすべての入力に共通していた。本節の証明書は一つの軌道と観測時刻に対するもので、各時刻の実際の状態における実際の更新と固定した線形参照規則の更新との差を数える。

6.1 共通光円錐と強制応答

決定的な規則 F、斉次線形な参照規則 L、トラック数 $q \geq 1$ と共通の半径上界 $R \geq 1$ を固定する。観測時刻 T に対し、状態時刻 t のビット座標集合を $B_t = [-R(T-t), R(T-t)]_{\mathbb{Z}} \times \{0, ..., q-1\}$ とする。B_{t+1} の各格子点の近傍は B_t の空間窓に入る。従って制限写像 $F_t, L_t : \mathbb{F}_2^{B_t} \to \mathbb{F}_2^{B_{t+1}}$ が定まり、時刻に関する帰納法により、有限窓上の反復は初期入力 u の任意の無限拡張の制限と一致する。時刻 T で原点の固定トラック a_* を観測し、その値を $g_T(u)$ と書く。有効長 $n = q(2RT+1)$ は T を一意に定める。全状態ビット数は $V = q(T+1)(RT+1) = O(n^2)$ で、更新出力ビット数は $M = V - n$ である。イベント (t, i, a) は、時刻 t から $t+1$ への更新が B_{t+1} に作るビット (i, a) を指す。

実際の軌道を $x_0 = u$、$x_{t+1} = F_t(x_t)$ とし、実際の残差と強制応答を

$$e_t^\star = x_{t+1} + L_t x_t, \quad y_0 = u, \quad y_{t+1} = L_t y_t + e_t \tag{13}$$

と定める。演算は $\mathbb{F}_2$ 上で行う。矩形の伝播作用素 $P_{s,t} = L_{t-1} ... L_s$ は第 s 層から第 t 層への写像で、$s = t$ のとき恒等写像である。線形性と 式 13 による帰納法から

$$y_t = P_{0,t} u + \sum_{s=0}^{t-1} P_{s+1,t} e_s \tag{14}$$

を得る。この応答の**全**状態ビットを返す回路のサイズを S、深さを D とする。y_{t+1} が $F_t(y_t)$ と等しいか、候補残差がゼロの座標も含めて調べる。局所検査と平衡な論理積に $O(V)$ ゲート、深さ $O(\log(V+1))$ を要する。結果を $v(u, e)$ と書く。$e = e^\star$ なら漸化式から $y = x$ となり検査を通過する。逆に検査を通過した応答は実際の軌道と初期状態が同じで、すべての座標で同じ更新を満たす。帰納法から $y = x$ となり、漸化式から $e = e^\star$ が従う。従って

$$v(u, e) = 1 \Leftrightarrow e = e^\star \tag{15}$$

である。

6.2 並列列挙と時間順の修復

定理 4（列挙による証明書）。入力内容から独立な $N \geq 1$ 個の残差候補に対し、回路は $(A, A \wedge g_T(u))$ を返す。ここで A は候補列に $e^\star$ が含まれるかを表す。サイズは $O(N(S+V+1))$、深さは $D + O(\log(V+1) + \log(N+1))$ である。

証明。候補ごとに応答回路を複製し、残差入力を定数に置き換える。全検査ビットの論理和を A とし、各検査ビットと対応する観測ビットの論理積の論理和を第二出力とする。式 15 により、検査を通る候補とそれらに共通する観測値が決まる。複製した回路は並列に動作し、二つの平衡な論理和の木が深さ $O(\log(N+1))$ を加える。 □

重みが高々 k の残差は高々 k 個のイベントアドレスで表せる。アドレスを整列し、空記号で長さ k に揃えれば、候補数は $\sum_{j=0}^{\min(k,M)} \binom{M}{j} \leq (M+1)^k$ である。生成器はすべての組を列挙して集合として解釈してよく、重複も許される。固定 k ではカウンタに $O(\log(n+1))$ 空間を要する。許された位置の固定集合 J_T の大きさ K と、相異なる各アドレスを添字から対数空間で

求められるときは、J_T 上の 2^K 通りを列挙して残りをゼロにする。$K = O(\log(n+1))$ なら割当てカウンタも対数空間に収まる。どちらの場合も時刻、格子点、トラックの順に座標を並べる。応答回路の符号を走査し、残差入力を候補の定数に置き換え、内部配線番号に複製先のオフセットを加え、局所検査と平衡な集約を添字付きブロックとして出力する。規模が多項式なのでオフセットも配線番号も対数幅で表せる。無効長では両出力をゼロにする。従って応答が多項式サイズかつ対数深さで対数空間一様なら、両場合の適用可否と条件付き予測は対数空間一様 NC^1 に属する。

定理 5（時間順の修復による証明書）。更新出力ビットを時間順に並べ、ビット一つずつ、または更新層ごとに区切る。予算 k に対し、回路は $(A, A \wedge g_T(u))$ を返す。A は実際の非ゼロ残差を含むブロックが高々 k 個かを判定する。サイズは $O((k+1)(S+V+1))$、深さは $O((k+1)(D+\log(V+1)))$ である。

証明。 $e = 0$ から始める。各ラウンドで応答 y を求め、不一致 $m_t = F_t(y_t) + y_{t+1}$ を計算する。非ゼロの不一致を含む最初のブロックを選び、そのブロックだけ不一致を e に排他的論理和で加える。不一致がなければ e を保つ。

各ラウンドの開始時に、現在の残差は最後に修復したブロックまで実際の残差と一致し、以降はゼロである。初めはこの接頭辞は空である。まだ修復していない最初の非ゼロブロックより前の更新層はすべて実際の残差を持つため、そのブロックの先行状態は正しい。その更新層では $F_t(y_t) = x_{t+1}$ かつ $y_{t+1} = L_t x_t + e_t$ なので、不一致は $e_t^{\star} + e_t$ に等しい。同じ層の先行ブロックにも不一致はない。従って各ラウンドで修復すべき最初の非ゼロブロックだけが復元される。残りがなければ全検査をすでに通過している。k ラウンド後に 式 15 で再検査し、その結果と最終観測の論理積を取る。

不一致ビットと各ブロックの非ゼロフラグを並列に計算する。フラグ列を平衡二分木の葉に置き、上向きに各部分木の論理和を求める。次に根の接頭辞をゼロとして下向きに伝える。左の子は親の接頭辞を受け取り、右の子はそれと左部分木の論理和を合わせる。葉に達した値は先行フラグの論理和である。これがゼロで自分のフラグが一のブロックだけを選択する。両方向の走査は $O(V)$ ゲートと $O(\log(V+1))$ 深さで実装でき、残差ビットの更新は定数深さである。k 回の修復と最後の応答および検査から所要の界を得る。 $\square$

応答回路が一様で、ラウンド数が対数空間で計算可能かつ多項式で抑えられるとき、生成器は各段とブロックを順に走査する。入力を再配置して応答回路の生成器を再利用し、修復したビットを次段に接続する。平衡木の配線は層と節点番号から計算できる。これにより列挙で k に依存したサイズの指数が乗数 $k+1$ に替わる。対数深さの応答を用いると、固定 k で一様 NC^1、$k = O(\log(n+1))$ で一様 NC^2 を得る。更新層を数える場合、各層の非ゼロ残差ビット数に制限はない。一ビットずつ数える場合は全残差の重みを制限する。$T = 0$ ではイベントがなく、空の検査は通過し、観測は初期ビットを直接返す。

6.3 任意の固定斉次線形規則に対する一様応答

定理 6（斉次線形応答）。$\mathbb{F}_2$ 上の固定 q トラック、半径 R の任意の斉次線形規則は、共通光円錐上でサイズ $O(V^2)$、深さ $O(\log(V+1))$ の対数空間一様な強制応答回路族を持つ。

証明。固定行列 A_δ によって $(Lx)_i = \sum_{\delta=-R}^{R} A_\delta x_{i+\delta}$ と書き、$H(X) = \sum_{\delta=-R}^{R} A_\delta X^{\delta+R}$ とする。格子点 j から i への r ステップの係数は $[X^{j-i+Rr}] H(X)^r$ の対応する行列成分で、範囲外の指数ならゼロである。円錐の閉性から、これは有限伝播作用素の係数でもある。各係数を含む行列級数は有理的で

$$\sum_{r \ge 0} Y^r H(X)^r = (I - Y H(X))^{-1} \tag{16}$$

を満たす。各成分の分子を多項式 U とし、共通分母を $Q = \det(I - Y H(X))$ とすれば $Q(0,0) = 1$ である。

$a,b\in\{0,1\}$ に対し、$\Lambda_{a,b}$ は級数の添字 $(2i+a,2j+b)$ の係数を (i,j) に移す。これは自動係数計算で用いる二進切り出し作用素である [5]。$\mathbb{F}_2$ 上で $Q(X,Y)^2=Q(X^2,Y^2)$ である。$Q(X^2,Y^2)$ の逆級数の指数は両変数で偶数なので、切り出しではその指数を半分にすればよい。これを $\frac{UQ}{Q(X^2,Y^2)}$ に適用すると

$$\Lambda_{a,b}\!\left(\frac{U}{Q}\right)=\Lambda_{a,b}\frac{UQ}{Q}\tag{17}$$

となる。変数ごとに元の分子と Q の次数の最大値を上界とする。Q を掛けて指数を半分にしても上界は保たれるため、$\mathbb{F}_2$ 上で可能な分子は有限個である。所定の添字の係数を求めるには、該当する分子から始め、二つの添字を下位ビットから読み、短い方をゼロで補う。各ビット対に対して分子を $\Lambda_{a,b}(UQ)$ に置き換える。最後は $Q(0,0)=1$ より、現在の分子の定数項を返す。固定の状態遷移と対数幅の添字カウンタによって係数を対数空間で生成できる。

出力ビットごとに 式 14 の初期ビットと過去の強制ビットを列挙し、係数に応じて入力ビットまたはゼロを平衡な排他的論理和の木に接続する。出力は V 個で、木の葉はそれぞれ高々 V 個である。排他的論理和は定数サイズのド・モルガン回路で実現する。時刻、格子点、トラックのカウンタで入出力の位置を求め、木を共通の二のべきまで埋めれば、対数幅の整数演算で配線オフセットを計算できる。従って完全な応答回路を対数空間で出力できる。 $\square$

この定理は格子上の斉次線形背景について両証明書が要求する応答回路を与える。線形背景が時刻や位置に依存する場合も 式 14 は成り立ち、浅い一様応答回路は別途与える必要がある。

6.4 二つの具体的な背景

単一トラックの Pascal 参照 $(Lx)_i=x_i+x_{i+1}$ を r ステップ進めると、二進展開の 1 がすべて r の 1 の位置に含まれる変位だけが残る。これは 節 3.4 の係数判定である。実際の規則を $(Fx)_i=x_i\vee x_{i+1}$ とすると、一回の更新の残差は $x_i x_{i+1}$ である。頂点の観測は独立に $\bigvee_{j=0}^{T}x_j$ と求まるので、受理された入力について条件付き出力を照合できる。

可逆な非線形例では三トラック (a,b,c) を使い、各格子点で $110\to101\to011\to110$ と巡回させ、ほかの状態は固定する。その後 a を右へ、b を左へ送り、c は動かさない。局所置換と移動はいずれも可逆で、有限台の配置にある 1 の総数を保つ。三つの基底を固定しながら 110 を変えるので、この規則は非線形である。自由移動を L とすると、各強制出力は特性線上の初期ビットとすべての強制ビットの排他的論理和である。例えば

$$a_i(t)=a_{i-t}(0)+\sum_{s=0}^{t-1}e^{a}_{s,i-(t-1-s)}\tag{18}$$

となる。b の特性線は反対向きで、c の特性線は i にとどまる。各出力に高々 $T+1$ 項を使うため、自由移動の応答のサイズは $O(V(T+1))$、深さは $O(\log(T+2))$ となる。

任意の整数 $h\ge 1$ に対して a_0、c_0、c_{-h} だけを一にし、$a_0(2h)$ を求める。時刻ゼロに原点の 101 は 011 になり、b が左に進む。時刻 h に格子点 $-h$ の 011 は 110 になり、右向きの a が生まれる。a は時刻 $2h$ に原点に着く。それまでにほかの非自明な衝突はない。四つの大域的な非ゼロ残差ビットは

$$e^{a}_{0,1},\quad e^{b}_{0,-1},\quad e^{a}_{h,-h+1},\quad e^{c}_{h,-h}\tag{19}$$

である。最後のビットは状態時刻 $h+1$ の半径 $h-1$ の共通光円錐から外れ、残り三つは円錐内にある。静止粒子をどちらか除くと観測はゼロになり、両衝突が観測された帰還に関与している。従って任意に大きな観測時刻で相互作用を含む適用例が得られる。証明書は適用可否と条件付き観測の複雑度を同時に評価する。

7 関連研究

Pascal の行の偶奇と高速予測。 奇係数の個数 $2^{p(T)}$ は古典的な結果である。Rowland は二進の場合の個数を Glaisher に帰し、Lucas の定理から導いている [3]。Moore は斉次加法的規則に Pascal 係数を用い、二入力ゲートで対数深さ、無制限ファンインの剰余和ゲートで対数空間一様 ACC^0 を得ている [1]。Robison は初期値が一か所だけ非零の場合に、個々の係数を求める逐次算法を与えた [6]。節 3.4 の時刻ごとの最小深さは古典的なパリティの計算量から従う。検証済みの一様回路族は、定数因子の範囲内で Pascal 規則の深さを達成する。

従属する線形トラックと係数公式。 Moore の補題 1 は、時間区間を分割して時空間の伝達係数を合成する。定理 1 はこの算法を準直積に適用する。例 1 と例 3 は、別のトラックで制御される二値データトラックと、本論文の加法的な制御に見られる三角線形トラックを扱う [1]。剰余和を平衡 XOR 木で実装すると、この一般的な方法の深さはここでの二値モデルで $O(\log^2(T+2))$ となる。時間不変性と片側ステンシルにより、凍結制御の係数は接頭辞集計に帰着する。Salo は別の設定で、有限環上の各点において恒等写像と右隣との XOR を選ぶ場合を調べている [7]。第 3 節では $s \equiv 1$、$h(a) = a$ と同じ局所写像を用い、全射性と周期性を扱う。本論文では制御語を入力に含め、有限窓から一つの予測ビットを求める。

並列接頭辞回路は古典的な手法である [8]。ここでは平衡 AND 木、桁上げ保存による計数、係数判定を組み合わせ、$O(\log(T+2))$ の上界を得る。式 3 の係数には、古典的な行列公式における対応物がある。該当する有限窓において、一ステップのデータ写像は上二重対角である。Higham の定理 6.1 によれば、このような行列の関数は、間にある上副対角成分の積と、主対角成分上の差商の積で表される [9]。単項式 z^T に対する差商は次数 $T-k$ の完全斉次多項式になる。対角成分が 0 または 1 の場合は、同じ弱組成を数える。多項式恒等式に整数の 0 または 1 を代入した後で 2 を法として還元できる。

機械検証と凍結の意味。 Silvási̇ と Tomáseḱ は有界格子と計算可能なセル・オートマトンを Lean で形式化した [10]。本論文の成果物では、規則族の深さの分類と具体的な回路生成器を検証する。Ollinger と Theyssier の freezing モデルは、各格子点の状態全体に単調な順序を課す [11]。式 1 では制御語だけが固定され、各点のデータは周期的に変化しうる。本論文の貢献は、実行可能な四分類、非定数の場合に一致する対数深さの上下界、各規則について一つの対数空間生成器がすべての入力長で所定の上界を達成することの証明である。これらを組み合わせた結果の先取性は、上記の比較からは判断できない。

線形参照と疎な軌道。 Moore の分解法には欠陥の予測例もある [1]。Rowland と Yassawi はスカラー線形セル・オートマトンの自動的な時空図を調べた [12]。定理 6 では固定伝達行列級数の各成分に二進切り出しを適用し、強制応答全体の配線を求める。SAT の小さなバックドアでは、与えられた変数集合を利用する問題と、その集合を探す問題が区別される [13]。ここで候補となるのは軌道上の残差ビットの位置である。Boyar、Find、Peralta は固定回路の線形成分を最適化しており [14]、ここでの非ゼロ残差は入力ごとに変わり得る。凍結ネットワークの高速並列アルゴリズムではアルファベットの大きさ、次数、木幅が制約される [15]。本節のパラメータは選んだ参照規則との差をビットまたは更新層で数える。

8 形式化と適用範囲

入力窓のインターフェースによって、無限格子上の発展と有限入力を分ける。`rawSample` は配置から窓を読み取り、`decodeRaw` は任意の有効な窓を無限配置に拡張する。Lean では、その拡張から窓を読み取ると元のビット列が得られることを証明する。従って、配置から読み取った窓に対する正しさは、すべての有効な有限入力に対する正しさを含意する。時刻添字の回路族を入力長添字の回路族に移す際、有効な長さでは対応する同じ予測回路を選び、それ以外では拒否回路を選ぶ。

一様性の証明は、深さ上界を示した回路そのものの符号を生成する。これにはゲートと出力参照の可変長リストが含まれる。再利用可能な符号合成の補題は、並列ブロックと直列合成につ

いて参照の範囲と付け替えの正しさを保証する。生成器は個々の参照を再計算によって対数空間で取り出せる。分類定理では、正しさ、サイズ、一様性、時刻ごとの上界を、選択された単一の回路族について示す。単一経路の移動制御では、入力窓の長さごとに最小深さを求める。

加法制御と OR の例では、同じコンパイラが順序付き要約とその生成器から予測器を構成する。OR の例では、有限の認識器が与えられた評価器と要約テンプレートの局所条件を検査し、帰納法により任意の長さを扱う。評価器を対象の発展に結びつけるには意味論の証明が必要である。検査に失敗した場合、その検査では証拠が得られなかったことを表す。衝突やビット幅の下界は、指定した要約や固定した切り分けでの独立な要約方式に適用される。

入力は指定された長さの明示的なビット列であり、予測回路は任意の格子点間に配線できる。発展規則の局所性と予測器の配線制約は独立した条件である。有効な初期配置の制限や局所配線の要求は、ここで扱う予測問題や回路モデルを変える。

付属の Lean プロジェクトでは、三つの十分条件を形式化している。A は資源に上界のある合成回路から予測器を構成する。B は対数空間シミュレーションの証拠により、回路値問題の P 困難性を予測問題に移す。B による一様 NC からの除外は $\mathrm{P} \neq \mathrm{NC}$ を仮定した計算量クラスについての結論である。C は本質的入力の個数から無条件の深さ下界を与え、本文の各モデルで使う。ファンイン、次元、半径、ビット幅が固定され、光円錐の体積が多項式で抑えられるとき、C による**数え上げの下界**は高々 $O(\log(T+2))$ である。実際の予測深さはこの値を超えうる。Lean は与えられた証拠を検証する。任意の規則について証拠を見つけることは別の課題である。本論文の実行可能な分類器は、有限の制御語集合上で制御関数の定数性を調べて分岐を選ぶ。

Lean では有限光円錐、再構成、検査、列挙を検証する。検証の範囲にはゲート数と深さの上界、直列化した記述のビット長、配線の仮定下での一様性も含まれる。Lean ではビット単位と更新層単位の並列修復回路を検証する。検証には受理条件と受理時の観測出力、サイズと深さの上界、および完全な対数空間直列化が含まれる。一様な配線とブロックの仮定下で、修復回数が定数の場合は二つの出力言語が一様 NC^1 に、対数の場合は一様 NC^2 に属する。Pascal と自由移動の強制応答には、検証済みの回路と対数空間生成器がある。OR 規則と衝突規則の予測器について一様性を証明し、OR の直接的な論理和と、衝突例でビット修復に三回、層修復に二回が必要であることを検証する。一般の斉次係数生成器は切断作用素を用いて本文で証明する。対応する宣言は 付録 C に示す。

9 結論

凍結制御では、制御関数の定数性が定数深さで予測できる場合を決める。非定数の分岐では、接頭辞の集計から一様な対数深さの予測器が得られる。Pascal 規則の深さは時刻の二進展開に含まれる 1 の個数に従う。分岐を許す場合も、一様な移動は座標変換によって凍結制御の要約を保つ。加法制御では、従来の要約には衝突の反例があり、新しい順序付き要約からは深さの上下界が同じオーダーの一様な予測器を構成できる。

疎な補正の証明書では、円錐全体の局所検査によって浅い線形応答で少数の非線形な差を扱える。候補位置が少なければ列挙を使え、時間順の修復では円錐の体積と補正予算に対して多項式サイズに抑えられる。可逆な衝突例は、因果的に連なる相互作用を含む軌道にも適用できることを示す。

成果物の入手方法

Lean と Typst のソースおよびビルド手順は プロジェクトのリポジトリ にある。付録 B に示す宣言を参照するには、PDF に対応するリポジトリの版を使用する。四言語版の再ビルドに使う Typst とフォントの固定版はリポジトリに記載している。`./scripts/check.sh` を実行すると、厳格な Lean ビルド、インポート網羅性の検査、推移的な公理監査と回帰テストを行う。リポジトリの検証ガイドでは、ビルドの証拠とモデルの仮定の点検を区別している。

A 生成器の配置と深さの内訳

$m = T + 1$、$B = \ell(T + 3) + 1$ とおく。レジスタは、時刻表現 τ、滞留と移動のフラグ、データを幅 m の四ブロックに格納する。時刻の添字はゼロから始め、T の二進桁を上位から読むたびに添字を二倍し、その桁が 1 なら 1 を加える。これらの操作は配線を付け替え、空いた箇所をゼロで埋める。

格子点 k に対し、復号回路は $0 \le u < m$ と $0 \le j \le k + 1$ を満たす行を列挙する。$u \ge k$ で $M(j, u - k)$ が奇数の行は $(w_k = j) \wedge \tau_u$ を出力し、ほかの行はゼロを出力する。j、次いで u についてパリティを取ると係数が選ばれる。選んだ係数に移動の接頭辞積とデータを掛け、k についてパリティを取る。

語幅 $b = \ell(a + 1)$ で a ビットを数えるとき、正規化した計数回路の木は、初期化と各圧縮ラウンドでのコピーを含めて高々 $2 + 14b$ 層、最後の加算は高々 $1 + 8b$ 層であり、合計は $22(b + 1)$ 層以下である。従って計数は高々 $22B$ 層、計数結果の最下位ビットを取るパリティは、空の場合を含めて高々 $23B$ 層である。各行の判定には、ビット比較、論理積、時刻による選択を合わせて $5B$ 層を見込む。高々 $5B$ 層の移動ビットの論理積は係数の参照と並列に計算する。復号回路全体では $22B + 5B + 3 \cdot 23B + 2 = 96B + 2 \le 98B$ 層となる。レジスタの初期化は正規化を含めて高々二層である。以降は高々 $2\ell(T + 1)$ 段階で、各段階の深さは正規化を含めて高々二層である。従ってレジスタ経路は高々 $6B$ 層であり、制御関数の評価を含めた合計は $104B + \max(d_s, d_h)$ 層以下である。

係数表は $m^2 \frac{m+3}{2}$ 行あり、計数回路は $O(m^2)$ 個で、それぞれの入力は高々 $m + 1$ ビットである。この規則的な配置により、制御関数を固定したときのゲート数は $O\big(m^3 \log^3(m + 1)\big)$ となる。各ゲートの記録は、段、ブロック、ビットレーン、局所テンプレート内での位置から決まる。並列ブロックでは先行ゲートを数えて配線のオフセットを得る。幅 W の回路列では、恒等ゲート $y \wedge y$ によって段の出力を連番にする。元の入力線が N 本、先行ゲートが G 個なら、その段の出力位置 a は $N + G - W + a$ 番の配線になる。入れ子の深さは一定で、対数ビット幅のカウンタで参照先を再計算できる。生成器は単項表現の長さからゲートと出力のリストを順に出力する。

B Lean の宣言との対応

以下のパスは `PredictionDepth/` からの相対パスである。

結果	Lean モジュールと宣言
凍結制御の反復	`FrozenPascal/Semantics.lean` `iterate_data`
入力窓のインターフェース	`FrozenPascal/GuardRules.lean` `rawSample_decodeRaw`
実行可能な分類器	`FrozenPascal/Classification.lean` `classify`、`classify_eq_iff`

一様分類	`FrozenPascal/UniformClassification.lean`
	`uniform_depth_classification`
	`predictionLanguage_mem_uniformNC_zero_iff`

一様予測回路	`FrozenPascal/UniformPrediction.lean`
	`uniformGuardedPrediction_code_logspace`
	`uniformGuardedPrediction_depth`

回路符号の合成	`Complexity/CodeLogspace.lean` `compCode_logspace`

Pascal 規則の台と XOR 深さ	`FrozenPascal/HomogeneousPascal.lean`
	`pascalSupport_card`
	`homogeneousNativeXorPrediction_depth`

Pascal 規則の最小深さ	`FrozenPascal/PascalExactDepth.lean` `homogeneous_prediction_deMorgan_exact_depth`

移動制御	`TransportedControl.lean`
	`iterate_data_true_iff`、`essential_prediction_iff`
	`exact_prediction_depth`、`constant_depth_iff`

結果	Lean モジュールと宣言
回路コストを伴う予測の帰着	Complexity/PredictionReduction.lean compile_depth、compile_size、compile_code_logspace
分岐を伴う一様な移動	TransportedBranching.lean reverseFrame_iterate、reduction、prediction_uniform
加法制御の係数公式	AdditiveBranching.lean trimmedParity_eq_sum, iterate_data
順序付き要約のコンパイラ	Complexity/BlockSummary.lean compile_eval、compile_depth、compile_size、compile_code_logspace
加法制御の一様予測と要約の衝突	AdditiveBranching/Summary.lean predictionFamily_uniform、prediction_depth、prediction_size frozenEndpointCollision、frozenEndpoint_noReadout
加法制御の深さ下界	AdditiveBranching/LowerBound.lean prediction_depth_lower_bound
テンプレートの検査と要約の下界	BlockSummary.lean recognize?、findCollision?_sound、width_lower_bound
OR の例	ORAutomaton/Summary.lean summary_recognized、summaryFamily_uniform

C 疎な補正の Lean 宣言

以下のパスは PredictionDepth/SparseCorrections/ を基準とする。

結果	Lean モジュールと宣言
共通光円錐と検査	Semantics.lean Cone.finiteTrajectory_eq_restrict_iterate valid_iff_eq_actualResidual
伝播公式	Reconstruction.lean forcedTrajectory_eq_propagator_sum
列挙コンパイラ	Compiler.lean compile_semantics compile_depth, compile_size compile_code_logspace
直列化した記述の長さ	Description.lean compile_description_length_le
一様な列挙	Certificate.lean Correct.unknown_mem_uniformNC_one Correct.scheduled_mem_uniformNC_one
時間順のビット修復	Repair.lean repair_accept_iff
更新層の時間順修復	LayerRepair.lean repairLayer_accept_iff
並列修復回路	RepairCircuit.lean compileBits_correct, compileLayers_correct compile_size, compile_depth
一様修復と必要回数	RepairCode.lean, compile_code_logspace RepairUniform.lean fixedLanguage_mem_uniformNC_one logLanguage_mem_uniformNC_two RepairExamples.lean, example_repair_thresholds
自由移動の応答	Streaming.lean forcedTrajectory_eq_characteristic StreamingCircuit.lean circuit_correct, circuit_code_logspace
Pascal の強制応答	PascalResponse.lean circuit_correct, circuit_code_logspace circuit_size_quadratic, circuit_depth_logarithmic
OR 規則の一様予測	PascalOR.lean orPredictor_correct, orPrediction_mem_uniformNC_one
衝突例	Collision.lean step_reversible, returning_observation exampleResidual_card
OR と時刻ゼロの検査例	CompilerExamples.lean ORFixture.oneCorrection, ORFixture.code_agrees emptyHorizon_predicts
衝突規則の一様予測	CollisionCertificate.lean sparsePrediction_mem_uniformNC_one example_accepts_and_predicts

参考文献

[1] C. Moore, 「Predicting Nonlinear Cellular Automata Quickly by Decomposing Them into Linear Ones」, Physica D: Nonlinear Phenomena, 巻 111, ページ 27–41, 1998, doi: 10.1016/S0167-2789(97)80003-6.

[2] V. M. Khrapchenko, 「Complexity of the Realization of a Linear Function in the Class of Π-Circuits」, Mathematical Notes, 巻 9, 号 1, ページ 21–23, 1971, doi: 10.1007/BF01405045.

[3] E. Rowland, 「The Number of Nonzero Binomial Coefficients Modulo p^a」, Journal of Combinatorics and Number Theory, 巻 3, ページ 15–25, 2011, [オンライン]. 入手先: https://arxiv.org/abs/1001.1783

[4] O. Colón-Reyes, R. Laubenbacher, と B. Pareigis,「Boolean Monomial Dynamical Systems」, Annals of Combinatorics, 巻 8, 号 4, ページ 425–439, 2005, doi: 10.1007/s00026-004-0230-6.

[5] B. Adamczewski, A. Bostan, と X. Caruso,「A Sharper Multivariate Christol's Theorem with Applications to Diagonals and Hadamard Products」. [オンライン]. 入手先: https://arxiv.org/abs/2306.02640

[6] A. D. Robison,「Fast Computation of Additive Cellular Automata」, Complex Systems, 巻 1, 号 1, ページ 211–216, 1987, [オンライン]. 入手先: https://www.complex-systems.com/abstracts/v01_i01_a15/

[7] V. Salo,「Realization Problems for Nonuniform Cellular Automata」, Theoretical Computer Science, 巻 559, ページ 91–107, 2014, doi: 10.1016/j.tcs.2014.07.031.

[8] R. E. Ladner と M. J. Fischer,「Parallel Prefix Computation」, Journal of the ACM, 巻 27, 号 4, ページ 831–838, 1980, doi: 10.1145/322217.322232.

[9] N. J. Higham, 「The Power of Bidiagonal Matrices」, Electronic Journal of Linear Algebra, 巻 40, ページ 453–474, 2024, doi: 10.13001/ela.2024.8297.

[10] F. Silvásiˇと M. Tomáseˇk,「Lean Formalization of Bounded Grids and Computable Cellular Automata Defined Thereover」, Science of Computer Programming, 巻 195, ページ 102471, 2020, doi: 10.1016/j.scico.2020.102471.

[11] N. Ollinger と G. Theyssier, 「Freezing, Bounded-Change and Convergent Cellular Automata」, Discrete Mathematics and Theoretical Computer Science, 巻 24, 号 1, 2022, doi: 10.46298/dmtcs.5734.

[12] E. Rowland と R. Yassawi, 「Automaticity and Invariant Measures of Linear Cellular Automata」, Canadian Journal of Mathematics, 巻 72, 号 6, ページ 1691–1726, 2020, doi: 10.4153/S0008414X19000488.

[13] R. Williams, C. P. Gomes, と B. Selman, 「Backdoors to Typical Case Complexity」, Proceedings of the Eighteenth International Joint Conference on Artificial Intelligence, 2003, ページ 1173–1177. [オンライン]. 入手先: https://ijcai.org/proceedings/2003/167

[14] J. Boyar, M. G. Find, と R. Peralta, 「Small Low-Depth Circuits for Cryptographic Applications」, Cryptography and Communications, 巻 11, ページ 109–127, 2019, doi: 10.1007/s12095-018-0296-3.

[15] E. Goles, P. Montealegre, M. Ríos-Wilson, と G. Theyssier, 「On the Parameterized Complexity of Freezing Dynamics」, Advances in Applied Mathematics, 巻 157, ページ 102706, 2024, doi: 10.1016/j.aam.2024.102706.