片側制御セル・オートマトンの予測深さ

Lean による分類の検証

Amamiya Miu

要旨。 凍結した制御語が $\mathbb{F}_2$ 上のデータの滞留と移動を制御する、片側セル・オートマトンの予測深さを分類する。入力は明示した初期入力窓であり、出力は対応する光円錐の頂点における予測データビットである。実行可能な分類器が固定規則ごとに分岐を選び、単一の対数空間一様な多項式サイズのド・モルガン回路族が、各時刻でその分岐の深さ上界を達成する。予測が対数空間一様 NC^0 に属するのは、移動の制御関数が恒等的に 0 であるか、移動の制御関数が恒等的に 1 で滞留の制御関数が恒等的に 0 である場合に限る。移動の制御関数が非定数である場合、または移動の制御関数が恒等的に 1 で滞留の制御関数が非定数である場合、深さは $\Theta(\log(T+1))$ となる。斉次 Pascal 規則について、$T>0$ でのド・モルガン回路の最小深さは $2p(T)+1$ である。ここで $p(T)$ は T の二進展開に含まれる 1 の個数である。検証済みの一様生成器の深さは高々 $3p(T)$ である。単一経路の移動制御規則の正の時刻での深さは、等速なら 1、異速なら $\lceil \log_2(T+1) \rceil$ である。加法制御では、順序付きブロック要約から、線形サイズの対数空間一様な予測器を構成し、対数オーダーで一致する深さの上下界を得る。Lean 4 で凍結制御の分類、一様な回路構成、加法制御の対数深さ下界を検証する。

キーワード。 セル・オートマトン、回路深さ、対数空間一様性、Lean 4。

1 はじめに

入力の符号化と回路モデルを定めたとき、発展規則 F と観測 O に関するどのような検証可能な構造条件から、$O\big(F^{T(x)}\big)$ の回路深さを評価できるか。代数的構造を利用すると、セル・オートマトンの未来の状態を、時間ステップごとのシミュレーションよりはるかに浅い回路で求められる場合がある [1]。本論文では、片側二トラックのセル・オートマトンについて、どの固定制御関数が定数深さの予測を許すか、また予測の深さが観測時刻にどう依存するかを調べる。

主結果は、凍結制御の規則の四分類である（定理 2）。有限個の制御語を検査して分岐を選び、各分岐で時刻ごとの下界と、各時刻の上界を達成する単一の回路生成器を与える。斉次規則の深さは観測時刻の二進展開における 1 の位置に従い、単調には増えない。移動の順序が決まっているため、同じ終点に至るすべての経路を二つの接頭辞集計にまとめられる。どの係数が相殺されずに残るかは、二進加算で桁上げが生じないことを調べればよい（節 3.5）。構造上の対照として、データ経路が一つの別の移動制御規則も解く（定理 3）。このモデルでは、相対速度によって、経路上で参照する異なる初期制御ビットの個数が決まる。

2 準備

$\mathbb{Z}$ 上の配置に局所規則を T 回適用し、原点のデータビット一つを求める。主結果で扱うモデルは、いずれも半径 1 の片側更新を用いるので、初期入力窓は格子点 $0,\dots,T$ からなる。凍結モデルの入力では、$q(T+1)$ 個の制御ビットに $T+1$ 個のデータビットが続く。制御語の幅 q と二つの制御回路は T に依存せず固定する。有効な語の長さは $n=(q+1)(T+1)$ であり、長さから T が一意に定まる。予測言語 $L_{s,h}$ は、有効な語のうち予測ビットが 1 となる語からなる。ほかの長さの語はすべて拒否する。

上界では二入力の AND および OR ゲート、NOT ゲート、定数を用いる。入力線の深さはゼロで、NOT ゲートは一層と数える。ゲートの出力は共有でき、任意の位置に配線できる。分類定理の下界は、ファンインが高々二の任意のブールゲートに対して成り立つ。固定規則について、時刻 T の有効な入力窓に対するド・モルガン回路の最小深さを $D(T)$ とし、$m\ge 1$ について $\ell(m)=\lceil \log_2 m \rceil$ とおく。一様回路族の添字は入力長である。決定性対数空間変換機械は単項表現の長

さを受け取り、ゲート、配線、出力を含む完全な回路符号を書き出す。以下で NC について述べるときは、対数空間一様性を採用する。

二つの割当てが一つの座標だけで異なり、出力も異なるとき、その座標は「本質的」である。

本質的入力による下界。 ファンインが高々 b で深さが d の回路の本質的座標は高々 b^d 個である。従って $b \geq 2$ のとき、$m \geq 1$ 個の本質的座標を持つ関数には、深さが少なくとも $\lceil \log_b m \rceil$ の回路が必要である。

証明。出力から逆向きにたどった円錐に含まれる入力線だけが出力に影響できる。深さゼロでは、円錐に入力は高々一つしかない。一層上では、ゲートの先行円錐は高々 b 個なので、帰納法により入力線の個数は b^d 以下である。共有回路で同じ先行ゲートを複数回数えても、個数の上界が増えるだけである。 □

3 凍結制御セル・オートマトン

3.1 反復の公式

$a_i \in \{0,1\}^q$ を制御語、$x_i \in \mathbb{F}_2$ を初期データビット、$s, h : \{0,1\}^q \to \{0,1\}$ をそれぞれ滞留と移動の制御関数とする。同期更新は次式で与える。

$$a_i' = a_i, \quad x_i' = s(a_i)\,x_i + h(a_i)\,x_{i+1}, \tag{1}$$

ただしデータの演算は $\mathbb{F}_2$ 上で行う。格子点 k を終点とする逆向きの経路は、k 回の移動と $T-k$ 回の滞留からなる。以下のようにおく。

$$e_k = \prod_{j=0}^{k-1} h(a_j), \quad w_k = \sum_{j=0}^{k} s(a_j). \tag{2}$$

ここで後者の和は自然数上の和である。自然数 w, r に対し、$M(w,r)$ を、r を w 個の非負整数の順序付き和で表す方法の数とする。$w > 0$ のとき $\binom{w+r-1}{r}$ となる。$M(0,r)$ は $r = 0$ のとき 1、それ以外では 0 である。

定理 1（反復の公式）。 任意の初期配置と時刻 T に対し、原点のデータビットは次式で与えられる。

$$x_0(T) = \sum_{k=0}^{T} e_k \, \bigl(M(w_k, T-k) \bmod 2\bigr)\, x_k. \tag{3}$$

添字を平行移動すれば、任意の格子点でも同じ等式が成り立つ。

証明。局所更新式をステップごとに展開すると、出力は逆向きの経路の和になる。各移動は有効である必要があり、その寄与が因子 e_k となる。経路は格子点 0 から k までを順に訪れる。滞留が許される各点での滞留回数を指定すると、最後の移動後の滞留も含めて経路が定まる。こうした配分は $M(w_k, T-k)$ 通りである。それらの寄与を $\mathbb{F}_2$ で加算すると 式 3 が得られる。Lean の証明では 式 1 の反復に関する帰納法によって、対応する係数の漸化式を示す。公式に現れるのは初期入力窓のビットだけである。 □

3.2 深さの分類

T の二進展開に含まれる 1 の個数を $p(T)$ とし、固定した制御回路の深さを d_s, d_h とする。二つのブール値をともに取る制御関数を非定数と呼ぶ。以下の境界は $T = 0$ を含む有限の各時刻で成り立つ。

制御関数の条件	下界	一様回路族の上界
$h \equiv 0$	0	$1 + d_s$
$h \equiv 1$、$s \equiv 0$	0	0
h が非定数、または $h \equiv 1$ で s が非定数	$\ell(T+1)$	$O(\log(T+2))$
$s \equiv h \equiv 1$	$p(T)$	$3p(T)$

表 1: 凍結した制御関数を固定した場合の、有効な入力長における深さの境界。

定理 2 （一様分類）。 固定した各制御回路の組に対し、多項式サイズで対数空間一様なド・モルガン回路族が一つ存在する。この回路族は言語全体を決定し、有効な各長さで 表 1 の対応する上界を達成する。すべての長さに対する深さは $O(\log(n+2))$ である。表の下界は $D(T)$ に対するものであり、任意の二入力ブールゲートに対しても成り立つ。定数深さとなる条件は次の同値で特徴づけられる。

$$L_{s,h} \in \text{対数空間一様 } \mathrm{NC}^0 \quad \Leftrightarrow \quad h \equiv 0 \vee (h \equiv 1 \wedge s \equiv 0). \tag{4}$$

3.3 一様分類の証明

局所更新とシフトの場合。 $h \equiv 0$ かつ $T > 0$ なら、冪等性により答えは $s(a_0)x_0$ である。純粋なシフトでは x_T を返す。$T = 0$ ではどの規則でも x_0 を返す。

非定数の制御関数。h が非定数の場合、x_T 以外のデータビットをすべてゼロに固定する。式 3 で残る項は s にかかわらず $x_T \prod_{j=0}^{T-1} h\big(a_j\big)$ となる。制御の値が異なる二つの語を一ビットずつ反転する経路で結ぶと、非定数のブール制御関数が少なくとも一つの本質的ビットを持つことが分かる。この制限の下では最初の T 個の制御語がそれぞれ一つの本質的ビットを与え、さらに x_T が本質的である。$h \equiv 1$ で s が非定数の場合は、$s(a_0) = 1$ とし、格子点 1 から T では $s(a_i) = 0$ とする。するとすべての k に対して $w_k = 1$ となり、式 3 は $T+1$ 個のデータビットすべてのパリティとなる。どちらの場合も本質的座標から同じ下界を得る。

この分岐の上界を達成する回路は 節 3.5 で構成する。

斉次 Pascal 規則。 $s \equiv h \equiv 1$ の場合、係数は $\binom{T}{k} \bmod 2$ である。$\mathbb{F}_2$ 上の恒等式

$$(1+z)^T = \prod_{j:\mathrm{bit}_{j(T)}=1} \left(1 + z^{2^j}\right) \tag{5}$$

から、現れるのはちょうど T の二進サブマスクであると分かる。対応する $2^{p(T)}$ 個のデータビットは本質的であり、対数を取った下界は $p(T)$ である。平衡 XOR 木は $p(T)$ ラウンドで葉を集約する。各 XOR は高々三層のド・モルガン回路で実装できる。一様生成器は $k = 0, \ldots, T$ を走査し、サブマスクに対応する配線を出力した上で、ゲート数 $5p(T)2^{p(T)}$ の規則的な XOR 集約回路を直列化する。

単一の一様回路族。制御回路と選ばれた分岐は固定される。対数空間変換機械は、有効な長さに対してその分岐の予測回路を出力し、ほかの長さでは入力を拒否する回路を出力する。出力長が多項式で抑えられるので、ゲート数も多項式で抑えられる。局所更新とシフトでは定数の上界がある。非定数の場合は下界が T とともに増え、斉次の場合は時刻 $T = 2^r - 1$ に沿って増える。これで定数深さの特徴づけが従う。 □

付属の分類器は、制御語を接頭辞順にたどって制御関数の定数性を検査する。Lean では、分類器がある分岐を返すことと、その分岐の条件が成り立つことの同値性を証明する。各検査は最初の反例で打ち切り、最悪の場合には 2^q 個の語を調べる。

3.4 Pascal 規則の最小深さ

$p = p(T)$、$N = 2^p$ とおく。Pascal 規則の出力は N 入力のパリティである。XOR を一つの二入力ゲートとして使える場合、平衡木が下界 p を達成する。ド・モルガン回路の最小深さは $T = 0$ でゼロ、$T > 0$ で $2p + 1$ である。

証明。上界を示すため、各葉でビットとその否定を用意する。各内部節点は、二つの子のパリティ a, b とその否定を受け取り、$(a \wedge \neg b) \vee (\neg a \wedge b)$ と $(a \wedge b) \vee (\neg a \wedge \neg b)$ を二層で計算する。葉の否定に一層、内部の p 段に $2p$ 層を使う。

下界では、出力に影響しない入力を定数に固定し、回路を深さを増やさずに論理式へ展開する。否定を葉まで押し下げ、定数を簡約する。Khrapchenko のパリティ下界によると、少なくとも N^2 個のリテラル葉が必要である [2]。否定を押し下げても葉の数は変わらず、定数の簡約で葉の数が増えることもない。深さが高々 $2p$ の論理式の葉は高々 $2^{2p} = N^2$ 個であり、等号が成り立つのはすべての葉が深さ $2p$ にある完全二分木の場合に限る。その木のゲートは AND と OR だけなので、計算する関数は単調である。$N \geq 2$ 入力のパリティは単調でないため、深さは $2p$ を超える。 □

Lean では、両方のゲート基底で時刻ごとの最小深さを検証する。$r \geq 2$ のとき、ド・モルガン回路の最小深さは $T = 2^r - 1$ での $2r + 1$ から、直後の $T = 2^r$ での三層へ下がる。一様分類では、表 1 に示した深さ $3p$ の別の生成器を用いる。

3.5 一様予測回路

$B(a)$ を a の二進展開における 1 の位置の集合とする。$w > 0$ のとき、Lucas の定理により、$M(w, r)$ が奇数となるのは $B(r) \subseteq B(w + r - 1)$ のときに限る [3]。これは r と $w - 1$ の加算で桁上げが生じないことと同値である。実際、和が r の 1 の位置をすべて含むなら、r を引くときは桁借りなしにそれらのビットを消去でき、残りが $w - 1$ になる。$w = 0$ の場合も含めると次の判定を得る。

$$M(w, r) \bmod 2 = 1 \quad \Leftrightarrow \quad (w = 0 \wedge r = 0) \vee (w > 0 \wedge B(r) \cap B(w - 1) = \varnothing). \tag{6}$$

移動の接頭辞積 e_k によって、終点 k に到達できるかが決まる。移動がすべて可能であれば、滞留を許す各点に任意の回数の滞留を割り当てられるため、そのような点の個数 w_k だけで十分である。例えば、滞留を許す点が二つあり、割り当てる滞留が一回なら、二通りの経路が相殺される。式 6 では、$r = 1$ と $w_k - 1 = 1$ が最下位ビットを共有することに対応する。

判定から回路へ。 二つの制御関数を並列に評価する。各 e_k を平衡 AND 木で求め、各 w_k を桁上げ保存方式の計数回路で求める。各圧縮ラウンドは、二語の組を二つ受け取り、定数深さで一組にまとめる。最後の加算で桁上げが伝わるのは $O(\log(T + 2))$ ビットに限られる。各 k について生成器は $r = T - k$ を知っている。候補 $j = 0, \ldots, k + 1$ をビット単位で調べ、式 6 を満たす候補と w_k が等しいかを回路で判定する。一致する候補は高々一つである。選んだ係数に $e_k x_k$ を掛け、格子点についてパリティを取る。接頭辞ごとに別の計数回路を用いても、対数深さの段階を定数個だけ合成し、回路サイズは多項式で抑えられる。

検証済みの生成器。 Lean では、窓内の任意の時刻 u に対応できる共通の復号回路を検証する。Lucas のビット判定で各時刻の係数表を生成し、ワンホットの時刻表現で T の行を選ぶ。合成インターフェースは、T の二進桁に従ってこの時刻表現を配線する。パリティは桁上げ保存方式の計数回路の最下位ビットから得る。対数空間変換機械は、参照先を再計算しながら、ゲートと出力の全リストを順に出力する。明示的な深さ上界は $104(\ell(T + 3) + 1) + \max(d_s, d_h)$ である。回路の配置と資源の内訳を 付録 A に示す。

4 構造上の対照としての移動制御

この別のモデルでは、制御トラックに独自の発展があり、データは一つの経路をたどる。速度 $u, v \in \{0, 1\}$ と、ブール値の制御およびデータからなる二つのトラック (c_i, d_i) を固定する。同期規則を次式で定める。

$$c'_i = c_{i+u}, \quad d'_i = c_i \wedge d_{i+v}. \tag{7}$$

入力窓は $2(T+1)$ ビットからなる。逆向きのデータ経路は一つだけなので、時刻 T における格子点 i のデータは

$$d_{i+vT} \wedge \bigwedge_{k=0}^{T-1} c_{i+kv+(T-1-k)u} \tag{8}$$

となる。右辺には初期ビットを使い、$T = 0$ では論理積を空とする。

定理 3（移動制御の正確な深さ）。 $T = 0$ で深さはゼロである。$T > 0$ では、$u = v$ なら厳密に 1、$u \neq v$ なら厳密に $\ell(T+1)$ である。形式化した上界の構成では、本質的入力が m 個の場合、補助葉を加えた高々 $2m$ 個の二入力 AND ゲートからなる木を用いる。下界は、そのデータビットを予測する任意の二入力ブール回路に対して成り立つ。

証明。 逆向きの経路の k 番目のステップでは、格子点 $i + kv$ の時刻 $T - 1 - k$ における制御を読む。その制御ビットの初期位置は $i + kv + (T - 1 - k)u$ であり、式 8 が従う。$T = 0$ の答えは入力線 d_i である。正の時刻で速度が等しい場合は、制御ビットの添字がすべて一致するため、一つの制御ビットと一つのデータビットの論理積になる。初期制御ビットの添字は一般に $i + (T-1)u + k(v-u)$ と書ける。速度が異なる場合は、添字が順方向または逆方向に $i, \ldots, i + T - 1$ と並ぶ。異なる各因子について、ほかの因子を 1 に固定してその因子を反転すると出力が変わるので、すべての因子が本質的である。従って等速の場合に本質的座標は二つ、異速の場合は $T + 1$ 個である。m 個の因子に対し、高さ $\ell(m)$ の平衡 AND 木が本質的入力による下界を達成する。葉の数が 2 のべきになるまで補うと、二入力ゲート数は $2^{\ell(m)} - 1 \leq 2m$ となる。□




図 1: $i = 0$、$T = 4$ の場合に、逆向き経路のステップ k で読む初期制御位置 $j(k)$。どちらの経路も初期データビット d_4 に至る。

図 1 ではデータ経路を固定し、u だけを変える。$(u, v) = (0, 0)$ は、滞留制御を c_i とした凍結制御の移動なしの場合である。u だけを 1 にすると、データが移動しなくても対数深さになる。$(u, v) = (1, 1)$ ではデータと制御がともに移動するが、等速なので定数深さである。この単一経路の規則で効くのは、データ経路とともに動く座標系で出会う異なる初期制御ビットの個数である。[1] の時間依存の枠組みにはこの規則も含まれる。有限ブール単項式系では、反復に現れる変数と一定長の依存歩道との対応が知られている [4]。ここでは二つのシフトから、有限予測窓内でその変数集合を明示できる。

5 分岐を伴う制御の発展

一様な移動。 式 1 のデータ更新で両項を許し、制御トラック全体を $a_{i(t+1)} = a_{i+1}(t)$ で移動させる。移動座標系を反転して $y_{j(t)} = x_{-j-t}(t)$ とおくと、次式を得る。

$$y_{j(t+1)} = h\big(a_{-j-1}(0)\big) y_{j(t)} + s\big(a_{-j-1}(0)\big) y_{j+1}(t). \tag{9}$$

この座標系では制御は凍結され、滞留と移動の制御関数は入れ替わる。観測値 $x_0(T)$ は $y_{-T}(T)$ に等しく、その初期データ窓は元の窓を逆順にしたものである。凍結制御の窓は $a_{T-1}(0),...,a_0(0)$ に埋め合わせ用の語を一つ加えたものとなる。最後の仮想格子点には滞留が起こりえないので、埋め合わせの値は結果に影響しない。Lean では座標変換と、回路コストを明示した予測の帰着を検証する。入力の配線変更と恒等の出力復号はいずれも深さとゲート数を増やさず、入力配線の回路符号は対数空間で生成できる。この帰着により、凍結制御の上界が一様移動のモデルにも移る。

加法的な制御の発展。制御を一ビットとし、$c_{i(t+1)} = c_{i(t)} + c_{i+1}(t)$ で更新する。データの更新を $x_{i(t+1)} = c_{i(t)}x_{i(t)} + x_{i+1}(t)$ とする。どちらも $\mathbb{F}_2$ 上の演算である。入力は、先頭 T 個の格子点の制御ビットとデータビットを格子点ごとに交互に並べ、末尾に $x_{T(0)}$ を付ける。$T = 2$ における原点の $x_1(0)$ の係数は $(c_0(0) + c_1(0)) + c_1(0) = c_0(0)$ となる。制御の初期値の組 $(1, 0)$ と $(0, 1)$ は、この終点に対する滞留数と移動フラグが等しい。共通のデータ入力 $(0, 1, 0)$ では予測値が異なる。Lean はこの要約の衝突を検証し、従来の要約とデータ入力だけから正しい出力を求める復号関数の存在を排除する。

この規則にも簡潔な係数公式がある。$Q_{T(i)} = c_{i(T)} + c_{i+T}(0)$ を、右端の項を除いた初期制御ビットの Pascal パリティとする。$0 \le k < T$ に対して

$$P_{T,k}(i) = \prod_{j=k+1}^{T-1} \big(1 + c_{i+j}(0)\big) \tag{10}$$

とおく。$x_{i(T)}$ における $x_{i+k}(0)$ の係数は、$k < T$ のとき $P_{T,k}(i)Q_{T(i)}$ であり、$k = T$ のとき 1 である。各終点で同じパリティを共有し、接尾辞の制御値がすべてゼロかどうかで、そのパリティを係数とする終点が決まる。

証明。 係数を $b_{T,k}(i)$ とし、窓の範囲外ではゼロとする。更新式より

$$b_{T+1,k}(i) = c_{i(T)}b_{T,k}(i) + b_{T,k-1}(i + 1) \tag{11}$$

となる。ビットは二乗しても変わらないので、$c_{i(T)}Q_{T(i)} = (1 + c_{i+T}(0))c_{i(T)}$ が成り立つ。従って $k < T$ のとき、滞留項は接尾辞因子 $P_{T+1,k}(i)$ を持つ。$k > 0$ では $P_{T,k-1}(i + 1) = P_{T+1,k}(i)$ なので、移動項も同じ因子を持つ。$k = 0$ では移動項はないが、$P_{T+1,0}(i) = 1$ ならパリティに現れる初期制御ビットはすべてゼロなので、$Q_{T(i+1)} = 0$ になる。接尾辞因子をくくり出すと、$c_{i(T)} + Q_{T(i+1)} = Q_{T+1}(i)$ が残る。$k = T$ では滞留項が $c_{i(T)}$、移動項が $Q_{T(i+1)}$ であり、接尾辞が空の場合と同じ和を得る。$Q_0(i + 1) = 0$ なので $T = 0$ でも成立する。全ステップで移動する項の係数は常に 1 である。 □

連続する格子点のブロックを (Z, V, Q) で要約する。Z はブロック内の制御値がすべてゼロかを表す。V は、同じブロック内で右側の制御値がすべてゼロである格子点のデータビットのパリティである。Q はそのブロックから $Q_{T(0)}$ への寄与を表す。$\lambda_j = \binom{T}{j} \bmod 2$ とすると、一つの格子点の要約は $\big(1 + c_{j(0)}, x_{j(0)}, \lambda_j c_{j(0)}\big)$ である。隣接ブロックの要約を次式で合成する。

$$(Z_L, V_L, Q_L), (Z_R, V_R, Q_R) \mapsto (Z_L Z_R, V_L Z_R + V_R, Q_L + Q_R). \tag{12}$$

合成は結合的で、単位元は $(1, 0, 0)$ である。先頭 T 個の格子点を元の順序で合成し、$x_{T(0)} + QV$ を出力する。生成器は時刻と位置から λ_j を定める。Lean の汎用コンパイラは各段で隣接ブロックを合成し、葉の初期化、複製ゲート、出力の計算を含めて資源を数える。得られるド・モルガン回路族の正しさと対数空間一様性、ゲート数の上界 $108(T + 1)$、$T \ge 1$ での深さの上界 $6 + 5\ell(T)$ を検証する。有効な入力長は $2T + 1$ であり、偶数長は拒否する。$T = 0$ の予測値は $x_0(0)$ である。

正の時刻では、$c_0(0) = 1$ かつ $c_1(0) = ... = c_{T-1}(0) = 0$ とすると、全 $T + 1$ 個のデータビットのパリティを得る。Lean ではこの制限から、ファンインが高々二の任意のブール予測回路の深さ

が $\ell(T+1)$ 以上であることを示す。一様上界と合わせて、最小深さは $\Theta(\log(T+1))$ となる。さらに、$x_0(0)$ 以外のデータをゼロに固定したときの出力は $x_0(0)c_0(0)\prod_{j=1}^{T-1}\bigl(1+c_{j(0)}\bigr)$ である。このため先頭の T 個の制御ビットも本質的であり、本文の議論から、より強い有限の下界 $\ell(2T+1)$ が従う。

6 関連研究

Pascal の行の偶奇と高速予測。 奇係数の個数 $2^{p(T)}$ は古典的な結果である。Rowland は二進の場合の個数を Glaisher に帰し、Lucas の定理から導いている [3]。Moore は斉次加法的規則に Pascal 係数を用い、二入力ゲートで対数深さ、無制限ファンインの剰余和ゲートで対数空間一様 ACC^0 を得ている [1]。Robison は初期値が一か所だけ非零の場合に、個々の係数を求める逐次算法を与えた [5]。節 3.4 の時刻ごとの最小深さは古典的なパリティの計算量から従う。検証済みの一様回路族は、定数因子の範囲内で Pascal 規則の深さを達成する。

従属する線形トラックと係数公式。 Moore の補題 1 は、時間区間を分割して時空間の伝達係数を合成する。定理 1 はこの算法を準直積に適用する。例 1 と例 3 は、別のトラックで制御される二値データトラックと、本論文の加法的な制御に見られる三角線形トラックを扱う [1]。剰余和を平衡 XOR 木で実装すると、この一般的な方法の深さはここでの二値モデルで $O(\log^2(T+2))$ となる。時間不変性と片側ステンシルにより、凍結制御の係数は接頭辞集計に帰着する。Salo は別の設定で、有限環上の各点において恒等写像と右隣との XOR を選ぶ場合を調べている [6]。第 3 節では $s\equiv 1$、$h(a)=a$ と同じ局所写像を用い、全射性と周期性を扱う。本論文では制御語を入力に含め、有限窓から一つの予測ビットを求める。

並列接頭辞回路は古典的な手法である [7]。ここでは平衡 AND 木、桁上げ保存による計数、係数判定を組み合わせ、$O(\log(T+2))$ の上界を得る。式 3 の係数には、古典的な行列公式における対応物がある。該当する有限窓において、一ステップのデータ写像は上二重対角である。Higham の定理 6.1 によれば、このような行列の関数は、間にある上副対角成分の積と、主対角成分上の差商の積で表される [8]。単項式 z^T に対する差商は次数 $T-k$ の完全斉次多項式になる。対角成分が 0 または 1 の場合は、同じ弱組成を数える。多項式恒等式に整数の 0 または 1 を代入した後で 2 を法として還元できる。

機械検証と凍結の意味。 Silvási̇ and Tomáš̌ek は有界格子と計算可能なセル・オートマトンを Lean で形式化した [9]。本論文の成果物では、規則族の深さの分類と具体的な回路生成器を検証する。Ollinger と Theyssier の freezing モデルは、各格子点の状態全体に単調な順序を課す [10]。式 1 では制御語だけが固定され、各点のデータは周期的に変化しうる。本論文の貢献は、実行可能な四分類、非定数の場合に一致する対数深さの上下界、各規則について一つの対数空間生成器がすべての入力長で所定の上界を達成することの証明である。これらを組み合わせた結果の先取性は、上記の比較からは判断できない。

7 形式化と適用範囲

入力窓のインターフェースによって、無限格子上の発展と有限入力を分ける。`rawSample` は配置から窓を読み取り、`decodeRaw` は任意の有効な窓を無限配置に拡張する。Lean では、その拡張から窓を読み取ると元のビット列が得られることを証明する。従って、配置から読み取った窓に対する正しさは、すべての有効な有限入力に対する正しさを含意する。時刻添字の回路族を入力長添字の回路族に移す際、有効な長さでは対応する同じ予測回路を選び、それ以外では拒否回路を選ぶ。

一様性の証明は、深さ上界を示した回路そのものの符号を生成する。これにはゲートと出力参照の可変長リストが含まれる。再利用可能な符号合成の補題は、並列ブロックと直列合成について参照の範囲と付け替えの正しさを保証する。生成器は個々の参照を再計算によって対数空間で取り出せる。分類定理では、正しさ、サイズ、一様性、時刻ごとの上界を、選択された単一の回路族について示す。単一経路の移動制御では、入力窓の長さごとに最小深さを求める。

加法制御と OR の例では、同じコンパイラが順序付き要約とその生成器から予測器を構成する。OR の例では、有限の認識器が与えられた評価器と要約テンプレートの局所条件を検査し、帰納法により任意の長さを扱う。評価器を対象の発展に結びつけるには意味論の証明が必要である。検査に失敗した場合、その検査では証拠が得られなかったことを表す。衝突やビット幅の下界は、指定した要約や固定した切り分けでの独立な要約方式に適用される。

入力は指定された長さの明示的なビット列であり、予測回路は任意の格子点間に配線できる。発展規則の局所性と予測器の配線制約は独立した条件である。有効な初期配置の制限や局所配線の要求は、ここで扱う予測問題や回路モデルを変える。

付属の Lean プロジェクトでは、三つの十分条件を形式化している。A は資源に上界のある合成回路から予測器を構成する。B は対数空間シミュレーションの証拠により、回路値問題の P 困難性を予測問題に移す。B による一様 NC からの除外は $\mathrm{P} \neq \mathrm{NC}$ を仮定した計算量クラスについての結論である。C は本質的入力の個数から無条件の深さ下界を与え、本文の各モデルで使う。ファンイン、次元、半径、ビット幅が固定され、光円錐の体積が多項式で抑えられるとき、C による**数え上げの下界**は高々 $O(\log(T+2))$ である。実際の予測深さはこの値を超えうる。Lean は与えられた証拠を検証する。任意の規則について証拠を見つけることは別の課題である。本論文の実行可能な分類器は、有限の制御語集合上で制御関数の定数性を調べて分岐を選ぶ。

8 結論

凍結制御では、制御関数の定数性が定数深さで予測できる場合を決める。非定数の分岐では、接頭辞の集計から一様な対数深さの予測器が得られる。Pascal 規則の深さは時刻の二進展開に含まれる 1 の個数に従う。分岐を許す場合も、一様な移動は座標変換によって凍結制御の要約を保つ。加法制御では、従来の要約には衝突の反例があり、新しい順序付き要約からは深さの上下界が同じオーダーの一様な予測器を構成できる。

成果物の入手方法

Lean と Typst のソースおよびビルド手順は プロジェクトのリポジトリ にある。付録 B に示す宣言を参照するには、PDF に対応するリポジトリの版を使用する。四言語版の再ビルドに使う Typst とフォントの固定版はリポジトリに記載している。`./scripts/check.sh` を実行すると、厳格な Lean ビルド、インポート網羅性の検査、推移的な公理監査と回帰テストを行う。リポジトリの検証ガイドでは、ビルドの証拠とモデルの仮定の点検を区別している。

A 生成器の配置と深さの内訳

$m = T + 1$、$B = \ell(T+3) + 1$ とおく。レジスタは、時刻表現 τ、滞留と移動のフラグ、データを幅 m の四ブロックに格納する。時刻の添字はゼロから始め、T の二進桁を上位から読むたびに添字を二倍し、その桁が 1 なら 1 を加える。これらの操作は配線を付け替え、空いた箇所をゼロで埋める。

格子点 k に対し、復号回路は $0 \le u < m$ と $0 \le j \le k+1$ を満たす行を列挙する。$u \ge k$ で $M(j, u-k)$ が奇数の行は $(w_k = j) \wedge \tau_u$ を出力し、ほかの行はゼロを出力する。j、次いで u についてパリティを取ると係数が選ばれる。選んだ係数に移動の接頭辞積とデータを掛け、k についてパリティを取る。

語幅 $b = \ell(a+1)$ で a ビットを数えるとき、正規化した計数回路の木は、初期化と各圧縮ラウンドでのコピーを含めて高々 $2 + 14b$ 層、最後の加算は高々 $1 + 8b$ 層であり、合計は $22(b+1)$ 層以下である。従って計数は高々 $22B$ 層、計数結果の最下位ビットを取るパリティは、空の場合を含めて高々 $23B$ 層である。各行の判定には、ビット比較、論理積、時刻による選択を合わせて $5B$ 層を見込む。高々 $5B$ 層の移動ビットの論理積は係数の参照と並列に計算する。復号回路全体では $22B + 5B + 3 \cdot 23B + 2 = 96B + 2 \le 98B$ 層となる。レジスタの初期化は正規化

を含めて高々二層である。以降は高々 $2\ell(T+1)$ 段階で、各段階の深さは正規化を含めて高々二層である。従ってレジスタ経路は高々 $6B$ 層であり、制御関数の評価を含めた合計は $104B + \max(d_s, d_h)$ 層以下である。

係数表は $m^2 \frac{m+3}{2}$ 行あり、計数回路は $O(m^2)$ 個で、それぞれの入力は高々 $m+1$ ビットである。この規則的な配置により、制御関数を固定したときのゲート数は $O(m^3 \log^3(m+1))$ となる。各ゲートの記録は、段、ブロック、ビットレーン、局所テンプレート内での位置から決まる。並列ブロックでは先行ゲートを数えて配線のオフセットを得る。幅 W の回路列では、恒等ゲート $y \wedge y$ によって段の出力を連番にする。元の入力線が N 本、先行ゲートが G 個なら、その段の出力位置 a は $N + G - W + a$ 番の配線になる。入れ子の深さは一定で、対数ビット幅のカウンタで参照先を再計算できる。生成器は単項表現の長さからゲートと出力のリストを順に出力する。

B Lean の宣言との対応

以下のパスは `PredictionDepth/` からの相対パスである。

結果	Lean モジュールと宣言
凍結制御の反復	`FrozenPascal/Semantics.lean` `iterate_data`
入力窓のインターフェース	`FrozenPascal/GuardRules.lean` `rawSample_decodeRaw`
実行可能な分類器	`FrozenPascal/Classification.lean` `classify`、`classify_eq_iff`

一様分類	`FrozenPascal/UniformClassification.lean`
	`uniform_depth_classification`
	`predictionLanguage_mem_uniformNC_zero_iff`

一様予測回路	`FrozenPascal/UniformPrediction.lean`
	`uniformGuardedPrediction_code_logspace`
	`uniformGuardedPrediction_depth`

回路符号の合成	`Complexity/CodeLogspace.lean` `compCode_logspace`

Pascal 規則の台と XOR 深さ	`FrozenPascal/HomogeneousPascal.lean`
	`pascalSupport_card`
	`homogeneousNativeXorPrediction_depth`

Pascal 規則の最小深さ	`FrozenPascal/PascalExactDepth.lean` `homogeneous_prediction_deMorgan_exact_depth`

移動制御	`TransportedControl.lean`
	`iterate_data_true_iff`、`essential_prediction_iff`
	`exact_prediction_depth`、`constant_depth_iff`

回路コストを伴う予測の帰着	`Complexity/PredictionReduction.lean` `compile_depth`、`compile_size`、`compile_code_logspace`
分岐を伴う一様な移動	`TransportedBranching.lean` `reverseFrame_iterate`、`reduction`、`prediction_uniform`
加法制御の係数公式	`AdditiveBranching.lean` `trimmedParity_eq_sum`, `iterate_data`
順序付き要約のコンパイラ	`Complexity/BlockSummary.lean` `compile_eval`、`compile_depth`、`compile_size`、`compile_code_logspace`

加法制御の一様予測と要約の衝突	`AdditiveBranching/Summary.lean`
	`predictionFamily_uniform`、`prediction_depth`、`prediction_size`
	`frozenEndpointCollision`、`frozenEndpoint_noReadout`

加法制御の深さ下界	`AdditiveBranching/LowerBound.lean` `prediction_depth_lower_bound`
テンプレートの検査と要約の下界	`BlockSummary.lean` `recognize?`、`findCollision?_sound`、`width_lower_bound`
OR の例	`ORAutomaton/Summary.lean` `summary_recognized`、`summaryFamily_uniform`

参考文献

[1] C. Moore, 「Predicting Nonlinear Cellular Automata Quickly by Decomposing Them into Linear Ones」, Physica D: Nonlinear Phenomena, 巻 111, ページ 27–41, 1998, doi: 10.1016/S0167-2789(97)80003-6.

[2] V. M. Khrapchenko, 「Complexity of the Realization of a Linear Function in the Class of Π-Circuits」, Mathematical Notes, 巻 9, 号 1, ページ 21–23, 1971, doi: 10.1007/BF01405045.

[3] E. Rowland, 「The Number of Nonzero Binomial Coefficients Modulo p^a」, Journal of Combinatorics and Number Theory, 巻 3, ページ 15–25, 2011, [オンライン]. 入手先: https://arxiv.org/abs/1001.1783

[4] O. Colón-Reyes, R. Laubenbacher, と B. Pareigis,「Boolean Monomial Dynamical Systems」, Annals of Combinatorics, 巻 8, 号 4, ページ 425–439, 2005, doi: 10.1007/s00026-004-0230-6.

[5] A. D. Robison,「Fast Computation of Additive Cellular Automata」, Complex Systems, 巻 1, 号 1, ページ 211–216, 1987, [オンライン]. 入手先: https://www.complex-systems.com/abstracts/v01_i01_a15/

[6] V. Salo,「Realization Problems for Nonuniform Cellular Automata」, Theoretical Computer Science, 巻 559, ページ 91–107, 2014, doi: 10.1016/j.tcs.2014.07.031.

[7] R. E. Ladner と M. J. Fischer,「Parallel Prefix Computation」, Journal of the ACM, 巻 27, 号 4, ページ 831–838, 1980, doi: 10.1145/322217.322232.

[8] N. J. Higham, 「The Power of Bidiagonal Matrices」, Electronic Journal of Linear Algebra, 巻 40, ページ 453–474, 2024, doi: 10.13001/ela.2024.8297.

[9] F. Silvásiˇと M. Tomáseˇk, 「Lean Formalization of Bounded Grids and Computable Cellular Automata Defined Thereover」, Science of Computer Programming, 巻 195, ページ 102471, 2020, doi: 10.1016/j.scico.2020.102471.

[10] N. Ollinger と G. Theyssier, 「Freezing, Bounded-Change and Convergent Cellular Automata」, Discrete Mathematics and Theoretical Computer Science, 巻 24, 号 1, 2022, doi: 10.46298/dmtcs.5734.