片側制御セル・オートマトンの予測深さ

Lean による分類の検証

Amamiya Miu

要旨。 凍結した制御語が $\mathbb{F}_2$ 上のデータの滞留と移動を制御する、片側セル・オートマトンの予測深さを分類する。入力は明示した初期入力窓であり、出力は対応する光円錐の頂点における予測データビットである。実行可能な分類器が固定規則ごとに分岐を選び、単一の対数空間一様な多項式サイズのド・モルガン回路族が、各時刻でその分岐の深さ上界を達成する。予測が対数空間一様 NC^0 に属するのは、移動の制御関数が恒等的に 0 であるか、移動の制御関数が恒等的に 1 で滞留の制御関数が恒等的に 0 である場合に限る。移動の制御関数が非定数である場合、または移動の制御関数が恒等的に 1 で滞留の制御関数が非定数である場合、深さは $\Theta(\log(T+1))$ となる。斉次 Pascal 規則の深さは、T の二進展開に含まれる 1 の個数以上、その三倍以下である。構造上の対照として、データ経路が一つの別の移動制御モデルを扱う。正の時刻における深さは等速の場合に 1、異速の場合に厳密に $\lceil \log_2(T+1) \rceil$ となる。Lean 4 で分類と発展から有限予測への対応、および凍結制御に対する回路の上下界と生成器を検証する。

キーワード。 セル・オートマトン、回路深さ、対数空間一様性、Lean 4。

1 はじめに

代数的構造を利用すると、セル・オートマトンの未来の状態を、時間ステップごとのシミュレーションよりはるかに浅い回路で求められる場合がある [1]。本論文では、片側二トラックのセル・オートマトンについて、どの固定制御関数が定数深さの予測を許すか、また予測の深さが観測時刻にどう依存するかを調べる。

主結果は、凍結制御の規則の四分類である（定理 2）。有限個の制御語を検査して分岐を選び、各分岐で時刻ごとの下界と、各時刻の上界を達成する単一の回路生成器を与える。斉次規則の深さは観測時刻の二進展開における 1 の位置に従い、単調には増えない。上界の中心となる構成は、経路の数え上げを並列な接頭辞集計に帰着させ、その結果を使って対数深さで係数を選択する（節 3.4）。構造上の対照として、データ経路が一つの別の移動制御規則も解く（定理 3）。このモデルでは、相対速度によって、経路上で参照する異なる初期制御ビットの個数が決まる。

2 準備

$\mathbb{Z}$ 上の配置に局所規則を T 回適用し、原点のデータビット一つを求める。主結果で扱うモデルは、いずれも半径 1 の片側更新を用いるので、初期入力窓は格子点 $0, \ldots, T$ からなる。凍結モデルの入力では、$q(T+1)$ 個の制御ビットに $T+1$ 個のデータビットが続く。制御語の幅 q と二つの制御回路は T に依存せず固定する。有効な語の長さは $n = (q+1)(T+1)$ であり、長さから T が一意に定まる。予測言語 $L_{s,h}$ は、有効な語のうち予測ビットが 1 となる語からなる。ほかの長さの語はすべて拒否する。

上界では二入力の AND および OR ゲート、NOT ゲート、定数を用いる。入力線の深さはゼロである。ゲートの出力は共有でき、任意の位置に配線できる。この配線モデルで、ファンインが高々二の任意のブールゲートに対し、時刻ごとの下界が成り立つ。固定規則について、時刻 T の有効な入力窓に対するド・モルガン回路の最小深さを $D(T)$ とし、$m \geq 1$ について $\ell(m) = \lceil \log_2 m \rceil$ とおく。一様回路族の添字は入力長である。決定性対数空間変換機械は単項表現の長さを受け取り、ゲート、配線、出力を含む完全な回路符号を書き出す。以下で NC について述べるときは、対数空間一様性を採用する。

二つの割当てが一つの座標だけで異なり、出力も異なるとき、その座標は「本質的」である。

本質的入力による下界。 ファンインが高々 b で深さが d の回路の本質的座標は高々 b^d 個である。従って $b \geq 2$ のとき、$m \geq 1$ 個の本質的座標を持つ関数には、深さが少なくとも $\lceil \log_b m \rceil$ の回路が必要である。

証明。出力から逆向きにたどった円錐に含まれる入力線だけが出力に影響できる。深さゼロでは、円錐に入力は高々一つしかない。一層上では、ゲートの先行円錐は高々 b 個なので、帰納法により入力線の個数は b^d 以下である。共有回路で同じ先行ゲートを複数回数えても、個数の上界が増えるだけである。 □

3 凍結制御セル・オートマトン

3.1 反復の公式

$a_i \in \{0,1\}^q$ を制御語、$x_i \in \mathbb{F}_2$ を初期データビット、$s, h : \{0,1\}^q \to \{0,1\}$ をそれぞれ滞留と移動の制御関数とする。同期更新は次式で与える。

$$a_i' = a_i, \quad x_i' = s(a_i)\, x_i + h(a_i)\, x_{i+1}, \tag{1}$$

ただしデータの演算は $\mathbb{F}_2$ 上で行う。格子点 k を終点とする逆向きの経路は、k 回の移動と $T-k$ 回の滞留からなる。以下のようにおく。

$$e_k = \prod_{j=0}^{k-1} h(a_j), \quad w_k = \sum_{j=0}^{k} s(a_j). \tag{2}$$

ここで後者の和は自然数上の和である。自然数 w, r に対し、$M(w,r)$ を、r を w 個の非負整数の順序付き和で表す方法の数とする。$w > 0$ のとき $\binom{w+r-1}{r}$ となる。$M(0,r)$ は $r = 0$ のとき 1、それ以外では 0 である。

定理 1（反復の公式）。 任意の初期配置と時刻 T に対し、原点のデータビットは次式で与えられる。

$$x_0(T) = \sum_{k=0}^{T} e_k \, (M(w_k, T-k) \bmod 2)\, x_k. \tag{3}$$

添字を平行移動すれば、任意の格子点でも同じ等式が成り立つ。

証明。局所更新式をステップごとに展開すると、出力は逆向きの経路の和になる。各移動は有効である必要があり、その寄与が因子 e_k となる。経路は格子点 0 から k までを順に訪れる。滞留が許される各点での滞留回数を指定すると、最後の移動後の滞留も含めて経路が定まる。こうした配分は $M(w_k, T-k)$ 通りである。それらの寄与を $\mathbb{F}_2$ で加算すると 式 3 が得られる。Lean の証明では 式 1 の反復に関する帰納法によって、対応する係数の漸化式を示す。公式に現れるのは初期入力窓のビットだけである。 □

3.2 深さの分類

T の二進展開に含まれる 1 の個数を $p(T)$ とし、固定した制御回路の深さを d_s, d_h とする。二つのブール値をともに取る制御関数を非定数と呼ぶ。以下の境界は $T = 0$ を含む有限の各時刻で成り立つ。

制御関数の条件	下界	一様回路族の上界
$h \equiv 0$	0	$1 + d_s$
$h \equiv 1$、$s \equiv 0$	0	0
h が非定数、または $h \equiv 1$ で s が非定数	$\ell(T+1)$	$104(\ell(T+3)+1) + \max(d_s, d_h)$
$s \equiv h \equiv 1$	$p(T)$	$3p(T)$

表 1: 凍結した制御関数を固定した場合の、有効な入力長における深さの境界。

定理 2（一様分類）。 固定した各制御回路の組に対し、多項式サイズで対数空間一様なド・モルガン回路族が一つ存在する。この回路族は言語全体を決定し、有効な各長さで 表 1 の対応する上界を達成する。すべての長さに対する深さは $O(\log(n+2))$ である。表の下界は $D(T)$ に対するものであり、任意の二入力ブールゲートに対しても成り立つ。定数深さとなる条件は次の同値で特徴づけられる。

$$L_{s,h} \in \text{対数空間一様 } \mathrm{NC}^0 \quad \Leftrightarrow \quad h \equiv 0 \vee (h \equiv 1 \wedge s \equiv 0). \tag{4}$$

3.3 一様分類の証明

局所更新とシフトの場合。 $h \equiv 0$ かつ $T > 0$ なら、冪等性により答えは $s(a_0)x_0$ である。純粋なシフトでは x_T を返す。$T = 0$ ではどの規則でも x_0 を返す。

非定数の制御関数。h が非定数の場合、x_T 以外のデータビットをすべてゼロに固定する。式 3 で残る項は s にかかわらず $x_T \prod_{j=0}^{T-1} h(a_j)$ となる。制御の値が異なる二つの語を一ビットずつ反転する経路で結ぶと、非定数のブール制御関数が少なくとも一つの本質的ビットを持つことが分かる。この制限の下では最初の T 個の制御語がそれぞれ一つの本質的ビットを与え、さらに x_T が本質的である。$h \equiv 1$ で s が非定数の場合は、$s(a_0) = 1$ とし、格子点 1 から T では $s(a_i) = 0$ とする。するとすべての k に対して $w_k = 1$ となり、式 3 は $T+1$ 個のデータビットすべてのパリティとなる。どちらの場合も本質的座標から同じ下界を得る。

この分岐の上界を達成する回路は 節 3.4 で構成する。

斉次 Pascal 規則。 $s \equiv h \equiv 1$ の場合、係数は $\binom{T}{k} \bmod 2$ である。$\mathbb{F}_2$ 上の恒等式

$$(1+z)^T = \prod_{j:\mathrm{bit}_{j(T)}=1} \left(1 + z^{2^j}\right) \tag{5}$$

から、現れるのはちょうど T の二進サブマスクであると分かる。対応する $2^{p(T)}$ 個のデータビットは本質的であり、対数を取った下界は $p(T)$ である。平衡 XOR 木は $p(T)$ ラウンドで葉を集約する。各 XOR は高々三層のド・モルガン回路で実装できる。一様生成器は $k = 0, \ldots, T$ を走査し、サブマスクに対応する配線を出力した上で、ゲート数 $5p(T)2^{p(T)}$ の規則的な XOR 集約回路を直列化する。

単一の一様回路族。制御回路と選ばれた分岐は固定される。対数空間変換機械は、有効な長さに対してその分岐の予測回路を出力し、ほかの長さでは入力を拒否する回路を出力する。出力長が多項式で抑えられるので、ゲート数も多項式で抑えられる。局所更新とシフトでは定数の上界がある。非定数の場合は下界が T とともに増え、斉次の場合は時刻 $T = 2^r - 1$ に沿って増える。これで定数深さの特徴づけが従う。 □

斉次規則では $T = 2^r - 1$ のとき少なくとも r 層が必要で、直後の $T = 2^r$ では高々三層の回路がある。$r > 3$ では最小深さが厳密に下がる。付属の分類器は、制御語を接頭辞順にたどって制御関数の定数性を検査する。Lean では、分類器がある分岐を返すことと、その分岐の条件が成り立つことの同値性を証明する。各検査は最初の反例で打ち切り、最悪の場合には 2^q 個の語を調べる。

3.4 一様予測回路

$m = T + 1$ とおく。すべての格子点で二つの制御関数を並列に評価し、その結果とデータを、時刻を表す m ビットのワンホット表現 τ と同じレジスタに保持する。$u = 0$ から始め、T の二進桁に従って、添字を二倍にする操作 $u \to 2u$ と必要に応じて 1 を加える操作 $u \to u + 1$ を行う。いずれも時刻用の配線を付け替え、空いた箇所をゼロで埋める。制御とデータはそのまま通過する。最後には τ_T だけが 1 となる。

接頭辞の並列計算。 各 k について、先頭の $k+1$ 個の滞留ビットの 1 を数えて w_k を求め、先頭の k 個の移動ビットの論理積から e_k を求める。すべての接頭辞を独立に並列計算する。a 個のビットを数える回路では語幅を $b = \ell(a+1)$ とし、二語の組が $P = 2^b$ 個になるまで埋め合わ

せる。初期の各組は入力ビット一つかゼロを表す。三語の桁上げ保存圧縮器は、ビットごとのXORを和の語、ビットごとの多数決を左に一桁ずらしたものを桁上げの語として出力する。この二語は桁をまたぐ伝搬なしに、2^b を法とする総和を保つ。この圧縮器二つで二組を一組にまとめられる。b ラウンドの後に残る根の一組に、第三入力をゼロに固定した圧縮器を b 回適用する。各回で桁上げの語の下位側のビットが一つずつゼロになり、最後に和が確定する。$a < 2^b$ なので結果は厳密な個数である。各経路で桁上げの伝搬を伴う加算は最後の一度だけなので、深さは $O(b)$ となる。

係数の選択。 回路の生成時に、$0 \le u, k < m$ かつ $0 \le j \le k+1$ を満たす三つ組 (u,k,j) を列挙する。係数 $C_{u,k,j}$ は $u < k$ ならゼロ、それ以外なら $M(j, u-k) \bmod 2$ とする。$u \ge k$ で $j = 0$ の場合は $u = k$ のときだけ 1 となる。$u \ge k$ で $j > 0$ の場合は、Lucasの定理により、$u-k$ の 1 の位置がすべて $j+u-k-1$ でも 1 かを調べればよい [2]。生成器はこの二つの整数をビット単位で走査する。係数が 1 の行では、各桁の一致を論理積でまとめて $w_k = j$ を判定し、さらに τ_u との論理積を取る。係数がゼロの行は定数を出力する。二つの判定を満たす候補 (u,j) は一組に限られる。従って格子点 k に対応する全行のXORは、式3の係数 C_{T,k,w_k} となる。回路はまず j、次に u についてパリティを取り、その結果と e_k と x_k の論理積を求め、最後に k についてパリティを取る。ここでは各パリティを、桁上げ保存方式の計数回路の最下位ビットから得る。

段階	並列処理数	深さの上界
制御関数の評価	$2m$	$\max(d_s, d_h)$
レジスタの初期化と時刻の設定	レジスタ一つ	$6B$
滞留ビットの計数と移動ビットの論理積	各 m	$22B$ と $5B$
係数表の行ごとの判定	$m^2 \frac{m+3}{2}$	$5B$
j、次いで u のパリティ	m^2、次いで m	各 $23B$
移動条件とデータとの論理積、最後のパリティ	m、次いで一つ	$2 + 23B$

表 2: $B = \ell(T+3)+1$ とした場合の凍結制御の予測回路の資源。二種類の接頭辞計算は並列に行う。

サイズと生成。 係数表は $m \sum_{k=0}^{m-1} (k+2)$ 行からなり、規則的な論理積回路を用いると、一行のゲート数は $O(\log^2(m+1))$ で抑えられる。ゼロで埋め合わせた計数回路は、$O(\log(a+2))$ ラウンドのそれぞれに $O(a+1)$ 個のブロックを持つ。各ブロックには $O(\log(a+2))$ 本のビットレーンがあり、出力ごとに圧縮器を複製しても、一レーン当たりのゲート数は $O(\log(a+2))$ で抑えられる。パリティの計算も含めた計数回路は $O(m^2)$ 個で、各回路の入力は高々 $m+1$ 個である。制御回路の複製、時刻の配線、論理積を含めたゲート数は $O(m^3 \log^3(m+1))$ となる。対数深さの段階を定数個だけ直列に合成するため、全体の深さは $O(\log(m+1))$ である。表 1 の定数の内訳を 付録 A に示す。

回路の直列化では、単項入力の長さ n を数え、$q+1$ の正の倍数かを確かめ、有効な長さなら m と T を求める。係数表は (k,u,j) を添字として列挙し、各行の係数を求めるためにビット位置を走査する。レジスタの添字は、時刻、滞留、移動、データの各トラックに対応する幅 m の四ブロックに分かれる。計数回路の各ラウンドでは、ブロック e が直前のラウンドのブロック $2e$ と $2e+1$ を参照し、範囲外はゼロで補う。ゲートの記録はラウンド、ブロック、ビットレーン、局所テンプレート内での位置から決まる。並列ブロックを直列化する際は、先行ブロックのゲート数を数え、そのオフセットを内部参照に加える。直列合成では、入力参照に対応する前段回路の出力添字を再生成する。幅 W の回路列には各段の出力が連番になるよう恒等ゲート $y \wedge y$ を付け加える。元の入力線が N 本、先行ゲートが G 個なら、局所入力線の番号 a は $N + G - W + a$ となる。これにより、スタックを使わずにラウンドを順に処理できる。並列ブロックを直列化する処理の入れ子の深さは一定である。ループの添字、オフセット、参照先はいずれも

n の多項式で抑えられるため、定数個のカウンタと計算用変数を $O(\log(n+2))$ ビットの作業領域に保持すればよい。ゲートと出力のリストは順に書き出す。

4 構造上の対照としての移動制御

この別のモデルでは、制御トラックに独自の発展があり、データは一つの経路をたどる。速度 $u, v \in \{0, 1\}$ と、ブール値の制御およびデータからなる二つのトラック (c_i, d_i) を固定する。同期規則を次式で定める。

$$c'_i = c_{i+u}, \quad d'_i = c_i \wedge d_{i+v}. \tag{6}$$

入力窓は $2(T+1)$ ビットからなる。逆向きのデータ経路は一つだけなので、時刻 T における格子点 i のデータは

$$d_{i+vT} \wedge \bigwedge_{k=0}^{T-1} c_{i+kv+(T-1-k)u} \tag{7}$$

となる。右辺には初期ビットを使い、$T = 0$ では論理積を空とする。

定理 3（移動制御の正確な深さ）。 $T = 0$ で深さはゼロである。$T > 0$ では、$u = v$ なら厳密に 1、$u \neq v$ なら厳密に $\ell(T+1)$ である。形式化した上界の構成では、本質的入力が m 個の場合、補助葉を加えた高々 $2m$ 個の二入力 AND ゲートからなる木を用いる。下界は、そのデータビットを予測する任意の二入力ブール回路に対して成り立つ。

証明。 逆向きの経路の k 番目のステップでは、格子点 $i + kv$ の時刻 $T - 1 - k$ における制御を読む。その制御ビットの初期位置は $i + kv + (T - 1 - k)u$ であり、式 7 が従う。$T = 0$ の答えは入力線 d_i である。正の時刻で速度が等しい場合は、制御ビットの添字がすべて一致するため、一つの制御ビットと一つのデータビットの論理積になる。初期制御ビットの添字は一般に $i + (T-1)u + k(v-u)$ と書ける。速度が異なる場合は、添字が順方向または逆方向に $i, \dots, i + T - 1$ と並ぶ。異なる各因子について、ほかの因子を 1 に固定してその因子を反転すると出力が変わるので、すべての因子が本質的である。従って等速の場合に本質的座標は二つ、異速の場合は $T + 1$ 個である。m 個の因子に対し、高さ $\ell(m)$ の平衡 AND 木が本質的入力による下界を達成する。葉の数が 2 のべきになるまで補うと、二入力ゲート数は $2^{\ell(m)} - 1 \le 2m$ となる。$\square$

$(u, v) = (0, 0)$ は、滞留制御を c_i とした凍結制御の移動なしの場合である。u だけを 1 にすると、データが移動しなくても対数深さになる。$(u, v) = (1, 1)$ ではデータと制御がともに移動するが、等速なので定数深さである。この単一経路の規則で効くのは、データ経路とともに動く座標系で出会う異なる初期制御ビットの個数である。[1] の時間依存の枠組みにはこの規則も含まれる。経路が一つであるため、正確な深さを求められる。

5 関連研究

Pascal の行の偶奇と高速予測。 奇係数の個数 $2^{p(T)}$ は古典的な結果である。Rowland は二進の場合の個数を Glaisher に帰し、Lucas の定理から導いている [2]。[1] のセル・オートマトンの高速予測では、すでに斉次加法的規則に Pascal 係数を用いている。同研究の剰余加算ゲートは無制限のファンインを許す。本論文では、各時刻で有界ファンインの下界を示し、それに定数因子まで一致する深さの上界を、検証済みの一様ド・モルガン回路生成器によって達成する。

従属する線形トラックと係数公式。 時間と空間に依存する線形段階を扱う Moore の一般的な分割統治法をここでの二値モデルに適用し、剰余和を平衡 XOR 木で実装すると、深さは $O(\log^2(T+2))$ となる [1]。制御を凍結し、滞留と移動の片側ステンシルを用いると、係数の計算を接頭辞集計に帰着させて $O(\log(T+2))$ を達成できる。式 3 の係数には、古典的な行列公式における対応物がある。該当する有限窓において、一ステップのデータ写像は上二重対角である。Higham の行列関数の差商公式では、間にある上副対角成分の積と、主対角成分上の差商の積を取る [3]。単項式 z^T に対する差商は次数 $T - k$ の完全斉次多項式になる。対角成分が

0 または 1 の場合は、同じ弱組成を数える。多項式恒等式に整数の 0 または 1 を代入した後で 2 を法として還元できる。

機械検証と凍結の意味。 Silvásiˇと Tomáseˇk は有界格子と計算可能なセル・オートマトンを Lean で形式化した [4]。これはセル・オートマトンの機械検証の先例である。本論文の成果物では、規則族の深さの分類と具体的な回路生成器を検証する。Ollinger と Theyssier の freezing モデルは、各格子点の状態全体に単調な順序を課す [5]。式 1 では制御語だけが固定され、各点のデータは周期的に変化しうる。本論文の貢献は、実行可能な規則分類器、時刻ごとの深さの上下界、凍結制御の規則族全体に対する検証済みの一様生成器を組み合わせた点にある。厳密な四分類と単一経路の移動制御に関する結果の先取性は、確認した文献からは判断できない。

6 形式化と適用範囲

入力窓のインターフェースによって、無限格子上の発展と有限入力を分ける。`rawSample` は配置から窓を読み取り、`decodeRaw` は任意の有効な窓を無限配置に拡張する。Lean では、その拡張から窓を読み取ると元のビット列が得られることを証明する。従って、配置から読み取った窓に対する正しさは、すべての有効な有限入力に対する正しさを含意する。時刻添字の回路族を入力長添字の回路族に移す際、有効な長さでは対応する同じ予測回路を選び、それ以外では拒否回路を選ぶ。

一様性の証明は、深さ上界を示した回路そのものの符号を生成する。これにはゲートと出力参照の可変長リストが含まれる。再利用可能な符号合成の補題は、並列ブロックと直列合成について参照の範囲と付け替えの正しさを保証する。生成器は個々の参照を再計算によって対数空間で取り出せる。分類定理では、正しさ、サイズ、一様性、時刻ごとの上界を、選択された単一の回路族について示す。移動制御の定理では、入力窓の長さごとに最小深さを求める。

凍結制御の各制御語は、0、x_i、x_{i+1}、$x_i + x_{i+1}$ の四種類の局所データ写像から一つを選ぶ。制御を固定すると、データの発展は片側かつ線形になる。入力窓は明示的に与えられ、その長さは T に対して線形に増える。回路は任意の格子点間に配線できる。付属の形式化には、ほかのモデルに対する合成とシミュレーションの判定基準も含まれる。それらの適用には、対象ごとに実装または帰着の証拠が必要である。

7 結論

凍結制御では、NC^0 に属する必要十分条件と、時刻の二進展開に従う Pascal 規則の深さの推移が得られた。非定数の分岐では、接頭辞の集計により経路係数を対数深さで求められ、単一の一様回路族が有効な入力長ごとに上界を達成する。移動制御では、相対速度によって一本のデータ経路が読む異なる初期制御ビットの個数が変わり、予測深さが決まる。

成果物の入手方法

形式化の結果は、この 固定された Lean ソースの版 に対応する。Typst ソースとビルド手順は プロジェクトのリポジトリ にある。PDF に対応する完全なコミット SHA でソースの版を特定できる。四言語版の再ビルドに使う Typst とフォントの固定版はリポジトリに記載している。GitHub Actions ではチェックアウトしたコミットから四言語版の PDF を再ビルドできることを検証する。リポジトリのルートで `./scripts/check.sh` を実行すると、厳格な Lean ビルドと公理監査を行う。主結果に対応する宣言は 付録 B に示す。

A 深さの内訳

正規化した計数回路の木は、初期化と各圧縮ラウンドでのコピーを含めて高々 $2 + 14b$ 層、最後の加算は高々 $1 + 8b$ 層であり、合計は $22(b + 1)$ 層以下である。従って計数は高々 $22B$ 層、計数結果の最下位ビットを取るパリティは、空の場合を含めて高々 $23B$ 層である。各行の判定には、ビット比較、論理積、時刻による選択を合わせて $5B$ 層を見込む。高々 $5B$ 層の移動ビット

の論理積は係数の参照と並列に計算する。復号回路全体では $22B + 5B + 3 \cdot 23B + 2 = 96B + 2 \le 98B$ 層となる。レジスタの初期化は正規化を含めて高々二層である。以降は高々 $2\ell(T+1)$ 段階で、各段階の深さは正規化を含めて高々二層である。従ってレジスタ経路は高々 $6B$ 層であり、制御関数の評価を含めた合計は $104B + \max(d_s, d_h)$ 層以下である。

B Lean の宣言との対応

以下のパスは `PredictionDepth/` からの相対パスである。

結果	Lean モジュールと宣言
凍結制御の反復	`FrozenPascal/Semantics.lean` `iterate_data`
入力窓のインターフェース	`FrozenPascal/GuardRules.lean` `rawSample_decodeRaw`
実行可能な分類器	`FrozenPascal/Classification.lean` `classify`、`classify_eq_iff`

一様分類	`FrozenPascal/UniformClassification.lean`
	`uniform_depth_classification`
	`predictionLanguage_mem_uniformNC_zero_iff`

一様予測回路	`FrozenPascal/UniformPrediction.lean`
	`uniformGuardedPrediction_code_logspace`
	`uniformGuardedPrediction_depth`

回路符号の合成	`Complexity/CodeLogspace.lean` `compCode_logspace`
Pascal 規則の台	`FrozenPascal/HomogeneousPascal.lean` `pascalSupport_card`

移動制御	`TransportedControl.lean`
	`iterate_data_true_iff`、`essential_prediction_iff`
	`exact_prediction_depth`、`constant_depth_iff`

参考文献

[1] C. Moore, 「Predicting Nonlinear Cellular Automata Quickly by Decomposing Them into Linear Ones」, Physica D: Nonlinear Phenomena, 巻 111, ページ 27–41, 1998, doi: 10.1016/S0167-2789(97)80003-6.

[2] E. Rowland, 「The Number of Nonzero Binomial Coefficients Modulo p^α」, Journal of Combinatorics and Number Theory, 巻 3, ページ 15–25, 2011, [オンライン]. 入手先: https://arxiv.org/abs/1001.1783

[3] N. J. Higham, 「The Power of Bidiagonal Matrices」, Electronic Journal of Linear Algebra, 巻 40, ページ 453–474, 2024, doi: 10.13001/ela.2024.8297.

[4] F. Silvásiˇ と M. Tomáseˇk, 「Lean Formalization of Bounded Grids and Computable Cellular Automata Defined Thereover」, Science of Computer Programming, 巻 195, ページ 102471, 2020, doi: 10.1016/j.scico.2020.102471.

[5] N. Ollinger と G. Theyssier, 「Freezing, Bounded-Change and Convergent Cellular Automata」, Discrete Mathematics and Theoretical Computer Science, 巻 24, 号 1, 2022, doi: 10.46298/dmtcs.5734.