## Ιόνιο Πανεπιστήμιο – Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών

#### Παραδείγματα ISA

(η βασική 32-bit αρχιτεκτονική RISC-V)

http://mixstef.github.io/courses/comparch/



Μ. Στεφανιδάκης


# Η Αρχιτεκτονική Συνόλου Εντολών RISC-V

- Μια ανοικτή (open/free) αρχιτεκτονική συνόλου εντολών (ISA)
  - Εεκίνησε από τον ακαδημαϊκό χώρο (Berkeley) αλλά τα τελευταία χρόνια γνωρίζει άνθιση στη βιομηχανία
  - Όλο και περισσότεροι κατασκευαστές σχεδιάζουν και υλοποιούν μονάδες επεξεργασίας με την αρχιτεκτονική συνόλου εντολών RISC-V
  - Δεν επιβάλλει συγκεκριμένη υλοποίηση αλλά έχει σχεδιαστεί για να διευκολύνει πιθανές υλοποιήσεις
- Η αρχιτεκτονική προδιαγράφει ένα βασικό σύνολο εντολών με πράξεις ακεραίων (32 ή 64 bits)
  - Και μία σειρά από επεκτάσεις (extensions)
  - Τη βασική 32-bit μορφή (RV32I) θα δούμε στη συνέχεια

#### Κωδικοποίηση εντολών RV32I ISA

- 40 διαφορετικές εντολές
  - Κάθε εντολή έχει εύρος 32 bits
- Οι εντολές ομαδοποιούνται ως προς τη μορφή (instruction formats)
  - R, I, S, B, U και J Type
- 32 καταχωρητές (x0 έως x31) και επιπλέον ο program counter (pc)
  - Με εύρος 32 bits ο καθένας

### Πράξεις μεταξύ καταχωρητών (R-type)



## Επιλογή πράξης

| funct7  | funct3 | πράξη |
|---------|--------|-------|
| 0000000 | 000    | ADD   |
| 0100000 | 000    | SUB   |
| 0000000 | 001    | SLL   |
| 0000000 | 010    | SLT   |
| 0000000 | 011    | SLTU  |
| 0000000 | 100    | XOR   |
| 0000000 | 101    | SRL   |
| 0100000 | 101    | SRA   |
| 0000000 | 110    | OR    |
| 0000000 | 111    | AND   |

rd = (rs1 < rs2)?1:0

31..25 24..20 19..15 14..12 11..7 6..0

funct7 rs2 rs1 funct3 rd opcode


00000000 000000 11101 0000 00101 0110011

add x5, x29, x0 // x5 
$$\leftarrow$$
 x29 + x0

bytes εντολής: 00 0E 82 B3


#### Πράξεις με σταθερή τιμή (I-type)

|   | 3120                                | πράξη        | funct3     |
|---|-------------------------------------|--------------|------------|
|   | imm[11:0]                           | ADDI<br>SLLI | 000<br>001 |
|   |                                     | SLTI         | 010        |
|   |                                     | SLTIU        | 011        |
|   |                                     | XORI         | 100        |
|   |                                     | SRLI/SRAI    | 101        |
|   |                                     | ORI          | 110        |
| D | $rd \leftarrow rs1 \pi_{\parallel}$ | ANDI         | 111        |
|   |                                     |              |            |



0 = logical shift

1 = arithmetic shift



Αρχιτεκτονική Η/Υ - Παραδείγματα ISA"

31..25 24..20 19..15 14..12 11..7 6..0

0?00000 imm[4:0] rs1 funct3 rd opcode

0100000 00110 00010 101 00100 0010011

srai x4, x2, 6

 $\sqrt{/x4} \leftarrow x2 >> 6$ 

bytes εντολής: 40 61 52 13

#### Load (I-type)

31..20 19..15 14..12 11..7 6..0


offset[11:0] rs1 funct3 rd opcode

| funct3 | μεταφορά      |
|--------|---------------|
| 000    | LB (8 bits)   |
| 001    | LH (16 bits)  |
| 010    | LW (32 bits)  |
| 100    | LBU (8 bits)  |
| 101    | LHU (16 bits) |

εύρος μεταφοράς

0000011

 $rd \leftarrow mem[rs1 \pm offset]$ 



#### Store (S-type)

31..25 24..20 19..15 14..12 11..7 6..0

offs[11:5] rs2 rs1 funct3 offs[4:0] opcode

| funct3 | μεταφορά     |
|--------|--------------|
| 000    | SB (8 bits)  |
| 001    | SH (16 bits) |
| 010    | SW (32 bits) |

εύρος μεταφοράς

0100011

 $rs2 \rightarrow mem[rs1 \pm offset]$ 

#### Conditional Branches (B-type)

| 31       | 3025       | 2420 | 1915 | 1412   | 118       | 7        | 60     |
|----------|------------|------|------|--------|-----------|----------|--------|
| offs[12] | offs[10:5] | rs2  | rs1  | funct3 | offs[4:1] | offs[11] | opcode |

| funct3 | σύγκριση (cmp) |
|--------|----------------|
| 000    | BEQ (==)       |
| 001    | BNE (!=)       |
| 100    | BLT (<)        |
| 101    | BGE (>=)       |
| 110    | BLTU (<)       |
| 111    | BGEU (>=)      |

1100011 είδος σύγκρισης

 $pc \leftarrow pc \pm offset$ if rs1 cmp rs2 is true

•Οι εντολές RISC-V είναι το λιγότερο 16 bits (2 bytes)  $\rightarrow$  κάθε εντολή σε ζυγή διεύθυνση  $\rightarrow$  το offs[0] είναι πάντα 0 και δεν αποθηκεύεται.

•Μετατόπιση ±4ΚiΒ από τρέχουσα εντολή (branch)

#### bytes εντολής: FE 98 D8 E3

Σημ.: -16 (σε 13 bits) = 1 1111 1111 000(0) Δεν ξεχνάμε και το bit0 που θεωρείται πάντα 0

#### Jump and link (JAL, J-type)

rd 
$$\leftarrow$$
 pc + 4 (next instruction)  
pc  $\leftarrow$  pc  $\pm$  offset

Σημ.: offs[0] πάντα 0, δεν αποθηκεύεται  $\rightarrow$  21 bits για offset. Μετατόπιση  $\pm 1$ MiB από τρέχουσα εντολή (branch)

#### Jump and link register (JALR, I-type)

31..20 19..15 14..12 11..7 6..0

offset[11:0] rs1 funct3 rd opcode

$$000 1100111$$

rd  $\leftarrow$  pc + 4 (next instruction)

pc  $\leftarrow$  rs1  $\pm$  offset

Σημ.: Εδώ προστίθεται το offset στον rs1 και στην τιμή που προκύπτει το bit0 γίνεται 0

#### Μεγάλες σταθερές (U-type)

```
lui rd, imm // rd ← imm << 12
auipc rd, imm // rd ← pc + (imm << 12)
```

Σημ.: Εντολές για να βάλουμε σταθερές των 20 bits στο «πάνω» μέρος ενός καταχωρητή

Συνδυάζονται με άλλες εντολές που φορτώνουν τα 12 «χαμηλότερα» bits του καταχωρητή (π.χ. ADDI, αλλά προσοχή στην επέκταση προσήμου!)