
System Verilog Assertions (SVA)


```
fifo_will_never_goes_full: assert property(
 a(posedge clk) !fifo is full
);
memory_write: assert property(
 and (posedge clk) disable iff(reset)
  en |=> mem[$past(addr)] == $past(data)
);
```

Типы ассершенов



Структура concurrent assertion

Операторы импликации в concurrent assertion



Операторы

Оператор	Применение
##n ##[m:n]	операторы задержки на фиксированное число тактов и диапазон тактов соответственно
!, , &&	булевы операторы
->	совмещённая импликация
=>	несовмещённая импликация lication

Системные функции

Функция	Применение
\$rose	возвращает true, если младший бит выражения изменился в 1. В противном случае, возвращает false.
\$fell	возвращает true, если младший бит выражения изменился в 0. В противном случае, возвращает false.
\$stable	возвращает true, если значение выражения не изменилось. В противном случае, возвращает false.
\$past(expression, num_cycles)	возвращает значение выражения expression num_cycles циклов назад.
\$countones	возвращает число единиц в выражении
\$onehot	возвращает true если ровно один бит равен 1. Если ни один из бит не равен 1 или таких бит больше одного, возвращает false
\$onehot0	возвращает true, если ни одного бита, или только один равен 1.
\$isunknown	возвращает true, если хотя бы один бит в выражении равен X или Z.

Подключение ассершенов