TA147

TALLER DE SISTEMAS DIGITALES

Implementación de Sistema Secuencial en VHDL

Primer Trabajo Práctico

Alumno
Klöckner, Martin Javier

Correo electrónico
mklockner@fi.uba.ar

Índice

1 Introducción **2**

2 Diseño **2**

3 Simulación **3**

4 Síntesis **4**

5 Conclusión **4**

Índice de figuras

1 Diagrama de estados del control de semaforos 2
2 Resultado de las señales simuladas 4

En el presente trabajo se realiza el diseño, simulación y síntesis de un sistema digital destinado al control de dos semaforos en una intersección. Se emplea el lenguaje de descripción de hardware VHDL para modelar el sistema y la herramienta de linea de comandos GHDL para la compilación y simulación del diseño. Por ultimo se utliza Xilinx Vivado para reliazar una sintesis sobre el dispositivo xc7a15tftg256-1.

1. Introducción

El control de tráfico en intersecciones es un problema clásico en sistemas digitales. La implementación mediante hardware programable permite obtener soluciones eficientes, determinísticas y además flexibles.

El objetivo del trabajo, entonces, es diseñar e implementar un sistema digital que controle el estado de dos semaforos en la intersección de dos calles.

2. Diseño

Para la implementacion del control de los dos semaforos se modela al sistema como una maquina de estados finita compuesta de seis estados ciclicos, en la que cada estado representa una configuración de luces. El diagrama de estados de la maquina de estados diseñada se muestra en la figura 2.



Figura 1: Diagrama de estados del control de semaforos

Para este trabajo se considera que el estado de cada semaforo es, ordenados en orden secuencial: solo luz roja encendia, luz roja y amarilla encendida al mismo tiempo, solo luz verde encendida y solo luz amarilla encendida. Y los

estados de la maquina de estados representas la configuración de luces como se muestra a continuación

- state_0: primer semaforo en rojo, segundo en verde.
- state_1: primer semaforo en rojo, segundo en amarillo.
- state_2: primer semaforo en rojo y amarillo, sngundo en rojo.
- state_3: primer semaforo en verde, segundo en rojo.
- state_4: primer semaforo en amarillo, segundo en rojo.
- state_5: primer semaforo en rojo, segundo en rojo y amarillo.

A cada estado del semanforo se asigna un valor de tiempo en segundos, para los estados solo rojo o solo verde se asigna 30 segundos y para los estados que involucran amarillo se asignan 2 segundos.

Dado que el dispositivo programable en el cual se sintetizará el diseño solo dispone de una señal de reloj de frecuencia 50 MHz, se implementa un modulo de reloj de tiempo real (Real Time Clock, RTC) que permita determinar cuandos milisegundos reales pasan en cada estado. Esto se hacen contando los ciclos de reloj, sabiendo que el contando se incrementa cada $1/50MHz$ segundos.

3. Simulación

Para realizar la simulacion se creó un nuevo módulo en el cual se encapsula el sistema diseñado, esto de manera de proporcionar señales ficticias que actuen como entradas y salidas. En particular, para la señal de reloj, se utilizó un reloj de frecuencia 1 MHz, pero se .^{en}gaño.^{a}l moudlo rtc para que cuente hasta $1/1000$ veces la frecuencia de reloj. De esta forma, un segundo de tiempo real"se tranforma en un milisegundo de tiempo de simulación.

Como herramientas de simulación se utilizó *GHDL* y *make* para organizar el proceso de analisis, elaboracion y simulacion del sistema, luego durante la sintesis, Vivado tambien proporciona una opción de simulación utilizando los mismos módulos. Para la visualización de las señales se utilizó *surfer*, el cual es un programa similar a *GTKWave*. El resultado de la simulacion se muestra en la figura 2 a continuación.



Figura 2: Resultado de las señales simuladas

4. Síntesis

Utilizando Vivado se realizo una sintesis del sistema sobre el dispositivo FPGA modelo xc7a15tftg256-1.

5. Conclusión

En este trabajo se logró implementar un controlador de intersección utilizando VHDL y validado mediante simulación en GHDL. Luego se realizo una sintesis utilizando Vivado. Con respecto a las maquinas de estados finitos, se concluye que resultan adecuadas para este tipo de aplicaciones.