
Dělička hodin s differenčním vstupem

Jakub Kákona, Martin Kákona, kaklik@mlab.cz 22. února 2017

Abstrakt

Může být nastaveno více dělících poměrů. Možnosti jsou $(\div 1, \div 2, \div 4, \div 8)$ nebo $(\div 2, \div 4, \div 8, \div 16)$. EN vstup je synchronní s interními hodinami, proto dojde k vypnutí výstupu při návratu na nulu.





Obsah

1	Technické parametry				
	Popis konstrukce2.1 Zapojení2.2 Odrušení				
3	Výroba a testování 3.1 Osazení	5			


1 Technické parametry

Parametr	Hodnota	Poznámka
Napájecí napětí	3.3 V	cca 100 mA
Typy vstupní diff logiky	LVDS, LVPECL, CML, HSTL, HCSL	
Logika řídících signálů	LVTTL, LVCMOS	
Pracovní frekvence vstupu	< 3 GHz	
Dělící poměry QA	$\div 1, \div 2, \div 4, \div 8$	
Dělící poměry QB	$\div 2, \div 4, \div 8, \div 16$	

2 Popis konstrukce

2.1 Zapojení

Zapojení modulů je identické s doporučeným zapojením z katalogového listu. Vstupy a výstupy jsou vyvedeny na diferenční signály SATA konektorů. Řídící signály lze ovládat přímo z procesoru připojením výstupního pinu na hřebínek, nebo lze dělící poměr navolit pevně Jumpery.



2.2 Odrušení

Tento digitální modul může produkovat rušení v napájení. Je proto vhodné jej v citlivých analogových aplikacích připojovat krátkým napájecím kablíkem.

3 Výroba a testování

Modul se testuje optickou kontrolou spojů a následným připojením na laboratorní zdroj s omezením proudu. Dále by po připojení zdroje hodinového signálu například CLK-GEN01B musí být na všech jeho výstupech přítomný digitální vydělený signál odpovídající nastavenému dělícímu poměru. To lze ověřit například zařízením ACOUNTER02A.

3.1 Osazení


Modul se osazuje standardním postupem požívaným pro SMD součástky.


Počet	Označení	Тур	Pouzdro
2	C2,C3	100nF	C0805
1	C1	$10\mathrm{uF}$	ELYTB
1	D1	M4	SMA
1	R2	50	R0805
1	U1	NB6L239	QFN16-3x3
4	J1,J2,J3,J4	SATA_MALE	SATA7
2	$_{ m J6,J7}$	JUMP2X1	JUMP2X1
3	J8,J9,J5	JUMP2X3	JUMP2X3

Tabulka 1: Seznam součástek osazovaných na desku plošného spoje.

Reference

[1] Wiki stránka modulu MLAB wiki stránka modulu CLKDIV01A





Obrázek 1: Osazovací plán horní a spodní strany plošného spoje