Instituto Tecnológico de Buenos Aires

22.99 Laboratorio de Microprocesadores

Trabajo Práctico de Laboratorio Nº 1

HC11

Grupo 5:

Matías Larroque Leg. 56597

Lucero Guadalupe FERNANDEZ Leg. 57485

Manuel Mollón Leg. 58023

Ezequiel VIJANDE Leg. 58057 Profesor:

Daniel Jacoby Nicolás Magliola Diego Matías Ismirlian

Entregado: 23 de Agosto de 2019

1. Diagramas de tiempo

Como primer ejercicio se cargó un programa en una RAM externa al HC11, el cual consiste en un bucle sin salida en el cual se carga el contenido de una dirección de memoria externa ROM - FLASH en el registro "A" del HC11. A continuación se presenta una imagen de los diagramas de tiempo esperados de algunos buses y señales representativas de la placa "Equinoxe".




Figura 1: Diagramas de tiempos esperados

En efecto, esta respuesta se pudo comprobar satisfactoriamente midiendo las señales sobre la placa con un osciloscopio. En cada nivel alto de la señal se midieron 5 Volts, mientras que en los niveles bajos se midieron 0 Volts.

En las mediciones, se logró observar la multiplexación del bus de datos con la parte baja del bus de adress, se identificó la periodicidad del data strobe y se pudo notar como se activa el adress strobe luego de que el data strobe se desactiva. Además, en cuanto a la señal de LIR, se pudo identificar que esta tarda más ciclos en activarse luego de una instrucción "ldaa" (opcode B6), con respecto a la instrucción de "jump" (opcode 7E), lo que significa que la instrucción de cargar el contenido de la una dirección de la ROM en el registro "A" lleva más ciclos de maquina para ser ejecutada que la instrucción de jump.

2. Dump de zona de memoria libre

En el segundo ejercicio de la guía se propuso mostrar una zona de memoria libre (sin asignar) mediante el programa "Monitor" (se realizó un "dump" de memoria). Al realizar esto se obtuvo lo siguiente en la consola provista por el software utilizado:



Figura 2: Resultado del dump de memoria con "Monitor"

Se puede observar en el resultado, que el contenido de cada unidad de memoria es la parte baja de dicha dirección de memoria. Esto se debe a que se desea realizar un dump de memoria, para lo cual se accede a la zona de memoria en cuestión modificando el bus de adress con las direcciones correspondientes. Al realizar esto, el bus de datos que posee la información sobre la parte baja del address a leer (debido a la multiplexación propia del HC11), mantiene esta misma información al momento de leer (con data strobe activo) ya que la zona de memoria no se asigna de ningún periférico (por ser zona libre) lo cual implica que la señal del bus de datos se mantenga igual a la parte baja del adress debido a las capacidades de la línea del bus. Es decir, que mediante el bus de datos el HC11 "lee" el valor que anteriormente "escribió" para lograr acceder a la zona de memoria libre.

3. Medición del tiempo de acceso a memoria

Teniendo en cuenta lo mencionado en la sección anterior sobre como las capacidades de las líneas de buses son capaces de mantener el valor de una señal ante una conexión con alta impedancia, se procede a medir el tiempo de acceso tanto de una memoria RAM como ROM. Para esto se procedió a correr un programa tal que intente acceder a una posición de memoria par (al acceder el bit menos significativo del bus de address se encuentra nivel alto) cuyo contenido sea un valor impar (el bit menos significativo del bus de datos, el cual se encuentra multiplexado con el bit menos significativo del bus de address según la señal "data strobe", se activa a nivel alto) y se midió el tiempo que tardó en realizarse esta transición, siendo este tiempo medido aproximado al tiempo de acceso a memoria si se considera que el tiempo que se tarda en escribir el dato en el bus de datos es despreciable. A continuación se presentan las mediciones realizadas:

La imagen de la izquierda corresponde a la medición de la RAM para la cual se obtuvo un tiempo de acceso de 22(ns), mientras que la medición de la derecha corresponde al tiempo de acceso a la ROM siendo el resultado igual a 33(ns), siendo este mayor al tiempo de acceso la memoria RAM como era de esperar.

Finalmente, el razonamiento nos llevó a obtener un resultado coherente según los tiempo de acceso que se indican en las hojas de datos de las memorias utilizadas.

4. Cableado de un periférico

En el cuarto y último ejercicio de la guía se pretende habilitar un latch de 8 bits como periférico de salida mediante una línea de input/output "IO1" disponible en el conector de expansión del HC11. La señal de habilitación ("CE") de esta línea es una salida de la PAL de la placa "Equinoxe" utilizada, cuya ecuación es la siguiente:

$$\overline{CE} = A_{15}.\overline{A_{14}}.A_{13}.\overline{A_{12}}.E$$

Siendo " A_x " los bits correspondientes al bus de adress y "E" el bit de "data strobe".




Figura 3: Medición tiempo de acceso a memoria

Dicho esto, se utilizó el integrado "74 hc 374" que contiene 8 flip flops tipo D, cuyo pin de enable (o "clock") se conectó con la señal "IO1" de la placa Equinoxe mientras que sus 8 entradas " D_x " fueron conectadas con el bus de datos del HC11. Además, para verificar que la línea de "output" esta asociada a la direcciones de memoria A000 - AFFF, a los cuatro bits más significativos del bus de address se conectaron cuatro leds que se deberían prender según el valor hexadecimal "A" (1010).

El programa utilizado para la verificación del correcto conexionado es el siguiente:

org \$2000 ldaa #0 staa \$A000 ldaa #FF staa \$A000

jmp \$2000

A continuación se exponen imágenes de la Interconexión entre la placa "Equinoxe y los flip flops:




Figura 4: Implementación Física

Luego de ejecutar el programa de prueba se logró identificar el acceso a la dirección asignada, ya que se encendieron los leds indicando que el nibble más significativo del bus de address logra contener "A" en algún momento del programa (al ejecutar la instrucción staa \$A000), y además porque se logró medir la señal IO1. A continuación se muestran las señales de IO1 (color rosa) y data strobe (color amarillo):



Figura 5: Medición 1 - Chip Enable /IO1 (rosa) y Data Strobe (amarillo)

Se puede notar que la activación del clock del flip flop (flanco ascendente de la señal rosa) coincide con un flanco ascendente del data strobe, pero esto no significa que ante la señal de flanco ascendente del clock existe un dato válido, ya que para esto es necesario un tiempo luego del data strobe. Por ende, con el resultado de esta medición ya se podría concluir que no se logra guardar datos válidos a las salidas de los

flip flops.

En efecto, en la siguiente imagen se muestra el resultado de la medición de un pin de entrada " D_x " de uno de los flip flops (color amarillo) superpuesto con el de la medición de la señal IO1 (color rosa) y se puede notar que el dato arriba al pin luego del flanco ascendente de la señal que funciona como clock.




Figura 6: Medición 2 - Pin D y Señal IO1/Señal de clock

A partir de estos resultados, se puede notar que si se hubiera un "gated - latch" en lugar de un flip flop que se active por flanco, se hubiera logrado "escribir" datos correctamente en el periférico.