Arquitectura del MIPS

Arquitectura de Computadoras I

Prof. Dr. Martín Vázquez









Antes de esta clase



Repasaron...

- Clase: "Introducción a Arquitectura de MIPS"
 - cátedra "Introducción a la Arquitectura de Sistemas", 2do de Ing.
 Sistemas
- Conceptos requeridos
 - principios de diseño
 - juego de instrucciones
 - formato de memoria y registros internos
 - modos de direccionamiento

Procesador MIPS (repaso)





- Procesador MIPS (Microprocessor without Interlocked Pipeline Stages)
- 32 registros de uso general: \$0..\$31 (excepto el \$0=0)
- datos, memoria e instrucciones de 32 bits
- memorias de datos y programa separadas (Harvard)
- memoria con 2³⁰ palabras de 32 bits
- dos instrucciones para accesos a memorias
 - load (carga una palabra de memoria en registro)
 - store (carga el contenido de un registro a la memoria)

Acerca de Memoria (repaso)




- Existen instrucciones que transfieren datos desde memoria de datos y registros internos: load y store
- Cada byte posee su dirección
- Posee una memoria de 2³⁰ palabras de 32 bits (4 bytes)






Conjunto de Instrucciones del MIPS (32 bits)

Tres formatos de instrucciones





Tipo-R



op: código de operación

rd: identificador de registro destino

rt y rs: identificador de registros

fuentes

shamt: desplazamiento deseado

funct: selección de función asociada



Tipo-R

31	25	20	15	10	5 0
ор	rs	rt	rd	shamt	funct
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits

op: código de operación

rd: identificador de registro destino

rt y **rs**: identificador de registros

fuentes

shamt: desplazamiento deseado

funct: selección de función asociada

Ejemplos: add, sub

add rd, rs, rt # rd = rs+rt

sub rd, rs, rt # rd = rs-rt



Tipo R - Ejemplos

```
add $17, $12, $23 # $17= $12+$23
```


0	0 12		17	0	32	
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	

slt \$1, \$2, \$3 # *if* \$2<\$3 *then* \$1=1 *else* \$1=0

0	0 2		1	0	42	
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	



Tipo-I



op: código de operación


rt: identificador de registro destino

rs: identificador de registros fuente

inmediate: dato inmediato en 16 bits



Tipo-I



op: código de operación


rt: identificador de registro destino

rs: identificador de registros fuente


inmediate: dato inmediato en 16 bits


Ejemplos: addi, beq, lw

addi rt, rs, inm # rt = rs+inm
beq rt, rs, L # if rt==rs then goto L
lw rt, inm(rs) # rt= mem[rs+inm]




Tipo I – Ejemplos (operaciones aritméticas-lógicas)







Tipo I – Ejemplos (saltos condicionales)



 bne \$11, \$12, 50
 # if \$12<>\$11 then PC= PC+4+50*4


 31
 25
 20
 15
 0


 5
 12
 11
 50

 6 bits
 5 bits
 16 bits




Tipo I – Ejemplos (acceso a memoria)







Tipo-J




op: código de operación

target address: dirección destino de

salto



Tipo-J




Ejemplo: j

op: código de operación

target address: dirección destino de

salto

j L # goto L



Tipo J – Ejemplos (saltos incondicionales)

$$\mathbf{j}$$
 334 # PC = (PC+4)[31..28] & 334*4

2	334
6 bits	26 bits

3	189
6 bits	26 bits

Modos de direccionamiento (repaso)




- 5 modos de direccionamiento
 - Mediante registros
 - Tipo-R. ej: add, sub, and...
 - Inmediato
 - Tipo-I. ej: addi, subi, andi...
 - Mediante registro base
 - Tipo-I. ej: Iw y sw
 - Relativo a PC
 - Tipo-I. ej: beq, bne
 - Pseudo directo:
 - Tipo-J. ej: j, jal

Modos de direccionamiento (repaso)












3. Base addressing



4. PC-relative addressing



5. Pseudodirect addressing







- Microprocesador de 32 bits de un ciclo
 - También llamado uniciclo o combinacional
 - Cada instrucción se ejecuta en un ciclo de reloj
- Se diseñará para las siguientes instrucciones
 - Referencia a memorias: lw y sw
 - Aritméticas-lógicas de tipo-R: add, sub, and, slt, ...
 - Saltos: beq



 Ejecución RTL (Register Transfer Level) de una instrucción

Ejemplos:


```
add $8, $7, $9
```

IR
$$\leftarrow$$
 Mem[PC];
PC \leftarrow PC + 4
Reg[8] = Reg[7]+Reg[9]




- Para todas las instrucciones los dos primeros pasos son los mismos:
 - Obtener la instrucción desde la memoria y actualizar el PC
 - Leer uno o dos registros
- El resto de los pasos depende de la instrucción a ejecutar
- Todas usan de alguna manera la ALU
 - Referencia a memoria: cálculo de dirección de acceso
 - Aritméticas-lógicas: según campo funct de la instrucción
 - Saltos: para determinar condición


































 Parte del circuito para extracción de instrucción (Fetch)



- Parte del circuito para instrucción Aritméticas-lógicas (Tipo-R)
 - extracción de operandos
 - ejecución
 - almacenamiento de resultado




- Parte del circuito para salto condicional (beq)
 - ALU para evaluar la condición de salto
 - Sumador para determinar la dirección de salto






- Parte del circuito para salto condicional (beq)
 - ALU para evaluar la condición de salto
 - Sumador para determinar la dirección de salto




- Parte del circuito para instrucciones lw y sw
 - ALU determina la dirección de acceso a memoria






Combinación de todos los circuitos...




Completo con Unidad de Control






Completo con Unidad de Control





Señales de control para Instrucción tipo-R





RegDst = 1

ALUSrc = 0

MemtoReg = 0

RegWrite = 1


MemRead = 0

MemWrite = 0

Branch = 0

ALUOp1 = 1

Señales de control para instrucción lw





RegDst = 0

ALUSrc = 1

MemtoReg = 1

RegWrite = 1


MemRead = 1

MemWrite = 0

Branch = 0

ALUOp1 = 0

Señales de control para instrucción sw





RegDst = X

ALUSrc = 1

MemtoReg = X

RegWrite = 0


MemRead = 0

MemWrite = 1

Branch = 0

ALUOp1 = 0

Señales de control para instrucción beq





RegDst = X

ALUSrc = 0

MemtoReg = X

RegWrite = 0

MemRead = 0

MemWrite = 0

Branch = 1

ALUOp1 = 0




- Las señales generadas por la Unidad de Control actúan sobre:
 - mutiplexores,
 - habilitación de escritura en banco de registros y memorias
 - operaciones de la ALU

Instruction	RegDst	ALUSrc	Memto- Reg		Mem- Read	Mem- Write	Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
1w	0	1	1	1	1	0	0	0	0
SW	Χ	1	X	0	0	1	0	0	0
beq	X	0	Х	0	0	0	1	0	1



Si agregamos la implementación de la instrucción j al diseño



RegDst = X

ALUSrc = X

MemtoReg = X

RegWrite = 0

MemRead = 0

MemWrite = 0

Branch = 0


ALUOp1 = X


ALUOp0 = X


Jump = 1

Operación


PC = (PC+4)[31..28] & target_address<<2











Microprocesador uniciclo Inconvenientes



- Se debe respetar la instrucción que más tarda para determinar el tiempo de ciclo de reloj
- Todas las instrucciones utilizan la misma cantidad de tiempo que la instrucción más lenta
- Mucho tiempo de cómputo para programas con muchas instrucciones
- Duplicación de componentes de similar funcionalidad
- Imposibilidad de reutilizar componentes inactivos durante la ejecución de una instrucción