به نام خدا

گزارش پروژه معماری کامپیوتر


محمدمهدي آقاجاني

9331056

آرایه داده ای (data array)


آرایه ای از std logic vector ها ست که در واقع 64 عنصر دارد. این ماژول حساس به لبه بالارونده کلاک است و اگر سیگنال wren فعال باشد اقدام به نوشتن می کند در غیر این صورت از همین آرایه ، داده مربوطه را می خواند و در خروجی قرار میدهد.

شکل موج خروجی وقتی که wren = 0 :



شکل موج خروجی وقتی wren = 1 است :

در این حالت داده wrdata در خانه آدرس که 000000 است قرار گرفته همچنین به خاطر این جایگزینی موفق داده در خروجی نیز قرار گرفته است :




: Tag valid array

نحوه ساخت این ماژول مانند آرایه داده ای می باشد و حساس به لبه بالارونده کلاک است توجه کنید که در ابتدا به صورت پیش فرض تمامی داده های tag ها برابر 1111 تمامی داده های valid برابر صفر قرار داده شده است


در زیر شکل موج به ازای wren = 0 , reset = 0 را مشاهده می کنید :

در این حالت بدلیل اینکه سیگنال invalidate برابر صفر است valid خانه مورد نظر تغییری نکرده و برابر همان مقدار قبلی ست به همین دلیل در خروجی سیگنال 01111 را مشاهده میکنیم




در این حالت شکل موج را به ازای wren = 1 , reset = 0 مشاهده می کنید

دقت کنید که به این علت valid مربوط به آدرس داده شده صفر شده است که invalidate برابر 1 در نظر گرفته شده و UI باید valid مربوط به آدرس داده شده برابر یک قرار میگرفت



در این حالت reset برابر یک قرار داده شده :

دقت کنید که wren برابر یک است و invalidate برابر صفر است به همین خاطر در ابتدا خروجی برابر داده نوشته شده در آرایه قرار میگیرد و سیس بعد از اینکه ریست برابر یک قرار داده می شود تمامی آرایه برابر صفر قرار میگیرد



: (miss-hit logic) منطق مطابقت

این مدار چون حساس به کلاک نیست باید در سطح گیت پیاده شود که از گیت xnor برای مقایسه استفاده شده است و در نهایت با valid مقایسه می شود تا نتیجه را مشخص کند.

در زیر جدول درستی و جدول کارنو را می کشیم . توجه کنید که برای هر بیت ورودی یک جدول می کشیم و بعد آن ها را ادغام میکنیم. این کار بدین دلیل است که تعداد ورودی های بیتی خیلی زیاد می باشد و جدول کارنو دچار پیچیدگی می شود.

| Tag(i) | W(i) | valid | Equal_w(i) |
|--------|------|-------|------------|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |

| valid | 00 | 01 | 11 | 10 |
|-------|----|----|----|----|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 |


با توجه به جدول بالا خواهيم داشت :

 $equal_{w(i)} = valid. \sim w(i). \sim tag(i) + tag(i). w(i). valid = valid. (tag(i) \odot w(i))$


با توجه به بالا و با توجه به این نکته که باید برای اینکه یک مطابقت رخ دهد تمامی (equal_w(i) ها برابر یک باشند پس خواهیم داشت :

 $w_{valid} = valid. (tag(0) \odot w(0)). (tag(1) \odot w(1)). (tag(2) \odot w(2)). (tag(3) \odot w(3))$

در این حالت شکل موج را در حالتی که hit رخ داده است مشاهده می کنید:




در این حالت miss رخ داده است و علت این است که w0 دارای بیت valid مساوی صفر می باشد و دیگری نیز اصلا تگ برابر با تگ ورودی ندارد:




سیاست جایگزینی (Iru array) :

این ماژول حساس به کلاک است و دارای سه سیگنال کنترلی read_w0 و read_w1 و read_w1است که هر وقت read برابر یک باشد به این معناست که cache در حال خواندن است و شمارنده به ازای آدرس ورودی یکی زیاد می شود که این افزایش برمبنای سیگنال کنترلی دیگری به نام read_w0 و read_w1 است که اگر اولی یک باشد شمارنده مربوط به w0 زیاد میشود و اگر دومی یک باشد شمارنده مربوط به w1 یکی زیاد می شود

در زیر شکل موج مربوط به حالت read = 1 , read_w0 = 0 را مشاهده میکنید :




در شکل زیر شکل موج در حالت کلی تر را برای این ماژول مشاهده میکنید :



نحوه کارکرد controller :

این ماژول دارای یک سری خروجی هایی ست که تماما سیگنال های کنترلی بقیه ماژول ها هستند که عبارتند از : invalidate , ram_write ,ram_read ,read_cache,wren برای کارکرد آن یک FSM طراحی کردیم که به صورت زیر است


Invalidate:i,ram write:rw,ram read:rr,read cache:rc,wren:wr




البته توجه کنید که در پیاده سازی FSM بالا برای صرفه جویی در زمان و کم کردن استفاده از زمان کلاک برخی state ها در هم ادغام شده و سیگنال ها بعضا با گذاشتن شروطی در یک state تایین می گردند که البته علت این کار این است که برخی از سیگنال های ورودی این ماژول مانند is_hit چون توسط مدار های ترکیبی تعیین میگردند خیلی زود مشخص می شوند و ربطی به کلاک ندارند

کارکرد ram:

این ماژول همانند data array عمل می کند ولی تنها سیگنال کنترلی آن همان rw است که در زیر شکل موج را به ازای حالت rw = 0 مشاهده میکنید :




در زیر شکل موج به از ای حالت 1=w=1 می بینید که باید دیتا در آدرس مربوطه نوشته شود :




آزمایش ماژول کلی ram_cache :


Addr = 0000000000, reset_n = 0, read = 1, write = 0, wrdata = 111111111111111111111100000000011




Addr = 0000000000 , reset_n = 0 ,read = 0 , write = 1 , wrdata = 111111111111111111111100000000011




: ram_cache شکل موج حالت کلی ماژول





توجه : سیگنال های clk , address , invalidate , wrdata , reset جزو ورودی های cache هستند و هر یک مستقیم به ماژول های مربوطه وصل می گردند .

نحوه اتصال ماژول های ram_cache :



توجه : در اینجا سیگنال های clk , address , write_request , read_request , wrdata , reset سیگنال های ورودی هستند.

البته سیگنال wrdataی که از ورودی می آید مستقیما به data_in در رم وصل می شود و wrdata در است. در البته سیگنال می گیرد.

خروجی های ماژول نیز خروجی مالتی پلکسر و hit از cache می باشد.