

به نام خدا

گزارش پروژه معماری کامپیوتر


محمد مهدی آقاجانی

9331056

آرایه داده ای (data array)

آرایه ای از std logic vector ها ست که در واقع 64 عنصر دارد. این ماژول حساس به لبه بالارونده کلاک است و اگر سیگنال wren فعال باشد اقدام به نوشتن می کند در غیر این صورت از همین آرایه ، داده مربوطه را می خواند و در خروجی قرار میدهد.


شکل موج خروجی وقتی که $wren = 0$:



در این حالت داده در آدرس 111111 که در واقع 00000000000000000000000000000000 است در خروجی قرار گرفته است :

شکل موج خروجی وقتی $wren = 1$ است :

در این حالت داده wrdata در خانه آدرس که 000000 است قرار گرفته همچنین به خاطر این جایگزینی موفق داده در خروجی نیز قرار گرفته است :




: Tag valid array

نحوه ساخت این ماژول مانند آرایه داده ای می باشد و حساس به لبه بالارونده کلاک است توجه کنید که در ابتدا به صورت پیش فرض تمامی داده های tag ها برابر 1111 تمامی داده های valid برابر صفر قرار داده شده است


در زیر شکل موج به ازای $wren = 0$, $reset = 0$ را مشاهده می کنید :

در این حالت بدلیل اینکه سیگنال invalidate برابر صفر است valid خانه مورد نظر تغییری نکرده و برابر همان مقدار قبلی ست به همین دلیل در خروجی سیگنال 01111 را مشاهده میکنیم




در این حالت شکل موج را به ازای $wren = 1$, $reset = 0$ مشاهده می کنید

دقت کنید که به این علت valid مربوط به آدرس داده شده صفر شده است که invalidate برابر 1 در نظر گرفته شده و 0 باید valid مربوط به آدرس داده شده برابر یک قرار می‌گرفت



در این حالت reset برابر یک قرار داده شده :

دقت کنید که wren برابر یک است و invalidate برابر صفر است به همین خاطر در ابتدا خروجی برابر داده نوشته شده در آرایه قرار میگیرد و سپس بعد از اینکه ریست برابر یک قرار داده می شود تمامی آرایه برابر صفر قرار میگیرد



منطق مطابقت (miss-hit logic) :

این مدار چون حساس به کلاک نیست باید در سطح گیت پیاده شود که از گیت xnor برای مقایسه استفاده شده است و در نهایت با valid مقایسه می شود تا نتیجه را مشخص کند.

در زیر جدول درستی و جدول کارنو را می کشیم . توجه کنید که برای هر بیت ورودی یک جدول می کشیم و بعد آن ها را ادغام میکنیم. این کار بدین دلیل است که تعداد ورودی های بیتی خیلی زیاد می باشد و جدول کارنو دچار پیچیدگی می شود.

Tag(i)	W(i)	valid	Equal_w(i)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

10	11	01	00	valid
0	0	0	0	0
0	1	0	1	1


با توجه به جدول بالا خواهیم داشت :

$$equal_{w(i)} = valid. \sim w(i). \sim tag(i) + tag(i). w(i). valid = valid. (tag(i) \odot w(i))$$

با توجه به بالا و با توجه به این نکته که باید برای اینکه یک مطابقت رخ دهد تمامی $equal_w(i)$ ها برابر یک باشند پس خواهیم داشت :

$$w_{valid} = valid. (tag(0) \odot w(0)). (tag(1) \odot w(1)). (tag(2) \odot w(2)). (tag(3) \odot w(3))$$

در این حالت شکل موج را در حالتی که hit رخ داده است مشاهده می کنید:




در این حالت miss رخ داده است و علت این است که w0 دارای بیت valid مساوی صفر می باشد و دیگری نیز اصلا تگ برابر با تگ ورودی ندارد:




سیاست جایگزینی (lru array) :

این ماژول حساس به کلاک است و دارای سه سیگنال کنترلی `read` و `read_w0` و `read_w1` است که هر وقت `read` برابر یک باشد به این معناست که `cache` در حال خواندن است و شمارنده به ازای آدرس ورودی یکی زیاد می شود که این افزایش بر مبنای سیگنال کنترلی دیگری به نام `read_w0` و `read_w1` است که اگر اولی یک باشد شمارنده مربوط به `w0` زیاد میشود و اگر دومی یک باشد شمارنده مربوط به `w1` یکی زیاد می شود

در زیر شکل موج مربوط به حالت `read = 1` , `read_w0 = 0` را مشاهده میکنید :




در شکل زیر شکل موج در حالت کلی تر را برای این ماژول مشاهده میکنید :



نحوه کارکرد controller :

این ماژول دارای یک سری خروجی هایی ست که تماما سیگنال های کنترلی بقیه ماژول ها هستند که عبارتند از :
invalidate , ram_write , ram_read , read_cache, wren


Invalidate : i , ram_write : rw , ram_read : rr , read_cache : rc , wren : wr




البته توجه کنید که در پیاده سازی FSM بالا برای صرفه جویی در زمان و کم کردن استفاده از زمان کلاک برخی state ها در هم ادغام شده و سیگنال ها بعضا با گذاشتن شروطی در یک state تایین می گردند که البته علت این کار این است که برخی از سیگنال های ورودی این ماژول مانند is_hit چون توسط مدار های ترکیبی تعیین میگردند خیلی زود مشخص می شوند و ربطی به کلاک ندارند

کارکرد ram :

این ماژول همانند data array عمل می کند ولی تنها سیگنال کنترلی آن همان rw است که در زیر شکل موج را به ازای حالت $rw = 0$ مشاهده میکنید :




در زیر شکل موج به ازای حالت $rw = 1$ می بینید که باید دیتا در آدرس مربوطه نوشته شود :




آزمایش ماژول کلی ram_cache :


Addr = 0000000000 , reset_n = 0 , read = 1 , write = 0 , wrdata = 11111111111111111111000000000011



Addr = 0000000000 , reset_n = 0 , read = 0 , write = 1 , wrdata = 11111111111111111111000000000011



شکل موج حالت کلی مازول ram_cache :



نحوه اتصال ماژول ها به یکدیگر


نحوه اتصال ماژول های cache :



توجه : سیگنال های reset , wrdata , invalidate , address , clk جزو ورودی های cache هستند و هر یک مستقیم به ماژول های مربوطه وصل می گردند .

البته در مورد سیگنال address باید گفته که بیت های 0 تا 5 آن وارد data_array ها می شود و بیت 6 تا 9 آن به عنوان wrdata برای tag_valid هاست و بیت های 0 تا 5 آن به عنوان address برای tag_valid ها به کار می رود همچنین بیت های 0 تا 5 address بخش lru نیز هستند و بیت های 6 تا 9 به عنوان tag برای miss_hit_logic به کار می روند.

نحوه اتصال ماژول های ram_cache :



توجه : در اینجا سیگنال های reset , wrdata , read_request , write_request , address , clk سیگنال های ورودی هستند.

البته سیگنال wrdata ای که از ورودی می آید مستقیماً به data_in در رم وصل می شود و wrdata در cache همانطور که نشان داده شد از رم سیگنال می گیرد.

خروجی های مازول نیز خروجی مالتی پلکسر و hit از cache می باشد.