به نام خدا

تمرین اول

محمدمهدى آقاجاني

استاد : مرتضى صاحب الزماني

تمارين اجباري

سوال ۵ :

$$c_1 = 100 * x$$

 $c_2 = 10^6 + x$
 $if c_2 < c_1 \Rightarrow 10^6 + x < 100 * x$
 $\Rightarrow 10^6 < 99x \Rightarrow x > 10101$

در نتیجه برای ساخت ۱۰۱۰۱ دستگاه به بالا استفاده از متد ASIC به صرفته تر است.

سوال ۶ :

الف) برای جواب دادن به این سوال باید ابتدا حدسی درباره تعداد فروش داشته باشیم . با توجه به محاسبه بالا و فرض سوال فرض میکنیم میخواهیم ۱۰۰۰۰۰۰ نسخه به فروش برسانیم و همین تعداد تولید کرده ایم :

هزار تومان
$$2 = \frac{10^6 + 10^6}{10^6} = 8$$
هزينه هر نسخه

پس قیمت تمام شده هر محصول را ۲ هزار تومان در نظر میگیریم.(فرض میکنیم سودی بر روی هر دستگاه اضافه نمکنیم):

هزار تومان
$$2*10^6 - 1000*2 = 2*10^6$$
 خسارت

در نتیجه حدود یک میلیارد و نهصد و نود و هشت میلیون تومان ضرر میکنیم که بسیار ضرر عظیمی ست!

ب)

$$c=\,c_1-\,c_2=$$
 $100*10^6-2*10^6=99*10^6$ هزار تومان

این اختلاف برابر با ۹۹ میلیارد تومان است!


ج) ابتدا تعداد محدودی را با FPGA تولید میکنیم و اگر بازار رغبت نشان داد و میل به خرید بسیار زیاد شد سپس به سمت ASIC میرویم.


سوال ۲ :


در ابتدا در سطح گیت پیاده سازی میکنیم :

```
D:/Projects/HDL/xilinx/project_1/project_1.srcs/sources_1/new/comparator.vhd
   32 -- use UNISIM. VComponents.all;
33
(JI
   34 entity comparator is port (
   35
        a : in std logic vector( 1 downto 0 ) ;
         b : in std logic vector( 1 downto 0 ) ;
equal : out std_logic ;
38
         greater : out std_logic ;
X 39
        less : out std logic
   40
//
   41 end entity;
   42
   43 parchitecture Gate of comparator is
       signal c : std logic vector( 1 downto 0 ) ;
V
   45
       begin
   46
         c <= a xnor b;
   47
   48
         less \leftarrow ( ( not a(1) and b(1) )
   49
               or (c(1) and not a(0) and b(0));
   50
   51
         greater <= ( ( not b(1) and a(1) )
   52
               or (c(1) and not b(0) and a(0));
   53
   54
         equal \leftarrow c(0) and c(1);
   55 Aend Gate;
   56
```

شکل موج ها به صورت زیر در می آید :







سپس به صورت رفتاری پیاده سازی مینماییم :

```
? □ L* ×
D:/Projects/HDL/xilinx/project_1/project_1.srcs/sources_1/new/comparator.vhd
46 Parchitecture Behavioral of comparator is begin
48
        process
49
        variable c : integer;
50
        variable d : integer;
        begin
52
          c := TO_INTEGER(unsigned(a));
X 53
          d := TO_INTEGER(unsigned(b));
   54
          if(c>d) then
| 54
| 55
             greater <= '1';
56
              equal <= '0';
đ
   57
              less <= '0';
          elsif ( c = d ) then
₹ 59
              greater <= '0';
              equal <= '1';
60
   61
              less <= '0';
   62
              greater <= '0';
   63
              equal <= '0';
   64
              less <= '1';
   65
          end if;
   67
          wait;
   68
        end process;
   69 ⊝end Behavioral;
```

در این حالت هم شکل موج همان مانند بالاست

سوال ۸ :

ابتدا محتوای LUT ها را مشخص میکنیم :

LUT F			l	UT G
	1			0
	0			0
	0			1
	1			1
—-а	1		U	0
b	0			0
, ,	0		—-е	1
	0			0
	0			X
	0		f	X
С	0		'	X
—_d—	0			X
u	1		g	X
	0			X
	1			X
	0			X

برای اینکه خروجی های مورد نظر را ببینیم باید مقادیر s ها به صورت زیر باشد s


S12 = 1, s6 = 01, s11 = 1, s3 = 10

همچنین برای اینکه فلیپ فلاپ ها کار کنند باید s9, s10 نیز برابر با ۱ باشد.


سوال ۹:

در نهایت می توان عبارت 'E' را از عبارت نهایی فاکتور گرفت و عبارت باقی مانده یک تابع چهار ورودی ست که با یک LUT قابل پیاده سازی می باشد و بعد برای AND کردن از یک LUT استفاده میکنیم.در نهایت دو LUT استفاده میکنیم.

سوال ۱۰ : الف) حداقل به ۴ LUT نیاز داریم :




ب) به LUT ۲ نیاز داریم :



سوال ۱۱ :

در حالت اول با LUT انجام میدهیم : (در این حالت با توجه به اینکه حداقل تعداد LUT ها مطرح نیست لزوما تعداد LUT های پایین کمینه نیستند.این مدار را میتوان با ۳ LUT نیز پیاده سازی نمود)



حال اگر با mux طراحی کنیم به صورت زیر میشود :

