



# زمانبندی حافظهها و اتصال آنها به میکروکنترلر



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیر کبیر

#### مشخصات غیر زمانی ریزپردازنده ۸۰۸۶

8086

intel.

#### ABSOLUTE MAXIMUM RATINGS\*

Ambient Temperature Under Bias .....0°C to 70°C

Storage Temperature .....-65°C to + 150°C

Voltage on Any Pin with
Respect to Ground .....-1.0V to +7V

Power Dissipation .....2.5W

NOTICE: This is a production data sheet. The specifications are subject to change without notice.

\*WARNING: Stressing the device beyond the "Absolute Maximum Ratings" may cause permanent damage. These are stress ratings only. Operation beyond the "Operating Conditions" is not recommended and extended exposure beyond the "Operating Conditions" may affect device reliability.

# D.C. CHARACTERISTICS (8086: $T_A = 0^{\circ}C$ to $70^{\circ}C$ , $V_{CC} = 5V \pm 10\%$ ) (8086-1: $T_A = 0^{\circ}C$ to $70^{\circ}C$ , $V_{CC} = 5V \pm 5\%$ ) (8086-2: $T_A = 0^{\circ}C$ to $70^{\circ}C$ , $V_{CC} = 5V \pm 5\%$ )

	,				
Symbol	Parameter	Min	Max	Units	Test Conditions
VIL	Input Low Voltage	-0.5	+0.8	٧	(Note 1)
VIH	Input High Voltage	2.0	V <sub>CC</sub> + 0.5	٧	(Notes 1, 2)
VoL	Output Low Voltage		0.45	٧	I <sub>OL</sub> = 2.5 mA
Vон	Output High Voltage	2.4		٧	lo <sub>H</sub> = - 400 μA
lcc	Power Supply Current: 8086 8086-1 8086-2		340 360 350	mA	T <sub>A</sub> = 25°C
lu	Input Leakage Current		±10	μА	0V ≤ V <sub>IN</sub> ≤ V <sub>CC</sub> (Note 3)
lo	Output Leakage Current		±10	μА	0.45V ≤ V <sub>OUT</sub> ≤ V <sub>CC</sub>
V <sub>CL</sub>	Clock Input Low Voltage	-0.5	+0.6	٧	
Vaн	Clock Input High Voltage	3.9	V <sub>CC</sub> + 1.0	٧	
CIN	Capacitance of Input Buffer (All Input except AD <sub>0</sub> -AD <sub>15</sub> , RQ/GT)		15	pF	fc = 1 MHz
CIO	Capacitance of I/O Buffer (AD <sub>0</sub> -AD <sub>15</sub> , RQ/GT)		15	pF	fc = 1 MHz

#### NOTES:

<sup>1.</sup>  $V_{IL}$  tested with MIN/MX Pin = 0V.  $V_{IH}$  tested with MIN/MX Pin = 5V. MIN/MX Pin is a Strap Pin.

<sup>2.</sup> Not applicable to RQ/GT0 and RQ/GT1 (Pins 30 and 31).

<sup>3.</sup> HOLD and HLDA  $I_{LL}$  min = 30  $\mu$ A, max = 500  $\mu$ A.



# مشخصات غير زماني حافظه EPROM به شماره M27C64A



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

#### $(T_A = 0 \text{ to } 70 \text{ °C or } -40 \text{ to } 85 \text{ °C}: V_{CC} = 5V \pm 10\%; V_{PP} = V_{CC})$

Symbol	Parameter	Test Condition	Min	Max	Unit
ILI	Input Leakage Current	0V ≤ V <sub>IN</sub> ≤ V <sub>CC</sub>		±10	μA
I <sub>LO</sub>	Output Leakage Current	0V ≤ V <sub>OUT</sub> ≤ V <sub>CC</sub>		±10	μA
Icc	Supply Current	$\overline{E} = V_{IL}, \overline{G} = V_{IL},$ $I_{OUT} = 0 \text{mA}, f = 5 \text{MHz}$		30	mA
I <sub>CC1</sub>	Supply Current (Standby) TTL	E = V <sub>IH</sub>		1	mA
Icc2	Supply Current (Standby) CMOS	E > Vcc - 0.2V		100	μA
I <sub>PP</sub>	Program Current	V <sub>PP</sub> = V <sub>CC</sub>		100	μA
V <sub>IL</sub>	Input Low Voltage		-0.3	0.8	٧
V <sub>IH</sub> <sup>(2)</sup>	Input High Voltage		2	V <sub>CC</sub> + 1	٧
V <sub>OL</sub>	Output Low Voltage	I <sub>OL</sub> = 2.1mA		0.4	٧
Vou	Output High Voltage TTL	I <sub>OH</sub> = -400μA	2.4		٧
Vон	Output High Voltage CMOS	Іон = −100μА	Vcc - 0.7V		



#### پایههای حافظه EPROM به شماره M27C64A



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

VPP [	1		28	b∨cc
A12 [	2		27	þ₽
A7 [	3		26	рис
A6 [	4		25	1 A8
A5 [	5		24	<b>A</b> 9
A4 [	6		23	A11
A3 [	7	M27C64A	22	þĠ
A2 [	8	IVIZ/CO4A	21	A10
A1 [	9		20	þĒ
A0 [	10		19	<b>Q</b> 7
Q0 [	11		18	<b>]</b> Q6
Q1 [	12		17	<b>]</b> Q5
Q2 [	13		16	<b>]</b> Q4
Vss [	14		15	<b>]</b> Q3

ظرفیت حافظه 8KB تعداد خطوط آدرس: ۱۳ خط تعداد خطوط داده: ۸ بیت



#### 🛶 نقشه حافظه برای تفکیک فضای حافظه 16KB به دو ناحیه مساوی

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

نقشه حافظه را برای پوشش یک محدوده از فضای حافظه ۱۶ کیلوبایتی توسط دو عدد حافظه 8KB که پشت سر هم در این فضا قرار گرفتهاند:

A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A 1 A0

| 0 0 0 0 0 0 0 0 0 0 0 0 2000H


1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFH



# مشخصات زمانی حافظه EPROM به شماره M27C64A

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

		Parameter Test Condition		M270	C64A		
Alt	Parameter			25	-3	Unit	
			Min	Max	Min	Max	
t <sub>ACC</sub>	Address Valid to Output Valid	$\overline{E} = V_{IL}, \overline{G} = V_{IL}$		250		300	ns
tce	Chip Enable Low to Output Valid	G = V <sub>IL</sub>		250		300	ns
t <sub>OE</sub>	Output Enable Low to Output Valid	Ē = V <sub>IL</sub>		100		120	ns
t <sub>DF</sub>	Chip Enable High to Output Hi-Z	G = V <sub>IL</sub>	0	60	0	105	ns
t <sub>DF</sub>	Output Enable High to Output Hi-Z	E = V <sub>IL</sub>	0	60	0	105	ns
	t <sub>ACC</sub> t <sub>CE</sub> t <sub>OE</sub>	tacc Address Valid to Output Valid  tce Chip Enable Low to Output Valid  toe Output Enable Low to Output Valid  toe Chip Enable High to Output Hi-Z  toe Output Enable High to	tacc Address Valid to Output $\overline{E} = V_{IL}, \overline{G} = V_{IL}$ tce Chip Enable Low to Output Valid $\overline{G} = V_{IL}$ toe Output Enable Low to Output $\overline{E} = V_{IL}$ toe Chip Enable High to $\overline{G} = V_{IL}$ toe Chip Enable High to $\overline{G} = V_{IL}$ toe Output Hi-Z  Toe Output Enable High to $\overline{G} = V_{IL}$	tacc     Address Valid to Output Valid $\overline{E} = V_{IL}$ , $\overline{G} = V_{IL}$ tce     Chip Enable Low to Output Valid $\overline{G} = V_{IL}$ toe     Output Enable Low to Output Valid $\overline{E} = V_{IL}$ toe     Chip Enable High to Output Valid $\overline{G} = V_{IL}$ toe     Output Hi-Z $\overline{G} = V_{IL}$ Output Enable High to Output Enable High to $\overline{G} = V_{IL}$ $\overline{G} = V_{IL}$	Alt     Parameter     Test Condition     -25       Min     Max       t_ACC     Address Valid to Output Valid $\overline{E} = V_{IL}$ , $\overline{G} = V_{IL}$ 250       t_CE     Chip Enable Low to Output Valid $\overline{G} = V_{IL}$ 250       t_OE     Output Enable Low to Output Valid $\overline{E} = V_{IL}$ 100       t_DF     Chip Enable High to Output Hi-Z $\overline{G} = V_{IL}$ 0     60       t_DF     Output Enable High to Output Enable High to $\overline{E} = V_{IL}$ 0     60	Alt     Parameter     Test Condition     -25     -3       Min     Max     Min       tacc     Address Valid to Output Valid $\overline{E} = V_{IL}$ , $\overline{G} = V_{IL}$ 250       tce     Chip Enable Low to Output Valid $\overline{G} = V_{IL}$ 250       toe     Output Enable Low to Output Valid $\overline{E} = V_{IL}$ 100       toe     Chip Enable High to Output Hi-Z $\overline{G} = V_{IL}$ 0     60     0       toe     Output Enable High to Output Enable High to $\overline{E} = V_{IL}$ 0     60     0	$ \begin{array}{ c c c c c c c c c } \hline \textbf{Alt} & \textbf{Parameter} & \textbf{Test Condition} & \textbf{-25} & \textbf{-30} \\ \hline \textbf{Min} & \textbf{Max} & \textbf{Min} & \textbf{Max} \\ \hline \textbf{t}_{ACC} & \textbf{Address Valid to Output} & \overline{E} = V_{ L},  \overline{G} = V_{ L} & 250 & 300 \\ \hline \textbf{t}_{CE} & \textbf{Chip Enable Low to Output} & \overline{G} = V_{ L} & 250 & 300 \\ \hline \textbf{t}_{OE} & \textbf{Output Enable Low to} & \overline{E} = V_{ L} & 100 & 120 \\ \hline \textbf{t}_{DF} & \textbf{Chip Enable High to} & \overline{G} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{G} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{Output Enable High to} & \overline{E} = V_{ L} & 0 & 60 & 0 & 105 \\ \hline \hline \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} \\ \hline \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} \\ \hline \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} \\ \hline \textbf{t}_{DF} & \textbf{t}_{DF} \\ \hline \textbf{t}_{DF} & \textbf{t}_{DF} \\ \hline \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF} & \textbf{t}_{DF$



ظرفيت حافظه 8KB

ریزپردازنده ۱ محمد مهدی همایون پور



#### پارامترهای زمانی مهم برای خواندن از حافظه EPROM



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

پارامترهای زمانی مهم برای خواندن از حافظه EPROM اسلاید قبل عبارتند از:

- tAVQV یا tAVQV: از لحظه قرار گرفتن آدرس بر روی خطوط آدرس حافظه تا زمان آماده شدن داده موجود در آدرس فوق روی خطوط داده حافظه
- tELQV یا tCE: از لحظه فعال شدن پایه Chip Enable حافظه تا زمان آماده شدن داده موجود در آدرس فوق روی خطوط داده حافظه
- tGLQV یا tOE: از لحظه فعال شدن پایه tGLQV حافظه تا زمان آماده شدن داده موجود در آدرس فوق روی خطوط داده حافظه
- چنانچه فعال شدن پایههای Output Enable و Chip Enable همزمان با قرار دادن آدرس روی خطوط آدرس حافظه انجام شود، رعایت زمان tACC کفایت می کند.



# مشخصات ميكروكنترلر




دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

> در مثالهایی که در اسلایدهای بعد خواهد آمد، مشخصات میکروکنترلر مورد استفاده به شرح زیر است:

- میکروکنترلر مورد استفاده: ATmega16
  - فركانس ساعت ميكروكنترلر: 16MHz
    - پریود ساعت میکروکنترلر: 62.5ns


## درگاهها به عنوان ورودی اخروجی رقمی



ریزپردازنده ۱ محمد مهدی همایون پور

# خواندن مقدار موجود بر روی یک پایه از یک درگاه


نمودار زیر، زمانبندی همگامسازی را هنگام خواندن یک مقدار قرار گرفته از خارج از میکروکنترلر بر روی پایه میکروکنترلر نشان میدهد.



حداکثر به میزان ۱.۵ پالس (tpd, max) ساعت زمان لازم است تا داده قرار گرفته بر روی یک پایه از یک درگاه به ثبات PIN آن درگاه منتقل شود. در موقع گذاشتن داده از بیرون از میکروکنترلر بر روی پورت و خواندن آن باید این تاخیر را لحاظ کرد.

#### LOGO

# ارتباط میکروکنترلر و ۲ حافظه EPROM هر کدام به ظرفیت 8KB





## ، ارتباط میکروکنترلر و ۲ حافظه EPROM هر کدام به ظرفیت 8KB

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

; Read Data from Address 1FFFH, EPROM with tAVQV=tACC=300ns (Access time); Result in R0

LDI R16, FFH; Address: Low Byte LDI R17, 1FH; Address: High Byte

CALL MemRead

MemRead: LDI R18, FFH

OUT DDRA, R18 ; PORTA is Output OUT DDRB, R18 ; PORTB is Output

LDI R18, 00H

OUT DDRC, R18 ; PORTC is Input

OUT PORTA, R16

ANDI R17, 1FH; ; EPROM #1 Enabled; EPROM #2 Disabled,

; Output Enabled

OUT PORTB, R17

NOP ;7NOP=7Clocks=7\*62.5ns > tAVQV+1.5Clocks=300+1.5\*62.5ns

NOP

NOP

NOP

NOP

NOP

NOP

IN R0, PINC

RET

ریزپردازنده ۱

محمد مهدی همایون پور



#### GO

### ارتباط میکروکنترلر و ۲ حافظه EPROM هر کدام به ظرفیت 8KB

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

; Read Data from Address 2000H, EPROM with tAVQV=tACC=300ns (Access time); Result in R0

LDI R16, 00H; Address: Low Byte

LDI R17, 20H; Address: High Byte

CALL MemRead

MemRead: LDI R18, FFH ; PORTA is Output

OUT DDRA, R18 ; PORTA is Output OUT DDRB, R18 ; PORTB is Output

LDI R18, 00H

OUT DDRC, R18 ; PORTC is Input

OUT PORTA, R16

ANDI R17, 3FH; ;EPROM #1 Disabled; EPROM #2 Enabled,

; Output Enabled

OUT PORTB, R17

NOP ;7NOP=7Clocks=7\*62.5ns > tAVQV+1.5Clocks=300ns+1.5\*62.5ns

NOP

NOP

NOP

NOP

NOP

NOP


IN R0, PINC

RET

ریزپردازنده ۱


محمد مهدی همایون پور







انشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر




ظرفیت حافظه 8KB تعداد خطوط آدرس: ۱۳ خط تعداد خطوط داده: ۸ بیت



ارتباط میکروکنترلر و ۲ حافظه SRAM هر کدام به ظرفیت 8KB

دانشكده مهندسي كامپيوتر دانشگاه صنعتی امیر کبیر






#### مشخصات زمانی خواندن از حافظه SRAM به شماره MCM6264C

#### READ CYCLE

		-	12	-	15	-:	20	-	25	- ;	35		
Parameter	Symbol	Min	Max	Unit	Notes								
Read Cycle Time	t <sub>AVAV</sub>	12	_	15	_	20	_	25	_	35	_	ns	3
Address Access Time	tAVQV	_	12	_	15	_	20	_	25	_	35	ns	
Enable Access Time	t <sub>ELQV</sub>	_	12	_	15	_	20	_	25	_	35	ns	4
Output Enable Access Time	<sup>t</sup> GLQV	_	6	_	8	_	10	_	11	_	12	ns	
Output Hold from Address Change	<sup>t</sup> AXQX	4	_	4	_	4	_	4	_	4	_	ns	
Enable Low to Output Active	t <sub>ELQX</sub>	4	_	4	_	4	_	4	_	4	_	ns	5, 6 ,7
Enable High to Output High–Z	<sup>t</sup> EHQZ	0	6	0	8	0	9	0	10	0	11	ns	5, 6, 7
Output Enable Low to Output Active	<sup>t</sup> GLQX	0	_	0	_	0	_	0	_	0	_	ns	5, 6, 7
Output Enable High to Output High–Z	<sup>t</sup> GHQZ	0	6	0	7	0	8	0	9	0	10	ns	5, 6, 7
	1												





#### پارامترهای زمانی مهم برای خواندن از حافظه SRAM



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

پار<mark>ا</mark>مترهای زمانی مهم برای خواندن از حافظه SRAM عبارتند از:

- tAVQV یا tACC: از لحظه قرار گرفتن آدرس بر روی خطوط آدرس حافظه تا زمان آماده شدن داده موجود در آدرس فوق روی خطوط داده حافظه
- tCLQV یا tCE: از لحظه فعال شدن پایه Chip Enable حافظه تا زمان آماده شدن داده موجود در آدرس فوق روی خطوط داده حافظه
- tGLQV یا tOE: از لحظه فعال شدن پایه tGLQV حافظه تا زمان آماده شدن داده موجود در آدرس فوق روی خطوط داده حافظه
- چنانچه فعال شدن پایههای Output Enable و Chip Enable همزمان با قرار دادن آدرس روی خطوط آدرس حافظه انجام شود، رعایت زمان tAVQV کفایت می کند.



#### ارتباط میکروکنترلر و ۲ حافظه SRAM هر کدام به ظرفیت 8KB برای خواندن

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

; Read Data from Address 1FFFH, SRAM with 35ns tAVQV (Address Access time), Result in R0

R16, FFH; Address: Low Byte LDI LDI R17, 1FH; Address: High Byte

CALL MemRead

MemRead:

LDI

R18, FFH

OUT OUT

DDRA, R18 DDRB, R18

; PORTA is Output ; PORTB is Output

LDI

R18, 00H

OUT

DDRC, R18

; PORTC is Input

OUT

PORTA, R16

**ANDI** 

R17, 1FH;

; SRAM #1 Enabled; SRAM #2 Disabled,

; Output Enabled

ORI

R17, 80H;

; Read Enabled

OUT

PORTB, R17

NOP

NOP

 $2NOP=2Clocks=2*62.5ns \cong tAVQV+1.5Clocks=35ns+1.5*62.5ns$ 

IN

R0. PINC

RET



#### ارتباط میکروکنترلر و ۲ حافظه SRAM هر کدام به ظرفیت 8KB برای خواندن

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

; Read Data from Address 2000H, SRAM with 35ns tAVQV (Address Access time), Result in R0

LDI R16, 00H; Address: Low Byte

LDI R17, 20H; Address: High Byte

CALL MemRead

MemRead: LDI R18, FFH

OUT DDRA, R18 ; PORTA is Output OUT DDRB, R18 ; PORTB is Output

LDI R18, 00H

OUT DDRC, R18 ; PORTC is Input

OUT PORTA, R16

ANDI R17, 3FH; ; SRAM #1 Disabled; SRAM #2 Enabled,

; Output Enabled

ORI R17, 80H; ; Read Enabled

OUT PORTB, R17

NOP

NOP

NOP ; 3NOP=3Clocks=3\*62.5ns > tAVQV+1.5Clocks=35ns+1.5\*62.5ns


IN R0, PINC

RET



#### مشخصات زمانی نوشتن درحافظه SRAM به شماره MCM6264C

						$\overline{}$							
		-1	12		15	-:	20	- 2	25	-3	35		
Parameter	Symbol	Min	Max	Min	Max	Min	Max	Min	Max	Min	Max	Unit	Notes
Write Cycle Time	t <sub>AVAV</sub>	12	_	15	_	20	_	25	_	35	_	ns	4
Address Setup Time	t <sub>AVWL</sub>	0	_	0	_	0	_	0	_	0	_	ns	
Address Valid to End of Write	<sup>t</sup> AVWH	10	_	12	_	15	_	17	_	20	_	ns	
Write Pulse Width	twlwh, twleh	10	_	12	_	15	_	17		20	_	ns	
Write Pulse Width, G High	twlwh, twleh	8	_	10	_	12	_	15	_	17	_	ns	5
Data Valid to End of Write	t <sub>DVWH</sub>	6	_	7		8	_	10	_	12		ns	
Data Hold Time	tWHDX	0	_	0	_	0	_	0	_	0	_	ns	
	$\overline{}$	$\overline{}$	$\overline{}$		$\overline{}$								





### پارامترهای زمانی مهم برای نوشتن در حافظه SRAM



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

پارامترهای زمانی مهم برای نوشتن در حافظه SRAM عبارتند از:

- tDVWH: از لحظه قرار گرفتن داده بر روی خطوط داده حافظه تا زمان لبه مثبت پالس نوشتن در حافظه
- tWHDX: از لبه مثبت پالس نوشتن در حافظه تا پایان زمانی که داده همچنان بر روی خطوط داده حافظه معتبر است و برداشته نشده است.
  - tWLWH: عرض يالس نوشتن در حافظه



#### ا رتباط میکروکنترلر و ۲ حافظه SRAM هر کدام به ظرفیت 8KB برای نوشتن

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

; Write Data to Address 1FFFH, SRAM with 20ns tWLWH (Write Pulse width),

; 12ns tDVWH (Data Valid To End of Write), and 0ns tWHDX (Data Hold Time), Data in R20

LDI R16, FFH; Address: Low Byte LDI R17, 1FH; Address: High Byte

LDI R20, Data CALL MemWrite

MemWrite: LDI R18, FFH

OUT DDRA, R18 ; PORTA is Output OUT DDRB, R18 ; PORTB is Output OUT DDRC, R18 ; PORTC is Output

OUT PORTC, R20 OUT PORTA, R16

ANDI R17, 1FH; ; SRAM #1 Enabled; SRAM #2 Disabled,

ORI R17, 40H; ; Output Disabled, Write Pin=0;

OUT PORTB, R17

NOP ; 1NOP=1Clock=62.5ns> tWLWH=20ns

SBI PORTB, 07 ; Write Pin=1

NOP ; 1NOP =1Clock=62.5ns> tDVWH=12ns

RET

# [<sup>6</sup>] 60

ارتباط میکروکنترلر و ۲ حافظه SRAM هر کدام به ظرفیت 8KB برای نوشتن

دانشگاه صنعتی امیر کبیر - دانشگاه

; Write Data to Address 2000H, SRAM with 20ns tWLWH (Write Pulse width),

; 12ns tDVWH (Data Valid To End of Write), and 0ns tWHDX (Data Hold Time), Data in R20

LDI R16, 00H; Address: Low Byte LDI R17, 20H; Address: High Byte

LDI R20, Data CALL MemWrite

MemWrite: LDI R18, FFH

OUT DDRA, R18 ; PORTA is Output OUT DDRB, R18 ; PORTB is Output OUT DDRC, R18 ; PORTC is Output

OUT PORTC, R20 OUT PORTA, R16

ANDI R17, 3FH; ; SRAM #1 Disabled; SRAM #2 Enabled

ORI R17, 40H; ; Output Disabled, Write Pin=0

OUT PORTB, R17

NOP ; 1NOP=1Clock=62.5ns> tWLWH=20ns

SBI PORTB, 07 ; Write Pin=1

NOP ; 1NOP=1Clock=62.5ns> tDVWH=12ns


RET




#### حافظه SRAM غير فرار به ظرفيت 2KB به شماره SRAM

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

A7 [	1	0	24	b∨cc
A6 [	2		23	] A8
A5 [	3		22	] A9
A4 [	4		21	þ₩
A3 [	5		20	þĒ
A2 [	6	M48T02	19	A10
A1 [	7	M48T12	18	þĒ
A0 [	8		17	DQ7
DQ0 [	9		16	DQ6
DQ1 [	10		15	DQ5
DQ2 [	11		14	DQ4
∨ss [	12		13	DQ3








# زمانبندی حافظه M48T02 برای خواندن



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر





دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر پارامترهای زمانی حافظه M48T02 برای خواندن




		M48T02/M48T12							
Symbol	Parameter	-7	70	-1	50	-2	Unit		
		Min	Max	Min	Max	Min	Max		
t <sub>AVAV</sub>	Read Cycle Time	70		150		200		ns	
t <sub>AVQV</sub>	Address Valid to Output Valid		70		150		200	ns	
t <sub>ELQV</sub>	Chip Enable Low to Output Valid		70		150		200	ns	
t <sub>GLQV</sub>	Output Enable Low to Output Valid		35		75		80	ns	
t <sub>ELQX</sub>	Chip Enable Low to Output Transition	5		10		10		ns	
t <sub>GLQX</sub>	Output Enable Low to Output Transition	5		5		5		ns	
t <sub>EHQZ</sub>	Chip Enable High to Output Hi-Z		25		35		40	ns	
tghqz	Output Enable High to Output Hi-Z		25		35		40	ns	
taxqx	Address Transition to Output Transition	10		5		5		ns	



زمانبندی حافظه M48T02 برای نوشتن



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر






# پارامترهای زمانی حافظه M48T02 برای نوشتن

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر


		M48T02/M48T12							
Symbol	Parameter	-1	70	-150		-200		Unit	
		Min	Max	Min	Max	Min	Max	]	
t <sub>AVAV</sub>	Write Cycle Time	70		150		200		ns	
t <sub>AVWL</sub>	Address Valid to Write Enable Low	0		0		0		ns	
t <sub>AVEL</sub>	Address Valid to Chip Enable Low	0		0		0		ns	
t <sub>WLWH</sub>	Write Enable Pulse Width	50		90		120		ns	
teleh	Chip Enable Low to Chip Enable High			90		120		ns	
t <sub>WHAX</sub>	Write Enable High to Address Transition	0		10		10		ns	
t <sub>EHAX</sub>	Chip Enable High to Address Transition	0		10		10		ns	
t <sub>D∨WH</sub>	Input Valid to Write Enable High	30		40		60		ns	
toveh	Input Valid to Chip Enable High	30		40		60		ns	
t <sub>WHDX</sub>	Write Enable High to Input Transition	5		5		5		ns	
t <sub>EHDX</sub>	Chip Enable High to Input Transition	5		5		5		ns	
t <sub>WLQZ</sub>	Write Enable Low to Output Hi-Z		25		50		60	ns	
t <sub>AVWH</sub>	Address Valid to Write Enable High	60		120		140		ns	
t <sub>AVEH</sub>	Address Valid to Chip Enable High	60		120		140		ns	
t <sub>WHQX</sub>	Write Enable High to Output Transition	5		10		10		ns	

ریزپردازنده ۱





دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر




A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A 1 A0

- 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H
- 0 0 0 1 1 1 1 1 1 1 1 1 1 07FFH
- 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0800H
- 0 0 1 1 1 1 1 1 1 1 1 1 1 0FFFH
- 0 1 0 0 0 0 0 0 0 0 0 0 0 1000H
- 0 1 0 1 1 1 1 1 1 1 1 1 1 1 17FFH
- 0 1 1 0 0 0 0 0 0 0 0 0 0 1800H
- 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFH



# نقشه حافظه برای تفکیک 16KB فضای حافظه به ۸ ناحیه مساوی

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر




٣.

A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A 1 A0

- 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000H
- 1 0 0 1 1 1 1 1 1 1 1 1 1 27FFH
- 1 0 1 0 0 0 0 0 0 0 0 0 0 2800H
- 1 1 0 0 0 0 0 0 0 0 0 0 0 3000H
- 1 1 0 1 1 1 1 1 1 1 1 1 37FFH
- 1 1 1 0 0 0 0 0 0 0 0 0 0 3800H
- 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFH



# ارتباط میکروکنترلر و 8 حافظه M48T02 هر کدام به ظرفیت 2KB





### برنامه خواندن از حافظه برای مثال اسلاید قبل

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

; Read Data from Address 0500H, SRAM with tAVQV =200ns, Result in R0

; Propagation delay of 74138 decoder: tpd (74ls138)=0ns.

LDI R16, 00H; Address: Low Byte

LDI R17, 05H; Address: High Byte

CALL MemRead

MemRead:

LDI R18, FFH

OUT DDRA, R18 ; PORTA is Output OUT DDRB, R18 ; PORTB is Output

LDI R18, 00H

OUT DDRC, R18 ; PORTC is INPUT

OUT PORTA, R16

ANDI R17, BFH; ;SRAM #1 Enabled; Other SRAMs are Disabled,

;Output Enabled

ORI R17, 80H; ;Write Pin=1; Read Enabled

OUT PORTB, R17

NOP

NOP

NOP

NOP

NOP ;5NOP=5Clocks=5\*62.5ns  $\cong$  tAVQV+1.5Clocks=200ns+1.5\*62.5ns

IN R0, PINC ; Read Data from Port C

RET



# برنامه نوشتن در حافظه برای مثال دو اسلاید قبل

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

- ; Write Data to Address 3900H, SRAM with 120ns tWLWH (Write Pulse width),
- ; 60ns tDVWH (Data Valid To End of Write), and 5ns tWHDX (Write Enable High to Input Transition)
- ; Data in R20
- ; Propagation delay of 74138 decoder: tpd (74ls138)=0ns.


	LDI LDI LDI CALL	R16, 00H; Address: Low R17, 39H; Address: High R20, Data MemWrite	•
MemWrite:	LDI OUT OUT OUT OUT ANDI	R18, FFH DDRA, R18; PORTA is DDRB, R18; PORTB is DDRC, R18; PORTC is PORTA, R16 R17, 7FH;	Output
	ORI OUT OUT NOP NOP	R17, 40H; PORTB, R17 PORTC, R20	;Output Disabled ; 5NOP=2Clocks=2*62.5ns>tWLWH=120ns
	SBI NOP RET	PORTB, 07	; Write Pin=1, 2*62.5ns >> tDVWH=60ns ; 1NOP=1Clock=62.5ns >> tWHDX =5ns ;




### دیکودینگ آدرس برای فضای حافظه به ظرفیت 1MB

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

دیکودینگ آدرس برای فضای حافظه به ظرفیت 1MB استفاده از ۴ عدد حافظه 64KB قابل توسعه تا ۸ عدد حافظه استفاده از دیکور ۷۴۱۳۸









#### ديكودرهاي 74LS139، 74LS138 و 74LS154




دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر





#### انواع تراشههای دیکودر عبارتند از:

- تراشه ۷۴۱۳۹: حاوی دو عدد دیکودر ۲ به ۴
- تراشه ۷۴۱۳۸: حاوی یک عدد دیکودر ۳به ۸
- تراشه ۷۴۱۵۴: حاوی یک عدد دیکودر ۴به ۱۶






# ارتباط ۲ حافظه هر کدام به ظرفیت 4KB و یک حافظه 60 MCM6264C به ظرفیت 8KB با میکروکنترلر



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر





# برنامه خواندن از حافظه برای مثال اسلاید قبل

دانشگده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

; Read Data from Address 0500H, SRAM with 20ns tAVQV (Address Access Time), Result in R0

; Propagation delay of 74138 decoder: tpd (74ls138)=0ns.

LDI R16, 00H; Address: Low Byte LDI R17, 05H; Address: High Byte

CALL MemRead

MemRead: LDI R18, FFH

OUT DDRA, R18 ; PORTA is Output OUT DDRB, R18 ; PORTB is Output

LDI R18, 00H

OUT DDRC, R18 ; PORTC is INPUT

OUT PORTA, R16

ANDI R17, BFH; ;SRAM #1 Enabled; Other SRAMs are Disabled,

;Output Enabled

ORI R17, 80H; ;Write Pin=1; Read Enabled

OUT PORTB, R17

NOP

NOP ; 2NOP=2Clocks=2\*62.5ns>tAVQV+1.5Clocks=20ns+1.5\*62.5ns

IN R0, PINC ; Read Data from Port C

RET



# برنامه نوشتن در حافظه برای مثال دو اسلاید قبل

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

; Write Data to Address 3900H, SRAM with 20ns tWLWH (Write Pulse width),

; 12ns tDVWH (Data Valid To End of Write), and 0ns tWHDX (Data Hold Time), Data in R20

; Propagation delay of 74138 decoder: tpd (74ls138)=0ns.

LDI R16, 00H; Address: Low Byte LDI R17, 20H; Address: High Byte

LDI R20, Data CALL MemWrite

MemWrite: LDI R18, FFH

OUT DDRA, R18 ; PORTA is Output OUT DDRB, R18 ; PORTB is Output OUT DDRC, R18 ; PORTC is Output

OUT PORTC, R20 OUT PORTA, R16

ANDI R17, 7FH; ;SRAM #3 Enabled; Other SRAMs are Disabled,

;Pin Write=0; Write Enabled

ORI R17, 40H; ;Output Disabled

OUT PORTB, R17

NOP ; 1NOP=1Clock=62.5ns>tWLWH=20ns

SBI PORTB, 07 ; Write Pin=1

NOP ;1NOP=1Clock=62.5ns>tDVWH=12ns

RET