

دانشگاه صنعتی امیرکبیر دانشکده مهندسی کامپیوتر و فناوری اطلاعات

جزوه درس

معاری کامپیوتر

Computer Organization & Design

نسخه 1.5

دکتر زرندی

ترم اول سال 1389

فهرست

3	صل اول: مروری بر مدار منطقی و حافظههای رایانه
4	Latch/Flip Flop
	: Flip Flop
6	RS-Flip Flop
	D-Flip Flop
6	JK-Flip Flop
7	مقایسهی مدارهای سنکرون و اَسنکرون
8	Decoder
9	Decoder with Enable Input
9	Encoder
9	Encoder اولویت دار
10	MUX
10	Demux
11	Register
12	Tri-State Buffer
12	RANDOM ACCESS MEMORY (RAM)
14	ROM
15	Content Addressable Memory (CAM)
18	Verilog
24	Module Instantiation
27	تعريف حافظه:
28	دسترسی به بیت ها:
28	سلسله مراتب حافظه
	- حافظهی نهان
	سیاست جایدهی و انواع حافظهی نهان
	الف) حافظههای نهان نگاشت مستقیم:
	ب) حافظههای نهان انجمنی:
	ب) طراحی مداری حافظههای نهان:
43	سیاست جایگزینی

فصل اول مروری بر مدار منطقی و حافظههای رایانه

و حافظههای رایانه

در این بخش در ابتدا یادآوری مختصری از درس مدار منطقی می شود سپس با زبان verilog آشنا می شویم که برای استفاده از آن برنامه ModelSim پیشنهاد می شود که در ضمیمه 1 به طور جامعی مورد بررسی قرار گرفته است.

سپس با حافظههای رایانه آشنا میشویم. در ابتدا حافظهها را بر اساس سرعت و هزینه در سلسله مراتب حافظه مورد بررسی قرار میدهیم و سپس میکوشیم تا با کمترین هزینه بیشترین سرعت را داشته باشیم. همانطور که میدانید حافظه اصلی ارزان اما سرعت آن کم است پس برای اینکه سرعت را بالا ببریم مقداری حافظه پرسرعت را میان حافظه اصلی و پردازشگر قرار میدهیم(cashe) و میکوشیم با شیوههای مختلف این ارتباط را سریعتر کنیم

سپس فاکتورهای کارایی یک سیستم مورد بررسی قرار می گیرد.

4

Latch/Flip Flop


در مدار زیر می توانیم یک بیت اطلاعات ذخیره کنیم. اما هنگامی که مقدار داده شد دیگر نمی توان مقدار ذخیره شده را تغییر داد.

١		
	A	
	2	
	NOT	

S	R	
0	0	نوشتن 0
0	1	حافظه ای
1	0	نوشتن 1
1	1	


در مدار روبه رو می توان اطلاعات نیز ذخیره کرد، جدول صحت آن به شکل زیر است:

به این مدار Latch می گویند.



	R	S
تصادفی	0	0
نوشتن 1	1	0
نوشتن 0	0	1
حافظه ای	1	1

معمولاً رایج است که مدار Latch را با nand و nor میسازند.




	R	S
تصادفی	0	0
نوشتن 0	1	0
نوشتن 1	0	1
حافظه ای	1	1

در هر دو حالت 0-0 را تصادفی نامیدیم زیرا چنانچه از این حالت به حالت حافظهای برگردیم نتیجه معلوم نیست و می گویند که Race پیش آمده است.

: Flip Flop


قادر به ذخیره سازی یک بیت اطلاعات است و برای هماهنگ سازی پالس ساعت نیز دارد.



همانطور که مشهود است تنها زمانی مقدار نوشته می شود که c=1 باشد.

در کل برای سادگی طراحی تغییرات المانهای حافظه همزمان است.

فلیپ فلاپی که مدارش را در بالا دیدید حساس به سطح مثبت است، در کل بر اساس این نوع تقسیم بندی به شکل زیر میرسیم.



در شکل سمت راست فلیپ فلاپ حساس به سطح و در شکل سمت چپ فلیپ فلاپ حساس به لبه نمایش داده شده است.

فلیپ فلاپها انواع مختلف دارند که به شرح زیر است:

RS-Flip Flop

S	SET	Q	
>			
R	CLR	\overline{Q}	0

	Outputs		Inputs		
Comments	Q'	Q	С	R	S
No change	Q′	Q	1	0	0
RESET	1	0	1	1	0
SET	0	1	1	0	1
Invalid	?	?	1	1	1

D-Flip Flop

Inp	uts	Out	puts	
D	C	Q	Q'	Comments
0	1	0	1	RESET
1	1	-1	0	SET


D	SET	Q	
>			
	CLR	\overline{Q}	0

JK-Flip Flop



	puts	Out		Inputs	
Comment	Q'	Q	C	К	J
No change	Q′	Q	1	0	0
RESET	1	0	1	1	0
SET	0	1	1	0	1
Toggle	Q	Q'	1	1	1

برای جلوگیری از حالت race و به وجود آمدن مقدار تصادفی برای پالس ساعت دو بازه ی زمانی t_h و t_s تعریف می شود که در این بازه مقدار ورودی فلیپ فلاپ نباید تغییر کند.



Setup time: کمترین بازهی زمانی که مورد نیاز است ورودی قبل از گذار پالس ساعت پایدار باشد.


Hold time: کمترین بازهی زمانی که مورد نیاز است ورودی بعد از گذار پالس ساعت پایدار باشد.

مقایسهی مدارهای سنکرون و آسنکرون

مدارهای آسنکرون	مدارهای سنکرون
سرعت اين مدارها بالاست.	امکان قطع شدن مدار در آن وجود دارد.
طراحی این مدارات دشوار است.	همشنوایی ارخ می دهد. (به خاطر حجم بالای
توان مصرفی پایین.	سيمها)
	مصرف سيم بالا مىرود.
	مشکل تاخیر وجود دارد. (سیمهای نزدیکتر زودتر
	کلاک م <i>یخ</i> ورند*)
	مدار گرم میشود.
	طراحی این مدارها نسبتا ساده است.

* برای رفع مشکل تاخیر کلاک در مدارهای سنکرون از H-Tree استفاده میکنند.


CROSS TALK 1، يعنى مقدار سيمهاى همسايه روى هم تاثير مي گذارد.



شكل 1 نمونهاى از H-Tree

Decoder


رمزگشا: این گونه عمل می کند که n خط ورودی دارد و بر حسب عدد ورودی یکی از 2^n خط خروجی (شماره ورودی) فعال شده و مابقی غیر فعال می شوند.



همیشه یک خروجی فعال و مابقی غیر فعال هستند، خروجی فعال خروجی است که کد آن در ورودی داده شده است.

Active High \longrightarrow مفر و باقی صفر کروجی یک و باقی


Active Low \rightarrow یک خروجی صفر و باقی یک




با استفاده از Decoder (Active High) و گیت Or یا Decoder (Active High) و گیت And هر تابع منطقیای قابل پیاده سازی است.

Decoder with Enable Input

در این نوع Decoder خط ورودی En مشخص می کند که آیا خروجیای فعال باشد یا خیر.



عادی Decoder عادی \leftarrow En = 1



Encoder

رمز کننده: در هر لحظه یک ورودی فعال است و مابقی غیر فعال و در خروجی کد شده ی ورودی فعال را خواهیم داشت.


همانند Decoder دو منطق Active High و Active Low دارد.

Encoder اولویت دار

برای ورودی ها هم اولویت قائل می شویم، به این ترتیب دیگر لزومی ندارد که در ورودی تنها یک خط فعال باشد. در خروجی Encoder اولویت دار چنانچه هیچ یک از ورودی ها فعال نباشند در خروجی خط z فعال می شود.


MUX

تسهیم کننده: 2^n خط ورودی و n خط انتخاب دارد و یک خط خروجی، بنا بر ورودی انتخاب خط ورودی را به خروجی منتقل می کند.



Demux

در حقیقت همان Decoder با ورودی Enable است.




سوال: تفاوت Demux و Decoder در چیست؟


البته تفاوتهای زیادی ممکن است به نظر برسد اما آنچه اینجا میخواهیم بگوییم این است که در Decoder یک خروجی فعال و بقیه غیر فعال و مابقی Z هستند اما در Decoder یک خروجی فعال و بقیه غیر فعال هستند.

Register

ثبات: گروهی از فلیپ فلاپها به عنوان مجموعه یواحد میباشند که n بیت را ذخیره میکنند.



Parallel in-Parallel out



Shift Register


و از انواع دیگر می توان به Serial in-Serial out و Serial اشاره کرد.

- در طراحیها ثبات بدون Load نباید داشته باشیم.
- اگر ثبات output enable باشد می تواند خروجیها را HighZ یا فعال کند. به این ترتیب کار MUX را هم می تواند انجام دهد.
 - در لحظهی بالاروندهی کلاک داریم:

$$\begin{cases} if \ load = 0 \rightarrow 0 = Z \\ if \ load = 1 \rightarrow 0 = 1 \end{cases}$$

Tri-State Buffer

برای اتصال خروجیها به هم از Tri-State یا MUX استفاده می کنیم. خروجی این قطعه میتواند علاوه بر دو حالت 1,0 دارای حالت سومی باشد که عملا بصورت امپدانس بالا و یا حالت قطع عمل میکند.



RANDOM ACCESS MEMORY (RAM)

شاید بهتر بود نام این حافظه را Direct Access Memory می گذاشتند چرا که می توانیم با داشتن آدرس هر خانه ی حافظه به طور مستقیم به محتویات آن دسترسی پیدا کنیم. این حافظه از تعدادی خانه یا سلول تشکیل شده است و هر خانه، قابلیت نگهداری یک داده را دارد. هریک از این خانهها با آدرسی منحصر به فرد مشخص می شود. آدرس اولین خانه حافظه، صفر است و آدرس هر خانه، یک واحد از خانه ی قبلی اش بیشتر است، هر آدرس حافظه، قابلیت نگهداری یک یا چند بایت را دارد.

شكل RAM 2ها


دادههای موجود در RAM قابل پاک شدن و جایگزینی با دادههای دیگر هستند و هر نوع وقفهای در جریان برق رایانه، موجب از بین رفتن دادههای موجود در RAM می شود. البته در نوع خاصی از RAMها قابلیت نگهداری داده برای زمان طولانی تر وجود دارد. استفاده از این نوع حافظه ها، برای نگهداری موقت اطلاعات تا زمان پردازش یا انتقال نتایج به بیرون از رایانه و یا ذخیره در حافظه های جانبی است. داده های مورد نیاز پردازنده ابتدا وارد RAM شده و سپس پردازش روی آنها صورت می گیرد. به RAM، حافظه خواندنی و نوشتنی (RWM) هم میگویند.

از نظر تکنولوژی ساخت، دو نوع RAM وجود دارد:

- (DRAM) Dynamic RAM .1
 - (SRAM) Static RAM .2

DRAM نسبت به SRAM دارای سرعت دسترسی پایین تر و هزینه ی ساخت کمتر است. در این نوع حافظه اطلاعات باید به طور مرتب تجدید شوند و گرنه از بین خواهند رفت (البته این کار به صورت خود کار صورت می گیرد). از DRAMها در ساخت حافظه ی اصلی استفاده می شود. به خاطر هزینه ی بالای SRAM معمولا در حافظه ی نهان از آن استفاده می شود و حافظه های با حجم بالا معمولا MRAM هستند.

ساختار داخلی SRAM و DRAM در شکلهای زیر آمده است.



در جدول زیر مقایسهی این دو نوع RAM آمده است.

جدول 1 مقايسهى SRAM , DRAM

مزایا	معایب	RAM
هزینهی کم چگالی بیتی بیشتر	نیاز به Refresh دارد توان مصرفی بالا سرعت پایین	DRAM
توان کم سرعت بالا نیاز به Refresh ندارد	هزینهی زیاد چگالی بیتی کمتر	SRAM

- SDRAM (Synchronous DRAM) خوعی از DRAM است که با کلاک پالس SDRAM (Synchronous DRAM) ح
- DDR RAM (Double Data Rate RAM) ← نوعی از DDR RAM نوعی از PAM نوعی از RAM بالارونده و هم لبه کالد.

ROM


حافظهای است فقط خواندنی که محتوی آن یکبار نوشته شده و پس از نصب در کامپیوتر تغییری در آن داده نمیشود.


معمولا از این حافظه برای ذخیره برنامه هائی نظیر bootstrap loader که برای راه اندازی اولیه کامپیوتر مورد نیاز هستند استفاده می شود.

این حافظه انواع مختلفی دارد:

- ◄ ROM: PROM هایی که هنوز برنامه نویسی نشده و تنها یک بار می توان روی آن نوشت.
- ◄ PROM: EPROM هایی که قابلیت پاک کردن هم دارند(با استفاده از اشعه ماوراء بنفش)
 - EEPROM ₹: برای پاک کردن نیاز به ماوراء بنفش نیست و با برق پاک می شود.

اطلاعات باینری بطور دائمی در حافظه ذخیره میشوند و با قطع برق از بین نمی روند.






در این شکل یک ROM با ابعاد 8×32 آورده شده است که برای برنامه نویسی میبایست فیوز خط مربوطه را بسوزانیم.

Content Addressable Memory (CAM)

تا به حال به طرز کار حافظه ی انسان دقت کردهاید؟ اغلب با دیدن یک تصویر ناقص، بلافاصله کامل آنرا به خاطر می آورید، یا با دیدن تصویر یک شخص سریعا نام او را می گویید، یا با خواندن یک متن سریعا تمامی مطالب مربوط به آن را به ذهن می آورید. در واقع ذهن انسان یک نوع حافظه ی آدرسده ی شده بر اساس محتواست مربوط به آن را به ذهن می آورید. در واقع ذهن انسان یک نوع حافظه ی آدرس در این نوع حافظه، با دادن محتوای یک خانه از حافظه، بلافاصله آدرس آن به عنوان خروجی داده می شود. یکی از مهم ترین تفاوتهای حافظه انسان با حافظه کامپیوتر در نوع آدرس دهی است. در حافظه کامپیوتر اساس کار بر پایه آدرس خانههای حافظه یا آدرس اطلاعات بر روی حافظه دائم است. به عنوان مثال برای دستیابی به یک تصویر یا متن خاص، باید آدرس حافظه یا فایل مربوط به آن تصویر یا متن را داشته باشید. اما با داشتن خود تصویر یا متن نمی توانید به سادگی

16

آدرس حافظه مربوطه را بیابید. اینجا بود که ایدهی ساخت حافظههایی بوجود آمد که بتوانند بر اساس محتوا جستجو کنند.



حافظه های CAM

10011

01101

همانطور که در شکل ملاحظه می کنید در حافظه های قدیمی با دادن آدرس، محتوای آدرس را دریافت می کردیم در حالیک ه در حافظه ی CAM با دادن محتوا آدرس داده ی مشابه با داده ی ورودی را پیدا می کنیم. طرز کار حافظه ی CAM به این صورت است که داده ی ورودی همزمان با تمام اطلاعات موجود در حافظه مقایسه می شود و اگر خود داده در حافظه وجود داشت، می گوییم Match رخ داده است.

	D n-l	D n-2		D0
MASK				
0				
1				
2				
			:	
			:	
			;	
			:	
			!	
			i i	
m-1				


شكل 5 حافظهى CAM

شکل 5 حافظه m کلمه داشته باشد. باشد و در حافظه m کلمه داشته باشد. بیت m می درودی آن m باشد و در حافظه m کلمه داشته باشد. بیت m می این ام ورودی با بیتهای m ام کلمه ام کلمه m می m

توان مصرفی آدرس پذیرها <توان مصرفی CAM

CAM مساحت $\sim \sqrt{2}$ مساحت آدرس پذیرها

همانطور که گفته شد پس از XOR، برخی از کلمات کاملا با ورودی برابر می شوند که در این حالت می گوییم Multiple Match رخ داده است. به حالتیکه در آن بیش از یک Match رخ دهد Multiple Match می گوییم. در این حالت با تابعی مشخص یکی از این نتایج بر گردانده می شود.



شکل 6 نمای کلی CAM در سیستم

² هزینهی سخت افزاری یا HWCost معمولا به هزینه یا مساحت تعبیر میشود. مساحت در واقع متناسب با تعداد ترانزیستورهاست.

18

Verilog

کامپیوتر را به سطوح تجریدی تقسیم می کنند.

سه زبان برای سخت افزار داریم:

System C, VHDL, Vrilog

به جند دلیل از Verilog استفاده می کنیم:

Keywordهای سخت افزاری بهتری دارد.

سطوح تجرید مختلف را پشتیبانی می کند.

وقتی با Verilog برنامه نویسی می کنیم فایلی با پسوند v ساخته می شود که محتوایش توصیف سخت افزار است و Modelsim و اصطلاحا می توان آن را شبیه سازی کرد. برای شبیه سازی باید از سیمولاتور استفاده کنیم. ما از استفاده می کنیم.

توجه کنید که در اینجا چیزی به نام برنامه نداریم بلکه در واقع ما یک توصیف مینویسیم.

هر کد Verilog با یک module شـروع میشـود. ماژولهای تو در تو نداریم. اما میتوان در یک ماژول، ماژول در کد instantiate کرد. در واقع ماژولها componentهای سخت افزاری اند.

Verilog به C نزدیک است، برای مثال Verilog هم مانند C حساس به حروف کوچک و بزرگ است. در Verilog هر جمله یا statement باید به '; 'ختم شود غیر از Verilog

کدهای HDL کدهای parallel یا موازی هستند و نه sequential. یعنی همه ی مولفه ها مستقل از هم و موازی با هم کار می کنند. پس ترتیب مهم نیست و همه ی جملات موازی با هم اجرا می شوند.

به عنوان مثال:

module

Declarations
----Parallel Statements

endmodule

قسمت اول در واقع المانهاى مولفه مثل سيم و گيتها و. .. خواهند آمد مثل reg , wire , parameter , input , output , task , function ,

در واقع یک سری سمبل تعریف می کنیم تا در قسمت statement از آنها استفاده کنیم.

بسته به نوع سطح تجرید statementهای متفاوتی خواهیم داشت.

Parallel statementها چند نوع دارند:

Behavioral .1


- Initial statement .a
- Always statement .b
 - Module instantiation .2
- a. برای شیئ گرفتن از ماژولهای دیگر
 - Gate instantiation .3
- UDP instantiation(User Defined Primitive) .4
 - Gate Level .a
 - Switch Level .b

هر گاه احساس کنیم که یک Basic Element در خود verilog نباشید میتوان با UDP آن را تعریف کرد.

Continues Assignment .5 یا (Register Transform Level/Language)

بعضی از شرکتهایی که FVGA و FVGA و برنامه پذیر تولید میکنند، همراه HDL ،IC و سیمولاتور هم تولید میکنند. البته نرم افزارهای ویژوال برای تولید کد هم وجود دارد.

بهتر است همیشه برای نوشتن VHDL دیاگرام بکشیم مثلا در شکل زیر 4 تا ماژول باید تعریف کنیم. ابتدا ماژولهای 1 و 2 و 3 و در سپس شماره 4 که باید در آن 1 و 2 و 3 را instantiate کنیم.



شماره ۴

چند نکته :

- 1. UDP خاص كاربر است.
- 2. در واقع خود UDPو گیتها هم نوعی ماژول هستند.
- 3. تمام مولفهها به هم وصلند و با هم کار می کنند و هر مولفه به شرط ورودی گرفتن خروجی می دهد.
 - 4. مدارها باید پایدار باشند که وقتی ورودی گرفت بالاخره به یک حالت stable برسد.

معرفی کلمات کلیدی Verilog :


- ۲ یعنی رجیستر میخواهیم.
 - ✓ Wire یعنی سیم میخواهم.

اما چرا از اینها استفاده می کنیم؟

اگر نگوییم سیم داریم هم کد کار می کند. در واقع این برای شبیه ساز است تا سمبولها و مولفههای داخل کد را بفهمد و بتواند برای خودش Symbol Table بسازد.

مثال:

: MyOrتوصيف ماژول



بعد از کشیدن شکل میبایست سطح تجرید را مشخص کنیم. (همیشه با سطح گیت کار می کنیم مگر اینکه ذکر کنیم با RTL)

رسم است که ابتدا خروجی ماژول را بنویسند

module MyOr(c, a , b)
 Output c;
 Input a, b;

endmodule

حالا به جای سه نقطه در چند سطح تجرید مینویسیم.

1. سطح گیت:

اسم ماژول هم اهمییتی ندارد و بیشتر برای سیمولاتور است.

MyOr mo(c, a , b);

2. سطح RTL:

این همان مفهوم لحیم کاری در سخت افزار است.

assign c = a|b;

عبارت بالا یک Continues Assignment است.

3. سطح Behavioral:

اجرا شود که التفاده و اجرا می فقط در t=0 اجرا شود که Always statement همیشه استفاده و اجرا می فقط در t=0 اجرا شود که برای initialize کردن ورودی ها به کار می رود.

22

```
Always به تنهایی خوب نیست چون سیمولاتور را مشغول می کند برای همین sensitivity list جلوش
            می گذارند (با یرانتز) که هر وقت تغییر کردند، اجرا شود و مثلا در اینجا هر وقت ها b تغییر کند:
always @ (a or b)
       begin
              c = a|b;
       end
عبارات بین begin و end به صورت ترتیبی اجرا می شوند. دستورات داخل این بلوک نیاز به assign ندارند و
عملا دستورات نرم افزاری اند. توجه کنید که متغییرهایی که در سمت چپ قرار می گیرند باید holder باشند.
                           سیم holder نیست پس در اینجا یک رجیستر هم سر راهش می گذاریم یعنی :
module myor(c , a , b)
       output c;
       input a, b;
       reg c;
always @ (a or b)
       begin
              c = a|b;
       end
endmodule
 در Verilog می توان Hierarchical Abstract Level داشت و چند تا سطح تجرید هم می توان با هم گذاشت.
                 دقت کنید که سر ورودی و خروجی رجیستر گذاشتیم و اینها می توانند دوباره تعریف شوند.
                                                      اگر اسم رجیستر را عوض کنیم مثلا x میگوییم:
always @ (a or b)
begin
       x = a | b
end
assign c=x;
                                                      یک سیم یا input یا output و یا inout است.
                                                                               مثال Full Adder:
module fulladder(s, x, a, b, c)
       output s, x;
       reg s, x;
       input a, b ,c;
       always @ (a or b or c)
       begin
              s = a ^ b ^ c;
              x = (a \& b) | (b \& c) | (c \& a);
endmodule
```

```
RTL:

assign x = (a & b) | (b & c) | (c & a);

assign s = a ^ b ^ c;
```

در این حالت RTL، به صورت موازی اجرا میشود. هرگاه عبارات سمت راست تغییر کنند، دستورها موازی با هم اجرا می شوند.

Gate Level:

```
and a1 (w1, b, a);
and a2 (w2, b, c);
and a3 (w3, a, c);
or o1(x, w1, w2, w3);
```

.ميتوان گيتها را دوورودی هم گرفت. در اينجا 0 way ايجاد شد که اينها را بايد در Declaration بياوريم. xor x1(s, a, b, c); output x, s; input a, b, c; wire w1, w2, w3;

میتوان خط فیدبک هم به همین صورت تعریف کرد.

- 🔾 در سطح گیت نیازی به assign نیست. Assign فقط در RTL استفاده میشود.
- ◄ دقت میکنیم که هر چه به سطوح پایین تر میرویم، جزئیات بیشتری را میبایست توصیف کرد و توصیف
 طولانی تر میشود. برعکس هر چه به سطوح بالاتر میرویم، توصیف راحت تر است.

تمرین: مدار هر یک از موارد زیر را در سطح گیت توصیف کنید. با استفاده از TestBench در محیط ModelSim شبیه سازی کنید.

الف) Decoder 2->4

Encoder 8->3 (

Mux 4X3 -> 1X3 (=

د) DeMux 1->8

4 bit comparator (o

:Module Instantiation

```
مثال:
module x:
myor mo1(x, y, z);
گاهی به ازای هر ماژول توصیف شده یک ماژول تست بنچ برای آن مینویسم که نقش Input Generator را
   برای آن ایفا کند. در ModelSim هم میتوان اینطور ورودی داد و هم میتوان سیگنالها را تک تک وارد کرد.
Test Bench: مداری که مدار دیگر را تست میکند. بعضی از نرم افزارها مانند ModelSim قابلیت ایجاد این
                                                                                  مدارها را در خود دارند.
              کار بهتر این است که یک ماژول جدا برای TestBench نوشته شود. مثلا TestBench برای FA
module fa(s, x, a, b, c);
endmodule;
module tb (a, b, c);
output a, b, c;
reg a, b, c;
initial
        begin
               a = 1;
               b = 0;
               c = 1;
        end
endmodule
                                              اما این دو را باید به هم متصل کرد. در ادامه ی قبلی میگوییم:
module tester:
        wire p, q, r, m, n;
        fa mfa (m, n, p, q, r);
        tb mtb (p, q, r);
endmodule
برای اینکه به عنوان ورودی به تابع دیگر به ترتیب دلخواه خودمان بدهیم، از call by name استفاده میکنیم.
                                                                                                   مثلا
tb mtb (. c(r), b(q), a(p))
```

با ModelSim موقع شبیه سازی کردن میپرسد که top Module چیست. مثلا در اینجا Tester است. البته در این مورد خودش متوجه میشود وگرنه اگر ماژولها هم سطح بودند، میپرسید.

تذكر: سایت www. opencores. com كدهای توصیفی open دارد.

اگر بخواهیم ورودیهای مختلف و با حالات مختلف بدهیم، میتوانیم از تاخیر(#) استفاده کنیم، یعنی: module tb (a, b, c); .

c =1; #5 c=0;

این یعنی c را c واحد زمانی دیرتر مساوی صفر قرار دهد و همینطور میتوان مقدار داد یعنی:

#5 c=0; #5 b=0;

وقتى 5# رسيد يعنى 5 واحد صبر كن چرا كه begin و bed حتما sequential اجرا ميشود. مثلا بگوييم:

#5 c=0; t=5 #5 b=0; t=10 C=1; t=10 #15 a=0; t=25

پیش فرض واحد زمانی ns است اما directive دارد. همه directiveها با ' شروع میشود. مثلا میگوییم:

(دقت) Timescale 1ns/100ps (دقت)

'Timescale 1ns

Directiveهای مختلفی وجود دارد. مثلا undefined var یعنی چیزهایی که تعریف نکردیم را مثلا از نوع wire تعریف کنیم و یا:

'Include A. v


گاهی برای تاخیر میخواهیم نایستد. یعنی c=0 t=5 باشد اما دستورات بعدی را همان لحظه ادامه دهد.

دراینجا دو نوع assignment داریم:


- 1. Blocking assignment
- 2. Non-blocking assignment

مثلا در دستورات قبلی از نوع اول است که سیمولاتور می ایستد. برای حالت دوم میگوییم:

#5 b<=0;



حال فرض کیند به جای تمام =های بالا، => بود:



مثلا اگر به جای خط پنجم b < 1 + b باشد، زمانها 5و 10و 25 میشود. برای a > 0 میتوان a > 0 باشد، این دستورات را انجام بده بعد سری بعدیها را انجام بده.

$$\begin{array}{ll} a{=}1 & a{<}{=}1 \\ b{=}a\&b & b{<}{=}a\&b \end{array}$$

در اینجا در مورد =ها، دستورات همزمان انجام میشوند یعنی لزما a=1 نیست، با a=1 قبلی و a=1 میشود و همزمان a=1 به a=1 میرود.

علامت => یعنی موازی باشد و طبیعت سخت افزاری بدهیم.

دقت کنیم که دستورات دنبالهای انجام میشوند.

z و x میشود اما در طراحیها نباید این مورد را داشته باشیم(یعنی c=x میشود اما در طراحیها نباید داشته باشیم)

نکته: اینکه تاخیرها را هنوز سخت افزاری پیاده سازی نکرده اند و چنین کدهایی فقط در سطح شبیه سازیاند.

فرض کنید نیاز داریم چند خط که دنبالهای هستند را به طور موازی اجرا کنیم. میتوان وسط قسمت دنبالهای، fork - join باز کنیم تا موازی اجرا شوند.

begin
...
fork
....
join
....
end;

دستورات داخل fork-join موازی اند و => نیز برای موازی اجرا کردن است ولی فقط برای assignment ولی دستور fork join برای assignment نیز هست.

تع يف حافظه:

reg a; \rightarrow 1 bit reg pc [32:1]; \rightarrow reg pc[1:32]; \rightarrow

32	31	30			 2	1
1	2	3			 31	32

حافظه، آرایهای از

ثبات هاست. مثلا 1KB يعنى 1024*8 را انگونه ميگوييم:

reg [0:1023] mem [7:0];

یعنی از سلول [7:0] به اندازه 0:1023 تکرار کن، یعنی

7	6	5	4	3	2	1	0	
	رديف 1023ام							

دسترسی به بیت ها:

```
reg pc [0:31];
pc [5];
reg pc [48:17]
pc [10]; \rightarrow syntax error
reg [0:1023] mem [7:4];
                         یعنی برای دسترسی به سطر چهارم، اول کل 7 بیت را در یک رجیستر بگذاریم یعنی:
reg temp [7:10]
temp = mem [4];
temp [6]; \rightarrow دسترسی به سطح چهارم و بیت ششم
                  حال فرض کنید بخواهی بیت ششم آرایهی mem را بگریم. Part selection هم داریم. مثلا
reg a [48:17];
temp= a [48:40]; \rightarrow part selection
                                                   اما برای بیت ششم آرایه و یا ساختن یک رجیستر مجازی:
reg temp [7:0];
temp= {pc [43,40], a, pc[12,10]} + 10
\{...\} = \{...\} + 10
                                                                          مثلا ميتوان گفت [40,43] pc و...
                                                                       برای اعداد حالت عادی دهدهی است:
b'11101101 دودویی
"_" نوشته میشود ولی فقط برای خوانایی است → b'1110_1101 :جداسازی
                                                 برای for و. .. باید int تعریف کنیم. میتوان در تعریف نوشت:
```

سلسله مراتب حافظه

فرض کنید مدیرعامل یک شرکت سختافزاری ساخت قطعات کامپیوتری هستیم و میخواهیم محصولی را ارزه کنیم که هم از نظر کارایی خوب باشد و هم قیمت بالایی نداشته باشد. برای دستیابی به این مهم باید دو

integer i;

assign $w1 = \{p [31,1], a\}$

محدودیت متضاد را در نظر بگیریم: پول(یا به تعبیری دیگر هزینهی سختافزاری) و کارایی(سرعت و حجم). باید سعی کنیم با حداقل پول به بیشترین کارایی برسیم.

طبیعتاً در مورد حافظهها هم دو عامل پول و کارایی مهماند. از این حیث میتوان حافظهها را دسته بندی کرد:

- Flip Flop .1
- Register .2
- 3. Register File: در طراحی CPU ممکن است از تعداد زیادی رجیستر استفاده کنیم. بدین ترتیب بهتر است آنها را سازماندهی کرده و هر چندتایی (حداقل 8 و حداکثر 256تا) را در یک دسته قرار دهیم. هر کدام از این دسته ها را یک Register File\Bank می گویند.
 - Cache .4
 - Main Memory .5
 - Magnetic Disk .6: مثل هارد و فلاپی و. ..
 - Optical Disk .7: مثل CDها
- 8. Tape و کارت پانچها: Tapeها برای ذخیره ی انبوهی از اطلاعات و به عنوان آرشیو مورد استفاده قرار می گیرند. تنها ضعف آنها ترتیبی بودن دسترسی و لذا سرعت کم دسترسی به اطلاعات آنهاست. البته این نوع حافظه انتها ندارند و این خود می تواند یک مزیت باشد.

در این تقسیم بندی از بالا به پایین سرعت کاهش یافته اما در عوض قیمت و حجم(ظرفیت) افزایش می یابد.

اما فرض کنیم بخواهیم یک کامپیوتر را با تمام متعلقات آن به مشتری ارزه کنیم. به نظر شما جه نوع حافظهای را در این کامپیوتر قرار دهیم؟ اگر کل حافظهی آن از نوع Flip Flop باشد یا کل آن از نوع Tape باشد، خوب است؟ عامل پول را چطور در نظر بگیریم؟ بهترین کار آن است که از هر نوع حافظه درصدی در کامپیوترمان داشته باشیم.

اگر حجم حافظه استفاده شده از سطح i ام را در این کامپیوتر خیالی با ci نشان دهیم، داریم:

$$c_1 < c_2 < \dots < c_8$$

اگر زمان دسترسی * مؤلفه i ام را با d_{i} نشان دهیم:

$$d_1 < d_2 < \dots < d_8$$

كه البته به طور تقريبي:


 $d_1 \cong 4ns$

 $d_4 \cong 10ns$

 $d_6 \cong ms$

 $d_8 \cong s$

همانطور که گفتیم در طراحی یک کامپیوتر تمام این سطوح وجود خواهند داشت، اما مکانیزم دسترسی به اطلاعات در این طراحی به گونهای است که تا آنجا که بتوانیم دادهها را در سطوح بالا نگهداری می کنیم و در صورتی که به دادهای نیاز داشته باشیم، از بالاترین سطح شروع کرده و در صورتی که داده موجود بود (hit) که هیچ و اگر نبود(miss) به سطح پایین تر می رویم. به این ترتیب چون مطمئنیم داده ی مورد نیاز لااقل در پایین ترین سطح موجود است، ختماً در مرحلهای داده را خواهیم یافت. شمای کلی کار با هر مؤلفه ی حافظه در زیر آمده است.



برای یک مؤلفه ی خاص، بهترین حالت آن است که همه ی درخواستها hit شوند. پس برای ارزیابی کارایی یک مؤلفه Hit Ratio را به صورت زیر تعریف می کنیم:

Hit Ratio =
$$\frac{\text{#hits}}{\text{#hits} + \text{#misses}}$$

هدف آن است که سطوح بالای حافظه را طوری طراحی کنیم که Hit Ratio را برای آنها بالا ببریم. در بادی امر این موضوع چندان ممکن به نظر نمی رسد اما کاربر کانپیوتر یک انسان است؛ انسانی که ذهنی ساخت یافته دارد و نحوه ی فکر کردن او به مسائل دارای نظم خاصی است. به همین دلیل می توان حافظه هایی ساخت که Hit بالایی دارند. مثلاً این نسبت در حافظه های نهان 4 بیش از 94 درصد است!

فرض کنید Hit Ratio مؤلفه ی حافظه در سطح i ام را با h_i نشان دهیم. در واقع می توان h_i را احتمال حضور داده در سطح i ام دانست. بدیهی است که i این توصیف، به راحتی و با استفاده از مفاهیم امید ریاضی، می توان رابطه ی زیر را برای متوسط زمان دسترتی به داده به دست آورد:

Average Access Time

$$= h_1 d_1 + (1 - h_1)(h_2 d_2 + (1 - h_2)(\cdots (h_{n-1} d_{n-1} + (1 - h_{n-1})d_n)\cdots))$$

miss مگر نه اینکه در صورت h_2d_2 در پرانتز دوم h_2d_2 گذاشتیم و چرا به جای آن $h_2(d_1+d_2)$ ننوشتیم؟ مگر نه اینکه در صورت به سراغ شدن درخواست به حافظه ی سطح اول حداقل به اندازه ی d_1 زمان صرف شده و بعد از صرف این زمان به سراغ سطح دوم میرویم؟ اگر بخواهیم همان h_2d_2 را در رابطه قرار دهیم به این معنی است که برای بدست آوردن هرداده باید به همه ی مؤلفه های حافظه درخواست دهیم که در این صورت توان مصرفی بالا و همچنین سیم کشی اضافه تری خواهیم داشت که اصلاً خوب نیست.

حقیقت این است که رابطه گفته شده، همان رابطه ای است که معمولاً برای بدست آوردن متوسط زمان دسترسی مورد استفاده قرار می گیرد. در واقع علت استفاده نکردن از $h_2(d_1+d_2)$ آن است که معمولاً دسترسی مورد استفاده قرار می گیرد. در واقع علت استفاده نکردن از d_i نسبت به قابل صرف نظر تکنولوژی حافظه در سطوح مختلف متفاوت است و لذا d_i و لذا d_{i-1} و لذا d_{i-1} نسبت به d_i قابل صرف نظر کردن است.

مثال: فرض کنید در کامپیوتری فقط دو نوع حافظه ی نهان و حافظه ی اصلی وجود دارد که زمان دسترسی آنها به ترتیب 10ns و 14ms باشد. متوسط زمان پاسخ به درخواست یک داده چقدر است؟


حل:

زمان پاسخ =
$$0.99 \times (10ns) + 0.01 \times (1000ns) = 19.9ns$$

در این مثال تأثیر وجود حافظهی نهان در کاهش زمان دسترسی به روشنی دیده میشود.

حافظهي نهان

بر اساس مدل فون نیومان نحوهی ارتباط میان واحد پردازش و حافظهی یک کامپیوتر به صورت زیر است:




در طی سالیان، این دو مؤلفه، یعنی Main Memory و CPU پیشرفت کردند اما همواره فاصلهای بزرگ میان این دو وجود داشت. مثلاً CPU با سیگنال ساعت کار می کرد اما Main Memory اینگونه نبود. به این ترتیب سیگنال ساعت خیلی کوچک شد و CPU رشد کرد اما Main Memory رشد چندانی نیافت. به تعبیری دیگر سرعت CPU زیاد شد در حالیکه Main Memory سرعت بالایی نداشت و این باعث می شد تا سرعت زیاد CPU چندان جلوه نکند. این مشکل هنوز هم در دنیای کامپیوتر حل نشده است.

ایده ی بهبود عملکرد: یک مسئول کتابخانه را در نظر بگیرید. او از یک جعبه در کنار خود استفاده می کند تا کتابهایی را که بیشتر مورد استفاده قرار می گیرند در آن نگه دارد. معیار اینکه چه کتابی بیشتر مورد استفاده بوده، گذشته ی امانت کتابهاست. به این ترتیب که هرگاه شما کتابی را که امانت گرفته اید به مسئول برگردانید،

او آن کتاب را در آن جعبه میگذارد. به عبارتی دیگر آن جعبه همواره شامل کتابهایی است که اخیراً بیشتر استفاده شدهاند. هر وقت هم که شما بخواهید کتابی را به امانت ببرید، ابتدا مسئول در جعبه به دنبال آن می گردد و در صورت یافت نشدن، آن را در مخزن پیدا می کند.

در مورد حافظه هم همین ایده را به کار بردند. به این ترتیب که بین CPU و Main Memory، بافری را قرار دادند تا کاری مشابه جعبه ی کتابدار داشته باشد، به این امید که این بافر بیشتر درخواستهای CPU را hit کند.



این بافر در واقع همان حافظهی نهان^۶ اســت(از آنجا که این بافر دادهها را در خود ذخیره میکند، نوعی حافظه است و از آنجا که بودن یا نبودن آن برای CPU تفاوتی ایجاد نمیکند و در واقع از دید CPU پنهان است، آن را حافظهی نهان مینامند).


حال سؤال اساسی این است که در این حافظه چه اطلاعاتی را ذخیره کنیم بهتر است؟ اگر به این نکته توجه نکنیم، ممکن است بیشتر درخواستهای CPU را miss کند و به این ترتیب زمان متوسط دسترسی به داده را بیشتر کند(چرا که اگر از همان اول بدانیم درخواست از حافظه ی نهان miss می شود، همه ی درخواستها را مستقیماً از Main Memory می کردیم).


Main اینکه تصمیم بگیریم چه دادههایی را در حافظه ی نهان نگه داریم، براساس پیشینه ی درخواستها از Main Memory عمل می کنیم. برای این منظور انتقالات داده بین CPU و Main Memory را با یک نظاره گر $^{\vee}$ روی هر سه Bus میانی بررسی کردند و متوجه شدند که درخواستها سه خاصیت زیر را دارند:

- ◄ همجواری مکانی (Spatial locality): یعنی درخواستهای متوالی از حافظه، از آدرسهای نزدیک به هم در Main Memory است و لذا درخواستهای متوالی وابستگی مکانی دارند (مثلاً یک حلقهی را در نظر بگیرید که تعدادی دستورالعمل متوالیاً اجرا می شوند).
- ◄ همجواری زمانی(Temporal Locality): یعنی یک آدرس در زمانهای نزدیک به هم، چند بار مورد استفاده قرار می گیرد (مثلاً یک متغییر را در نظر بگیرید که چندین بار در طول اجرای یک برنامه از آن استفاده می شود).
- ◄ همجواری فرایندی(Process Locality): عملاً Taskهای مختلف سیستم عامل و همچنین توابعی از
 برنامه ی درحال اجرا در حافظه نزدیک به هم ذخیره میشوند.

این ویژگیها را در طراحی حافظهی نهان منظور خواهیم کرد.

فرض کنید حافظه C نهان C خط داشته باشد که هر خط یک کلمه است. متعاقباً فرض کنید حافظه C دارد.





7 Monitor

8 line

(تعداد بایتهای هر درخواست که 1، 2 یا 4 است) 9 word

در همین ابتدای کار باید بپرسیم دادههای Main Memory را چگونه در حافظهی نهان قرار دهیم و همینطور اگر بخواهیم داده کار باید بپرسیم داده Main Memory بیاوریم، به جای چه داده ای از حافظه باید جایگزین کنیم. به این ترتیب دوبحث اساسی در طراحی حافظه ینهان مطرح می شود:

- (Placement Policy) سیاست جایدهی
- (Replacement Policy) سیاست جایگزینی

سیاست جایدهی و انواع حافظهی نهان

الف) حافظههاي نهان نگاشت مستقيم:

در وهلهی اول باید مکانیزمی ارائه کنیم تا خانههای Main Memory را به خانههای حافظهی نهان نگاشت کند. به این مکانیزم Placement Mechanism یا Address Mapping می گویند. در مورد حافظهی نهانی که پیش تر ارائه کردیم، ساده ترین مکانیزم برای نگاشت به صورت زیر است:

(آدرس در خافظهی اصلی) = Mod C (آدرس در حافظهی نهان)

در همین ساختار حافظه ی نهان فرض کنید داده ای از Main Memory با آدرس x را در حافظه ی نهان قرار داده ایم. حال اگر داده ی با آدرس x+C را از Main Memory بخواهیم، چون ابتدا به حافظه ی نهان در خواست می دهیم نمی توانیم بفهمیم داده ی ذخیره شده به آدرس x است یا x+C به همین دلیل برای ذخیره ی هر داده در حافظه ی نهان، علاوه بر خود داده، باید مشخصاتی از آدرس داده در Main Memory را نیز ذخیره کنیم. اما آدرس در حافظه ی نهان، باقیمانده ی x+C است؛ لذا کافی است خارج قسمت تقسیم x+C را نگه داریم. به این عدد برچسب x+C می گویند.

اما هنوز این طراحی همجواریهای مکانی را به خوبی لحاظ نکرده است. برای بهبود کارایی، به جای آنکه هر بار از Main Memory یک کلمه به حافظه ی نهان انتقال دهیم، یک بلوک B کلمهای را انتقال می دهیم (البته روشن است که B و C ، D و D همگی توانهایی از دو هستند و بنابراین مثلاً عمل تقسیم یک آدرس بر D جز یک شیفت دادن ساده نیست). بنابراین هم Main Memory و هم حافظه ی نهان را به بلوکهای D کلمهای تقسیم می کنیم و هرگاه بخواهیم داده ای را از Main Memory به حافظه ی نهان بیاوریم، کل بلوکی را که داده در آن است،

انتقال می دهیم. پس، از این به بعد فرض می کنیم Main Memory شامل B بلوک B کلمهای و حافظه ینهان شامل C بلوک D کلمهای است که:


$$M=2^m$$

$$C=2^c$$


$$B = 2^{b}$$

و لذا شمای کلی به صورت زیر خواهد بود.

Cash
B' ₀
B'_1
B'_{C-1}



بدین ترتیب اگر آدرسها مثلاً 32 بیتی باشند قالب آدرس CPU به صورت زیر است:



دقت کنید که تمام اعضای یک بلوک حافظه ی نهان برچسب یکسان دارند و لذا کافی است برای آنها، تنها یک عدد به عنوان برچسب نگهداری کنیم.

این طراحی حافظه ی نهان ساده ترین و کم خرج ترین نوع طراحی حافظه ی نهان است که به آن حافظه ی نهان با نگاشت مستقیم ۱۱ می گویند که در عین سادگی Hit Ratio آن حدود 92 در صد است.

در مورد این نوع حافظههای نهان، در حجم ثابت می توان سایز بلوک را تغییر داد. با افزایش سایز بلوک، از یک سو همجواری های مکانی بیشتر خود را نشان می دهند و از سوی دیگر حافظه ی نهان را صلب کرده و تعداد کمتری بلوک را می توان نگه داری کرد. در بررسی های این نوع طراحی و تست کردن آن با برنامه های مختلف، نمودار Hit Ratio بر حسب سایز بلوک به صورت زیر بدست می آید:



تـا اینجا بحث ما در مورد خواندن ۱۲ داده از حافظه ی نهان و نحوه ی ارتباط آن با Main Memory بود. اما فرض کنید بخواهیم دادهای را بنویسـیم یا به تعبیری دیگر بخواهیم محتویات خانهای از حافظه را تغییر دهیم. در این صورت، درست مثل حالت خواندن ابتدا درخواستی به حافظه ی نهان می دهیم. دو حالت داریم:


• Miss رخ دهد: در این صورت کافی است ابتدا داده در Main Memory پیدا شده، محتویاتش عوض شده و سیس به حافظه ی نهان انتقال یابد.

¹¹ Direct Mapped Cache (DMC)

¹² Read

- Hit رخ دهد: در این صورت داده در حافظه ی نهان موجود است و باید بروز شود و این بروزرسانی باید در Main Memory نیز صورت گیرد، اما چه وقت؟ برای این منظور دو مکانیزم وجود دارد:
- Write Through: بـ ه این معنی کـ ه هر وقـت دادهای در حافظه ی نهان بروز شــد، محتویات:

 آدرس متناظر در Main Memory هم بروز شود.



البته روشـن اسـت که Write Back کارایی بهتری دارد اما در مواقعی که ممکن اسـت دادهها حافظهی نهان از بین بروند، چندان مناسب نیست. ۱۴

v در عمل برای هر بلوک از حافظهی نهان، چند بیت نگهداری میشود. ازجملهی این بیتها یکی v برای تشخیص بروز شدن دادههای بلوک و یکی v برای وقتی مناسب است که کامپیوتر تازه روشن شده و هنوز حافظهی نهان خالی است. بیت v برای وقتی مناسب است که کامپیوتر تازه روشن شده و هنوز حافظهی نهان خالی است. v برای وقتی مناسب است که کامپیوتر تازه روشن شده و هنوز حافظهی کوچک شدن ابعاد براساس قانون مور، تعداد ترانزیستورها در واحد سطح هر چندوقت(حدود v ماه) یکبار دو برابر میشود. دو برابر شده تعداد به معنی کوچک شدن ابعاد ترانزیستورها و خازنهاست که طبق رابطهی v میزان بار خازن کمتر شده و لذا خازن نسبت به نویز حساس تر میشود. به این ترتیب کافی است ذرهای مانند ذره ی v به خازن برخورد کرده و آن را دشارژ کند که این به معنی از دست رفتن داده ی ذخیره شده در خازن (در واقع SRAM) است.

ب) حافظههای نهان انجمنی:

با اینکه در حافظههای نهان نگاشت مستقیم، Hit Ratio حدود 92 درصد است، اما در بعضی مواقع کارایی خیلی بدی دارند. حالتی را در نظر بگیرید که آدرسهای درخواست شده فقط مربوط به دو بلوک باشند و هر دوی این بلوکها به یک جای حافظه ی نهان نگاشت شوند. به عنوان مثال فرض کنید حافظه ی نهانی با سایز 8 بایت داریم و همه ی درخواستها از Main Memory بایت به بایت باشد. حال اگر دنباله ی درخواستها از بایت داریم و همه ی درخواستها از عاقطه ی نهان به معواره درخواستهای از حافظه ی نهان به منجر خواهد شد. در واقع در این جا با اینکه 7 خانه از حافظه ی نهان، خالی و بیاستفاده است، همواره از یک خانه ی آن استفاده می کنیم. برای رفع مشکل می توان به جای 8 خط یک بایتی، 4 خط دو بایتی در نظر گرفت:

0	0	8
1		
2		
3		

البته در این حالت نیز با دنبالهی 70, 4, 8, 12, 0, 4, 8, 12 ... تمام درخواستها miss خواهد شد.

به این مکانیزم حافظه ی نهان با مجموعه ی انجمنی ۱۵ می گویند. در این نوع حافظه های نهان، به هر سطر یک مجموعه ۱۶ گفته می شود. مسلماً تعداد بلوکهای هر مجموعه مهم است و لذا برای معرفی این نوع از حافظه های نهان از واژه ی kWSA (مثلاً در اینجا kWSA) استفاده می کنند.

بدیهی است با افزایش k مقدار Hit Ratio و در نتیجه کارایی بیشتر می شود.

ماکزیمم مقدار k زمانی است که k برابر سایز حافظه ی نهان شود و عملاً فقط یک مجموعه داشته باشیم. به این نوع از حافظه های نهان، تمام انجمنی 1 می گویند.

بگذارید موضوع را با یک مثال بهتر توضیح دهیم. فرض کنید یک کلاس با 50 صندلی داریم که استادی در این کلاس نشسته که با تعدادی از بچههای دانشگاه کار دارد که البته ممکن است با بعضی از بچهها بیش از یک بار در زمانهای مختلف کار داشته باشد. بالطبع اگر دانشجویی در کلاس نباشد و استاد هم با او کار داشته باشد باید کل دانشگاه جستجو شده تا آن دانشجو را پیدا کرده و به کلاس بیاوند؛ که این کار بسیار زمانگیر است. پس

¹⁵ Set Associative Cache (SAC)

¹⁶ Set


¹⁷ k-Way Set Associative

¹⁸ Fully Associative (FA)


بهتر آن است که اگر دانشجویی به کلاس آمد، تا آنجاکه میتوانیم او را نگه داریم. حال برای جایدهی دانشجویان در کلاس چند مکانیزم میتوان اجرا کرد:

- \sim صندلیها را از 0 تا 49 شیماره گذاری کنیم و برای هر دانشیجویی که وارد کلاس می شیود، ابتدا باقیمانده ی شیماره ی دانشیجویی او را به 50 محاسبه کرده و سپس روی صندلی با آن شماره بنشانیم. اگر صندلی پر بود، دانشیجوی قبلی را بیرون بیندازیم. این همان روشی است که DMC دارد.
- \Rightarrow صندلیها را زوج زوج کنیم و این زوجها را از 0 تا 25 شماره گذاری کنیم. حال برای هر دانشجویی که وارد کلاس می شود، ابتدا باقیمانده ی شماره ی دانشجویی او را به 25 محاسبه کرده و او را روی یکی از صندلی های زوج با آن شماره می نشانیم. اگر هر دو صندلی آن زوج، پر بودند، یکی از دانشجویان در آن زوج را بیرون می اندازیم. این همان روش 2WSA است.
- ◄ هر دانشجوی جدیدی که وارد شد، روی هر صندلی که خالی بود بنشیند و اگر صندلی خالی موجود
 نیست یکی از افراد قبلی را بیرون میاندازیم. این همان مکانیزم FA است.

طبیعی است اگر فرایند بیرون انداختن دانشجو در کلاس به صورت هوشمندانهای باشد، راهحل سوم Hit Ratio بالاتری دارد. البته در راهحل سوم دسترسی به دانشجو زمان بیشتری میگیرد. در واقعیت داریم:




ذکر این نکته ضروری است که گاهی FA را همانند DM به صورت عمودی نشان میدهند. به عنوان مثال:



پ) طراحی مداری حافظههای نهان:

در حالت کلی طراحی kWSA را بررسی می کنیم. در این نوع حافظههای نهان بلوکهای یک مجموعه برچسب یکسان ندارند. پس باید برای هرمجموعه k برچسب نگهداری کنیم:

وقتی آدرس از CPU وارد حافظه ی نهان شد، ابتدا اندیس مجموعه از آن جدا شده و به DEC داده می شود. پس از آن یک خط روشین شده ومقایرش به یک خط، حافظه ی، جدا (مانند M) منتقل می شود. برچسیب آدرس ورودی با تمام k برچبب ذخیره شده در M مقایسه می شود (پس نیاز به مقایسه کننده داریم). از هر مقایسه عددی (در صورت تساوی صفر و گرنه غیر صفر) بدست می آید. پس k عدد خواهیم داشت که یا همه غیر صفرند (miss) و یا یک و فقط یکی از آنها صفر است (hit). در حالت hit باید مداری کنترلی، داده ی متناظر با برچسب مناسب را برگرداند.



اگر DMC) k=1)، سایز DEC بزرگ شده اما دیگر نیازی به مقایسه کننده نیست و سایز برچسب حداقل است. در این حالت مدار کنترلی بسیار ساده است.

اگر FA باشد، نیازی به DEC نیست اما به تعداد بلوکها نیاز به مقایسه کننده داریم و همچنین مدار کنترلی و نسبتاً پیچیده است. به خاطر وجود تعداد زیاد مقایسه کننده و همچنین به خاطر پیچیده شدن مدار کنترلی و

بزرگ شده سایز برچسب، توان مصرفی و مساحت این نوع حافظهی نهان به شدت زیاد بوده و مقرون به صرفه نیست.

سیاست جایگزینی

مسلماً بهترین سیاستها، سیاستهاییاند که المانهایی را اضافه و حذف کند که در آینده به نفعمان باشد. هدفمان در این بخش این است تا بررسی کنیم چه سیاستهایی برای جایگزینی دادهها در حافظهی نهان مناسبترند. برای مثال در یک 4WSA، اگر قرار باشد عنصری جدید وارد حافظهی نهان کنیم ولی مجموعهای که میخواهیم داده را به آن اضافه کنیم پر باشد، کدامیک از چهار عنصر مجموعه را بیرون بیندازیم بهتر است؟ روشن است که بحث سیاست جایگزینی در مورد DMCها مطرح نیست، چرا که در این نوع حافظهی نهان هر مجموعه، تک عضوی است و در صورت نیاز به جایگزینی، عنصری که باید بیرون انداخته شود معلوم است. اما هر چه مقدار k بیشتر شود این مکانیزم پیچیده تر و در عین حال مهم تر خواهد شد. انواع روشهایی که برای جایگزینی می توان تصور کرد عبار تند از:

- Random : عنصری را به تصادف از مجموعه بیرون بیندازیم.
 - ۱۹FIFO : هر عنصری که دیرتر وارد شده را بیرون بیندازیم.
- نیم. و تنصری که زودتر وارد شده را بیرون بیندازیم. \checkmark
- ۲۱LRU ۲ عنصری که اخیراً کمتر استفاده شده بیرون برود.
- ۲۲MRU : عنصری که اخیراً بیشتر استفاده شده بیرون برود.
- برون برود. 77 LFU عنصری که تا به حال کمتر استفاده شده بیرون برود.
- برون برون برون برون برون عنصری که تا به حال بیشتر استفاده شده بیرون برود. \checkmark

¹⁹ First In First Out

²⁰ Last In First Out

²¹ Least Recently Used

²² Most Recently Used

²³ Least Frequently Used

²⁴ Most Frequently Used

در روش LFU نیاز به شـمارنده داریم، اما پهنای بیتی این شمارنده باید نامحدود باشد و به همین خاطر استفاده از آن چندان عملی نیست. اما این روش بهترین است، چرا که مکانیزم جایگزینی بر اساس کل تاریخچهی عناصر است

پس از LRU ،LFU بهترین کارایی را دارد و برای پیاده سازی آن فقط نیاز به نگه داری یک عدد (Rank) برای هر عنصر داریم که در واقع در هر بار دسترسی به آن، Rank آن عنصر یک واحد افزایش خواهد یافت. در اینجا تنها ملاک جایگاه نسبی میزان استفاده عنصر از زمانی که در داخل کش آمده اند می باشد.

پس از Random ،LRU کارایی نسبتاً خوبی دارد و در حالتی که نمیخواهیم سخت افزار اضافهتر برای Rank بگیریم مناسب است.

باقی مکانیزمها چندان کارایی خوبی ندارند و در عمل استفاده نمیشوند.

مثال: چنانچه حافظهی نهانی به اندازهی 512KB و اندازهی بلوک 64B داشـــته باشـــیم و اندازهی حافظهی اصـلی 16MB باشــد، مطلوب اســت اندازه و قالب آدرس برای هر یک از حالات زیر:

8WSA

DM

FA

	حل: حافظهی اصلی 16MB و لذا آدرسها 24bit هستند. بنابراین:							
	23			15	5		0	
8WSA		Tag		Index		b		
	23		18		5		0	
DM		Tag		Index		b		
	23				5		0	
FA			Ta	ng		b		
				·				

در حالت کلی:

	lg K			
	\			
Tag		Index	Block	DM
	 		 	1
Tag	- - - - -	Set index	Block	KWSA
	! !			1