



فصل سوم:

حافظه در سیستمهای مبتنی بر ریز پردازنده



- حافظه یکی از ملاحظات اصلی در طراحی سیستم های مبتنی بر ریزپردازنده
- اطلاق اصطلاح حافظه به هر وسیلهای که بتواند اطلاعات باینری را در خود ذخیره کند

مقدمه

- انواع کاملا متفاوتی از حافظه وجود دارد.
- بسته به نوع کاربرد اطلاعاتی که ذخیره میشوند، یکی از انواع حافظه به کار برده میشود.
 - چند پارامتر اساسی برای حافظه مطرح است که این پارامترها عبارتند از:
 - میزان تراکم حافظه (حجم حافظه)
 - قابلیت برنامه ریزی مجدد
 - سرعت خواندن یا نوشتن داده در حافظه
 - هزينه
 - فرّار یا غیر فرّار بودن حافظه و مانند آن



مفاهیم پایهای حافظه



- •دستورات برنامه معمولا در یک نوع حافظه (حافظه برنامه)
- •دادههایی که در حین انجام محاسبات به وجود میآیند در نوع دیگری از حافظه (حافظه داده) ذخیره میشوند.

•دادهها در حافظه ذخیره میشوند و همه بخشهای دیگر از این دادهها استفاده میکنند.


•برای انتخاب نوع مناسب حافظه برای دادههای مختلفی که در سیستم با آن سرو کار داریم، لازم است انواع حافظههای موجود را بشناسیم.



طبقهبندى حافظهها



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر








- •حافظههای با دسترسی تصادفی به دو دسته زیر تقسیم میشوند:
 - حافظه های فقط خواندنی ROM
 - •حافظه های نوشتنی-خواندنی RWM
- بخش مهمی از حافظه هر سیستم مبتنی بر ریزپردازنده، حافظه ROM است.

• دادههای موجود در این حافظه در حین اجرای برنامه فقط خوانده میشوند و تغییری نمی یابند.

- دستوراتی که ریزپردازنده باید انجام دهد در این حافظه قرار می گیرد و غیرفرار است.
- ROM: Read Only Memory
- •RWM: Read Write Memory





•این گروه خود به دو زیر گروه تقسیم میشود:

•حافظه فقط خواندني قابل برنامهريزي EPROM

•حافظه فقط خواندنی قابل تغییر برنامهریزی و پاک شدن به صورت الکتریکی EEPROM

EPROM: Erasable Programmable ROM

EEPROM: Electrically Erasable Programmable ROM



حافظه EPROM



- برنامهریزی EPROM به صورت الکتریکی انجام می شود.
- این کار با ارسال یک پالس کوتاه با دامنه ولتاژ مناسب بر روی gate ترانزیستور FET موجود در محل سلول حافظه صورت می گیرد که با محبوس شدن شارژ الکتریکی در کانال بین source و drain این ترانزیستور، آن سلول حافظه در منطق 0 قرار می گیرد.

•کار برنامهریزی سلولهای حافظه به روش فوق توسط دستگاهی بنام EPROM Programmer انجام میشود.


- •در EPROM برای پاک کردن محتوای یکی از خانههای حافظه لازم است که کل محتوای آن حافظه پاک شود.
- •برای پاک کردن لازم است که حافظه از سیستم جدا شود و در معرض اشعه فرابنفش قرار گیرد تا محتوایش پاک شود.



حافظههای EPROM



•یاک کردن حافظه EPROM Eraser توسط EPROM انجام می شود.





EPROM Eraser

لامپ ماوراء بنفش براى پاک کردن EPROM



حافظه EEPROM



•حافظه فقط خواندنی قابل پاکشدن به صورت الکتریکی و قابل برنامهریزی مجدد به صورت الکتریکی، عنوانی است که به این نوع حافظه اختصاص داده شده است.

•این حافظه غیر فرّار است و در کامپیوترها و دیگر وسایل دیجیتال برای ذخیره مقادیر محدودی داده به کار می رود.

•این حافظهها در ظرفیتهای گوناگونی از چند بایت تا چند صد کیلوبایت ارائه میشوند.

•EEPROMها در تعداد دفعات نوشتن محدود هستند و این تعداد در انواع مدرن آن به حدود ۱۰۰۰۰۰ بار میرسد.





- حافظه فرار: حافظهای است که بعد از قطع برق داده خود را از دست میدهد.
- حافظه غیرفرار: حافظهای است که در نبود برق هم اطلاعات خود را حفظ می کند.
- تمامی حافظههای فقط خواندنی جزء حافظههای غیر فرار هستند. حافظههای RWM معمولا حافظههای فرار هستند.
- از آنجا که ریزپردازنده بدون دستورالعمل هیچ کاری انجام نمیدهد, بدیهی است که وجود مقداری حافظه غیرفرار در سیستم ضروری است.





- حجم حافظه غیرفرار می تواند بسیار کم باشد مثلا در کامپیوترها، اگر سیستم عامل و برنامههادر یک حافظه انبوه ذخیره شده باشند، حافظه غیرفرار حاوی برنامه کوچکی است که سیستم عامل را از حافظه انبوه جانبی می خواند و در حافظه اصلی خود قرار می دهد.
 - این حافظه می تواند از نوع EPROM یا EEPROM باشد.







حافظه با دسترسی تصادفی خواندنی-نوشتنی (حافظههای RWM)

•اصطلاح "دسترسی تصادفی" یا RAM (Random Access Memory) که در مورد حافظه به کار میرود، بدین معنی است که هر مکان حافظه به صورت کاملا مستقل از دیگر مکانهای حافظه قابل دسترسی است.

•اصطلاح RAM به تنهایی نمی تواند تعیین کند که حافظه از نوع فقط خواندنی یا خواندنی-نوشتنی است.

•لیکن معمولا اصطلاح RAM برای حافظههای خواندنی-نوشتنی RWM به کار میرود.


•حافظههای خواندنی-نوشتنی RWM محدودیتی در نوشتن مجدد در حافظه ندارند.






حافظه با دسترسی تصادفی خواندنی -نوشتنی (حافظههای RWM)













زمان دسترسی به حافظه و زمان سیکل حافظه:

•زمان "دسترسی به حافظه" و زمان "سیکل حافظه" هر دو بیانگر سرعت یک حافظه است.

•فاصله زمانی بین لحظهای که واحد حافظه دستور خواندن را دریافت می کند تا لحظهای که داده مکان مورد نظر از حافظه در خروجی حافظه قرار می گیرد را زمان دسترسی به حافظه می گویند.

•زمان سیکل حافظه حداقل زمان ممکن بین دو عملیاتی است که با حافظه سر و کار دارند.




حافظههای خواندنی-نوشتنی ممکن است استاتیک یا دینامیک باشند.

- •حافظههای استاتیک نیاز به رفرش کردن ندارند.
- •حافظههای دینامیک نیاز به رفرش (refresh) دارند.
- •حافظههای استاتیک برای حجمهای کوچک حافظه مناسب هستند.
- •در حافظههای دینامیک مدارات مجتمع ارزان قیمتتری را به کار میبرند.
- •به دلیل نیاز به رفرش، حافظههای دینامیک به مدارات حمایتی برای عمل رفرش نیاز دارند.

Dual Systems 256K Dynamic RAM Board





- در هر سلول حافظه دینامیک یک خازن قرار دارد. باری که در خازن ذخیره شده است سطح منطقی داده ذخیره شده در سلول را تعیین میکند.
 - به خاطر دشارژ شدن، خازن داده را فقط به مدت چند میلی ثانیه در خود نگه میدارد.
- بعد از این مدت لازم است که داده مجددا در سلول نوشته شود. این عملیات را تازه کردن (Refresh) سلول گویند.





- سیستمهای حافظهای که از RAM دینامیک استفاده میکنند مدار خاصی برای این عملیات دارند که Refresh Logic نامیده میشود.
- این مدار به دادههای حافظه به صورت سطری دسترسی مییابد و تمامی سلولهای یک سطر را با هم Refresh میکند.
 - این عملیات نباید با عملیات خواندن-نوشتن در حافظه که CPU انجام می دهد تداخل کند.
- مدار Refresh باید بداند که چه بخشهایی از حافظه Refresh نشدهاند تا قبل از تخریب شدن دادههای آن سلولها, آنها را Refresh کند.



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

شکل زیر یک نمونه حافظه استاتیک از نوع MOS را نشان میدهد. در این تصویر یک حافظه SRAM با حجم 2Kbyte یا 16Kbit نشان داده شده است.

سلولهای این حافظه به صورت کلمات هشت بیتی هستند که متناسب با سیستمهای مبتنی بر ریزپردازنده انتخاب شدهاند.


در این IC علاوه بر ۱۲ خط آدرس، هشت خط داده نیز موجود است که در حین عملیات خواندن یا نوشتن خواندن یا نوشتن میکند. را تعیین میکند.

1			28
2	N/C	Vcc	27
	N/C	R/\overline{W}	
3	A7	N/C	26
4			25
5	A6	A8	24
	A5	A9	
6	A4	N/C	23
7	A3	ŌE	22
8			21
9	A2	A10	20
	A1	CE	
10	A0	D7	19
_11	D0	D6	18
12			17
13	D1	D5	16
	D2	D4	
14	GND	D3	15




حافظهها

مثالهایی از انواع حافظه SRAM و EPROM



2732A PIN CONFIGURATION A7 1 24 Vcc A12 2 27 PGM AC 2 23 PA



ریزپردازنده ۱ محمد مهدی همایون یور



دانشگاه صنعتی امیرکبیر

حافظهها



ورودی Chip Enable برای انتخاب تراشه است که اگر در سطح منطقی 1 قرار بگیرد, خروجی تراشه در حالت امپدانس بالا قرار می گیرد.

این پایه کنترلی برای اتصال چند تراشه به هم و ایجاد حافظههای با حجم بالاتر مناسب است. چون با به کار بردن آن, خروجی تراشه ها را میتوان به هم وصل کرد.

به عنوان مثال برای ایجاد یک حافظه 16KB با استفاده از دو تراشه حافظه 8KB, کافیست ۱۳خط آدرس ۵۵ تا A12 را به هریک از دو تراشه حافظه 8KB وصل کنیم و خط A13 آدرس را به ورودی مدار انتخاب تراشه (دیکودر) وصل کنیم.

با این کار به ازای نیمی از آدرسها یکی از تراشهها و به ازای نیمه دیگر آدرسها تراشه دوم عمل میکند.





- این تکنولوژی در کارتهای حافظه و فلش درایوهای USB برای ذخیره کردن اطلاعات و انتقال آن بین کامپیوترها و دیگر وسایل دیجیتال به کار گرفته میشود.
- امروزه در بسیاری از تراشهها از جمله ریزپردازندهها و میکروکنترلرها از این نوع حافظه استفاده می شود.
- حافظه فلش اطلاعات را در آرایهای از ترانزیستورها با گیت شناور (Floating Gate) ذخیره می کند.
- دسترسی سریع به اطلاعات موجود در حافظه فلش امکانپذیر است (البته نه به سرعت حافظههای RWM).
- استقامت مکانیکی بیشتری نسبت به دیسکهای سخت دارند، مقاومت نسبت به فشار زیاد هوا، دمای بالا و حتی غرق شدن در آب و ... همگی توجیهی بر محبوبیت این حافظه در دستگاههایی است که نیاز به حافظه دارند و از باتری برای تامین انرژی استفاده می کنند.




حافظه FLASH











wiseGEEK









- دو تکنولوژی اصلی در ساخت حافظههای فلش NOR و NAND هستند.
 - حافظه NAND برای ذخیره حجم زیاد داده مناسب هستند .
- پاک کردن و خواندن حافظه NAND بصورت بلوکی انجام می شود.
- حافظه NOR به دلیل سرعت زیاد دسترسی به اطلاعات، برای ذخیره کدهای اجرایی برنامه ها و فراخوانی آنها برای اجرا مناسب هستند.
- پاک کردن حافظه NOR بصورت بلوکی و خواندن آنها بصورت بایتی انجام می شود.
- محدودیت دیگر برای حافظه فلش، تعداد دفعات پاک کردن حافظه است که در مورد فلشهای تجاری که امروزه به کار گرفته میشوند این محدودیت تا یک میلیون بار است.




دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

•در فلشهای نوع NOR هر سلول شبیه یک MOSFET استاندارد است، به جز اینکه دو گیت دارد (شکل زیر).

•عبور یا عدم عبور جریان بین Source و Drain در ترانزیستور یک سلول حافظه را میتوان به صفر یا یک بودن آن سلول ترجمه کرد.

•برنامهریزی یک سلول بدین صورت است که جریانی از الکترونها از پایه سورس به درین ترانزیستور راهاندازی میشود، سپس ولتاژ زیادی بر پایه گیت کنترلی قرار میگیرد تا یک میدان الکتریکی به اندازه کافی بزرگ فراهم شود.

•این میدان موجب مکش الکترونها به سمت بالا، درون گیت شناور میشود. این فرآیند را **تزریق** الکترونهای داغ مینامند.







•برای پاک کردن یک سلول NOR، ولتاژ تفاضلی بزرگی بین سورس و گیت کنترلی ایجاد میشود.

•یعنی برای پاک کردن یک بایت داده از یک بلوک، تمام دادههای آن بلوک باید پاک شوند.

•بعد از پاک شدن یک بلوک، محتوای تمامی سلول ها 1 خواهد بود.

•برای مقدار صفر باید آن را درون سلول ایجاد کرد.

•زمانی که یک سلول مقدار صفر را دریافت کرد، دیگر قابل بازگشت به مقدار یک نیست، مگر اینکه محتوای کل آن بلوک پاک شود.





زمانبندی حافظه ها



مشخصات غیر زمانی ۸۰۸۶

8086

intطِا

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias0°	C to 70°C
Storage Temperature65°C to	+ 150°C
Voltage on Any Pin with Respect to Ground1.0	V to +7\
Power Dissipation	2.5W

NOTICE: This is a production data sheet. The specifications are subject to change without notice.

*WARNING: Stressing the device beyond the "Absolute Maximum Ratings" may cause permanent damage. These are stress ratings only. Operation beyond the "Operating Conditions" is not recommended and extended exposure beyond the "Operating Conditions" may affect device reliability.

D.C. CHARACTERISTICS (8086: $T_A = 0^{\circ}C$ to $70^{\circ}C$, $V_{CC} = 5V \pm 10\%$) (8086-1: $T_A = 0^{\circ}C$ to 70°C, $V_{CC} = 5V \pm 5\%$) $(8086-2; T_A = 0^{\circ}C \text{ to } 70^{\circ}C, V_{CC} = 5V \pm 5\%)$


Symbol	Parameter	Min	Max	Units	Test Conditions
VIL	Input Low Voltage	-0.5	+0.8	٧	(Note 1)
VIH	Input High Voltage	2.0	V _{CC} + 0.5	٧	(Notes 1, 2)
VoL	Output Low Voltage		0.45	٧	I _{OL} = 2.5 mA
Vон	Output High Voltage	2.4		٧	lo _H = - 400 μA
lcc	Power Supply Current: 8086 8086-1 8086-2		340 360 350	mA	T _A = 25°C
lu	Input Leakage Current		±10	μА	0V ≤ V _{IN} ≤ V _{CC} (Note 3)
lo	Output Leakage Current		±10	μА	0.45V ≤ V _{OUT} ≤ V _{CC}
V _{CL}	Clock Input Low Voltage	-0.5	+0.6	٧	
Vaн	Clock Input High Voltage	3.9	V _{CC} + 1.0	٧	
C _{IN}	Capacitance of Input Buffer (All Input except AD ₀ -AD ₁₅ , RQ/GT)		15	pF	fc = 1 MHz
CIO	Capacitance of I/O Buffer (AD ₀ -AD ₁₅ , RQ/GT)		15	pF	fc = 1 MHz

^{1.} $V_{\rm L}$ tested with MN/ $\overline{\rm MX}$ Pin = 0V, $V_{\rm IH}$ tested with MN/ $\overline{\rm MX}$ Pin = 5V, MN/ $\overline{\rm MX}$ Pin is a Strap Pin. 2. Not applicable to $\overline{\rm RQ}/\overline{\rm GT0}$ and $\overline{\rm RQ}/\overline{\rm GT1}$ (Pins 30 and 31).

^{3.} HOLD and HLDA I_{11} min = 30 μ A, max = 500 μ A.



زمانبندی حافظه در سیکل خواندن (مد مینیمم)



TAVDV: Address Access Time

TCLCL: Clock cycle periode TCLAV: Address Valid Delay TDVCL: Data Setup Time

TRLDV: Read Access Time

TCLRL:RD Active Delay



زمان بندی حافظه در سیکل خواندن مد مینیمم

intel.

A.C. CHARACTERISTICS (8086: $T_A = 0$ °C to 70°C, $V_{CC} = 5V \pm 10\%$)

 $(8086-1: T_A = 0$ °C to 70°C, $V_{CC} = 5V \pm 5\%)$

 $(8086-2: T_A = 0$ °C to 70°C, $V_{CC} = 5V \pm 5\%)$

MINIMUM COMPLEXITY SYSTEM TIMING REQUIREMENTS

(Except CLK)

Symbol	Parameter	8086		8086-1		8086-2		Units	Test Conditions
Symbol	raiailletei	Min	Max	Min	Max	Min	Max	Oilles	Test Conditions
TCLCL	CLK Cycle Period	200	500	100	500	125	500	ns	
TCLCH	CLK Low Time	118		53		68		ns	
TCHCL	CLK High Time	69		39		44		ns	
TCH1CH2	CLK Rise Time		10		10		10	ns	From 1.0V to 3.5V
TCL2CL1	CLK Fall Time		10		10		10	ns	From 3.5V to 1.0V
TDVCL	Data in Setup Time	30		5		20		ns	
TCLDX	Data in Hold Time	10		10		10		ns	
TR1VCL	RDY Setup Time into 8284A (See Notes 1, 2)	35		35		35		ns	
TCLR1X	RDY Hold Time into 8284A (See Notes 1, 2)	0		0		0		ns	
TRYHCH	READY Setup Time into 8086	118		53		68		ns	
TCHRYX	READY Hold Time into 8086	30		20		20		ns	
TRYLCL	READY Inactive to CLK (See Note 3)	-8		-10		-8		ns	
THVCH	HOLD Setup Time	35		20		20		ns]
TINVCH	INTR, NMI, TEST Setup Time (See Note 2)	30		15		15		ns	
TILIH	Input Rise Time (Except CLK)		20		20		20	ns	From 0.8V to 2.0V
TIHIL	Input Fall Time		12		12		12	ns	From 2.0V to 0.8V

8086

9

٣

ریزپردازنده ۱ محمد مهدی همایون پور



زمانبندی حافظه در سیکل خواندن مد مینیمم

intel.

A.C. CHARACTERISTICS (Continued)

8086

		. 8086 8086-1				8086-2			Test
Symbol	Parameter	Min	Max	Min	Max	Min	Max	Units	Conditions
TCLAV	Address Valid Delay	10	110	10	50	10	60	ns	
TCLAX	Address Hold Time	10		10		10		ns	
TCLAZ	Address Float Delay	TCLAX	80	10	40	TCLAX	50	ns	
TLHLL	ALE Width	TCLCH-20		TCLCH-10		TCLCH-10		ns	
TCLLH	ALE Active Delay		80		40		50	ns	
TCHLL	ALE Inactive Delay		85		45		55	ns	
TLLAX	Address Hold Time	TCHCL-10		TCHCL-10		TCHCL-10		ns	
TCLDV	Data Valid Delay	10	110	10	50	10	60	ns	*C _L = 20-100 pF
TCHDX	Data Hold Time	10		10		10		ns	for all 8086 Outputs (In
TWHDX	Data Hold Time After WR	TCLCH-30		TCLCH-25		TCLCH-30		ns	addition to 8086 selfload)
TCVCTV	Control Active Delay 1	10	110	10	50	10	70	ns	
TCHCTV	Control Active Delay 2	10	110	10	45	10	60	ns	
TCVCTX	Control Inactive Delay	10	110	10	50	10	70	ns	
TAZRL	Address Float to READ Active	0		0		0		ns	
TCLRL	RD Active Delay	10	165	10	70	10	100	ns	
TCLRH	RD Inactive Delay	10	150	10	60	10	80	ns	
TRHAV	RD Inactive to Next Address Active	TCLCL-45		TCLCL-35		TCLCL-40		ns	
TCLHAV	HLDA Valid Delay	10	160	10	60	10	100	ns	
TRLRH	RD Width	2TCLCL-75		2TCLCL-40		2TCLCL-50		ns	
TWLWH	WR Width	2TCLCL-60		2TCLCL-35		2TCLCL-40		ns	
TAVAL	Address Valid to ALE Low	TCLCH-60		TCLCH-35		TCLCH-40		ns	
TOLOH	Output Rise Time		20		20		20	ns	From 0.8V to 2.0V
TOHOL	Output Fall Time		12		12		12	ns	From 2.0V to 0.8V

- NOTES:

 1. Signal at 8284A shown for reference only.


 2. Setup requirement for asynchronous signal only to guarantee recognition at next CLK.

 3. Applies only to T2 state. (8 ns into T3).




زمانبندی حافظه در سیکل خواندن مد مینیمم

MINIMUM MODE





زمانبندی حافظه در سیکل نوشتن مد مینیمم



$$\begin{array}{l} DT/\overline{R} = V_{0H} \\ \Delta \\ TWLWH = 2TCLCL - 60ns = 2 \times 200ns - 60ns = 340ns \ (8086) \\ TDVWH = 2TCLCL - TCLDVmax + TCVCTXmin = 2 \times 200ns - 110ns + 10ns = 300ns \ (8086) \\ TWHDX = TCLCH - 30ns = 118ns - 30ns = 88ns \ (8086) \\ \Delta \end{array}$$

TCLCL: Clock cycle periode

TCLDV: Data Valid Delay

TCVCT: Control Active Dealy 1

TCLCH:Clock Low Time

TWHDX: Data Hold Time After Write



زمانبندی حافظه در سیکل نوشتن مد مینیمم

intel.

A.C. CHARACTERISTICS (Continued)

TIMING RESPONSES

8086

Symbol	Parameter	8086		8086-1		8086-2		Units	Test
Cy.II.DC.	· arameter	Min	Max	Min	Max	Min	Max	Oilles	Conditions
TCLAV	Address Valid Delay	10	110	10	50	10	60	ns	
TCLAX	Address Hold Time	10		10		10		ns	
TCLAZ	Address Float Delay	TCLAX	80	10	40	TCLAX	50	ns	
TLHLL	ALE Width	TCLCH-20		TCLCH-10		TCLCH-10		ns	
TCLLH	ALE Active Delay		80		40		50	ns	
TCHLL	ALE Inactive Delay		85		45		55	ns	
TLLAX	Address Hold Time	TCHCL-10		TCHCL-10		TCHCL-10		ns	
TCLDV	Data Valid Delay	10	110	10	50	10	60	ns	*C _L = 20-100
TCHDX	Data Hold Time	10		10		10		ns	for all 8086 Outputs (In
TWHDX	Data Hold Time After WR	TCLCH-30		TCLCH-25		TCLCH-30		ns	addition to 8086 selfload)
TCVCTV	Control Active Delay 1	10	110	10	50	10	70	ns	
TCHCTV	Control Active Delay 2	10	110	10	45	10	60	ns	
TCVCTX	Control Inactive Delay	10	110	10	50	10	70	ns	
TAZRL	Address Float to READ Active	0		0		0		ns	
TCLRL	RD Active Delay	10	165	10	70	10	100	ns	
TCLRH	RD Inactive Delay	10	150	10	60	10	80	ns	
TRHAV	RD Inactive to Next Address Active	TCLCL-45		TCLCL-35		TCLCL-40		ns	
TCLHAV	HLDA Valid Delay	10	160	10	60	10	100	ns	
TRLRH	RD Width	2TCLCL-75		2TCLCL-40		2TCLCL-50		ns	
TWLWH	WR Width	2TCLCL-60		2TCLCL-35		2TCLCL-40		ns	
TAVAL	Address Valid to ALE Low	TCLCH-60		TCLCH-35		TCLCH-40		ns	
TOLOH	Output Rise Time		20		20		20	ns	From 0.8V to 2.
TOHOL	Output Fall Time		12		12		12	ns	From 2.0V to 0.

- NOTES:


 1. Signal at 8284A shown for reference only.

 2. Setup requirement for asynchronous signal only to guarantee recognition at next CLK.

 3. Applies only to T2 state. (8 ns into T3).



زمانبندی حافظه در سیکل نوشتن مد مینیمم





پایههای حافظه SRAM به ظرفیت 2KB به شماره

PIN CONNECTIONS

1	A ₇	V	24
2		V_{CC} A_8	23
3	A ₆		22
4	A ₅	A ₉	21
5	A ₄	WE	20
6	A_3	ŌE	19
7	A_2	A ₁₀	18
8	A_1	CS	17
	A_0	I/O ₈	
9	I/O ₁	I/O ₇	16
10	I/O ₂	I/O ₆	15
11			14
12	I/O ₃	I/O ₅	13
	GND	I/O_4	


PIN NAMES

SYMBOL	NAME
A ₀ ~A ₃	Column Address Inputs
A ₄ ~A ₁₀	Row Address Inputs
<u>cs</u>	Chip Select Input
WE	Write Enable Input
I/O ₁ ~I/O ₈	Data Input/Output
ŌĒ	Output Enable Input
V _{CC}	Power (+5 v)
GND	Ground





مدار واسط ارتباط RAM استاتیک با ریزپردازنده ۸۰۸۶










• دراین طرح دسترسی بایتی و کلمهای هر دو امکان پذیر است.



مدار دریکودر برای محدوده آدرس آدرس 00000H-00FFFH




AB14-

AB19

مدارواسط ارتباط ROM با ریزپردازنده ۸۰۸۶






Decoder

CE

MEMORY SELECT

دراین طرح فقط دسترسیای امکان پذیر است.





مدار دیکودر برای

محدوده آدرس FC000H-FFFFFH



مدارواسط ارتباط SRAMبا ریزپردازنده ۸۰۸۸








دیکودینگ آدرس



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

❖ دیکود کردن محدوده آدرس شامل 16KB از آدرس 80000H تا 83FFFH:

A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A 1 A0




دیکود کامل آدرس با گیتهای NAND و NOR



دیکودینگ آدرس توسط تراشه 74ALS677



دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر



♦ دیکود محدوده آدرس 80000H تا 83FFFH


بكارگيري گيت NAND قابل برنامه ريزي 74ALS677به عنوان ديكودر آدرس








دیکود بلوکی با استفاده از دیکور ۷۴۱۳۸









دیکودینگ آدرس فضای حافظه




دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر





انواع تراشههای دیکودر عبارتند از:

- تراشه ۷۴۱۳۹: حاوی دو عدد دیکودر ۲ به ۴
- تراشه ۷۴۱۳۸: حاوی یک عدد دیکودر ۳به ۸
- تراشه ۷۴۱۵۴: حاوی یک عدد دیکودر ۴به ۱۶






دانشگاه صنعتی امیرکبیر

تا خوردگی در حافظه





- با یکبار تازدن حول 512KB میتوان خط آدرس A19 را از ورودی دیکودر آدرس حافظهها حذف و مدار دیکودر را سادهتر نمود.
- به همین ترتیب با هر باز تازدن بیشتر، میتواند خط آدرس دیگری را از ورودی ديكودر آدرس حافظه ها حذف نمود.
- تا زدن در صورتی مجاز است که در نیمی دوم فضای حافظه که با تازدن بر روی نیمه دیگر قرار می گیرد، حافظهای قرار نداده باشیم.