

به نام خدا

## تمرین اول

محمد مهدی آقاجانی

استاد : مرتضی صاحب الزمانی

## تمرین اجباری

سوال ۵ :

$$c_1 = 100 * x$$

$$c_2 = 10^6 + x$$

$$\text{if } c_2 < c_1 \Rightarrow 10^6 + x < 100 * x$$

$$\Rightarrow 10^6 < 99x \Rightarrow x > 10101$$

در نتیجه برای ساخت ۱۰۱۰۱ دستگاه به بالا استفاده از متد ASIC به صرفه تر است.

سوال ۶ :

الف ) برای جواب دادن به این سوال باید ابتدا حدسی درباره تعداد فروش داشته باشیم . با توجه به محاسبه بالا و فرض سوال

فرض میکنیم میخواهیم ۱۰۰۰۰۰۰ نسخه به فروش برسانیم و همین تعداد تولید کرده ایم :

$$\text{هزار تومان} = \frac{10^6 + 10^6}{10^6} = 2 \text{ هزینه هر نسخه}$$

پس قیمت تمام شده هر محصول را ۲ هزار تومان در نظر میگیریم.(فرض میکنیم سودی بر روی هر دستگاه اضافه نمکنیم) :

$$\text{هزار تومان} = 2 * 10^6 - 1000 * 2 = 1998000 \text{ خسارت}$$

در نتیجه حدود یک میلیارد و نهصد و نود و هشت میلیون تومان ضرر میکنیم که بسیار ضرر عظیمی است!

ب)

$$c = c_1 - c_2 =$$

$$100 * 10^6 - 2 * 10^6 = 99 * 10^6 \text{ هزار تومان}$$

این اختلاف برابر با ۹۹ میلیارد تومان است!



ج ( ابتدا تعداد محدودی را با FPGA تولید میکنیم و اگر بازار رغبت نشان داد و میل به خرید بسیار زیاد شد سپس به سمت ASIC میرویم.


سوال ۷ :

در ابتدا در سطح گیت پیاده سازی میکنیم :

```
D:/Projects/HDL/xilinx/project_1/project_1.srscs/sources_1/new/comparator.vhd
32 --use UNISIM.VComponents.all;
33
34 entity comparator is port (
35   a : in std_logic_vector( 1 downto 0 ) ;
36   b : in std_logic_vector( 1 downto 0 ) ;
37   equal : out std_logic ;
38   greater : out std_logic ;
39   less : out std_logic
40 );
41 end entity ;
42
43 architecture Gate of comparator is
44   signal c : std_logic_vector( 1 downto 0 ) ;
45 begin
46   c <= a xnor b ;
47
48   less <= ( ( not a(1) and b(1) )
49           or ( c(1) and not a(0) and b(0) ) ) ;
50
51   greater <= ( ( not b(1) and a(1) )
52              or ( c(1) and not b(0) and a(0) ) ) ;
53
54   equal <= c(0) and c(1) ;
55 end Gate;
56
```

شکل موج ها به صورت زیر در می آید :





سپس به صورت رفتاری پیاده سازی مینماییم :

```

Project Summary x comparator.vhd x
D:/Projects/HDL/xilinx/project_1/project_1.srscs/sources_1/new/comparator.vhd
46 architecture Behavioral of comparator is
47 begin
48   process
49     variable c : integer;
50     variable d : integer;
51     begin
52       c := TO_INTEGER(unsigned(a));
53       d := TO_INTEGER(unsigned(b));
54       if (c > d) then
55         greater <= '1';
56         equal <= '0';
57         less <= '0';
58       elsif (c = d) then
59         greater <= '0';
60         equal <= '1';
61         less <= '0';
62       else
63         greater <= '0';
64         equal <= '0';
65         less <= '1';
66       end if;
67       wait;
68     end process;
69 end Behavioral;

```

در این حالت هم شکل موج همان مانند بالاست

سوال ۸ :

ابتدا محتوای LUT ها را مشخص میکنیم :

LUT F		LUT G	
	1		0
	0		0
	0		1
a	1	0	1
	1	0	0
b	0	e	0
	0		1
	0		0
	0		X
c	0	f	X
	0		X
d	0	g	X
	1		X
	0		X
	1		X
	0		X

برای اینکه خروجی های مورد نظر را ببینیم باید مقادیر s ها به صورت زیر باشد :

$$s_{12} = 1, s_6 = 01, s_{11} = 1, s_3 = 10$$


همچنین برای اینکه فلیپ فلاپ ها کار کنند باید  $s_9, s_{10}$  نیز برابر با ۱ باشد.

سوال ۹ :


در نهایت می توان عبارت  $E'$  را از عبارت نهایی فاکتور گرفت و عبارت باقی مانده یک تابع چهار ورودی ست که با یک LUT

قابل پیاده سازی می باشد و بعد برای AND کردن از یک LUT استفاده میکنیم. در نهایت دو LUT استفاده میکنیم.

سوال ۱۰ : الف ) حداقل به ۴ LUT نیاز داریم :



ب) به ۲ LUT نیاز داریم :




سوال ۱۱ :

در حالت اول با LUT انجام می‌دهیم : ( در این حالت با توجه به اینکه حداقل تعداد LUT ها مطرح نیست لزوماً تعداد LUT های

پایین کمینه نیستند. این مدار را می‌توان با ۳ LUT نیز پیاده سازی نمود )





حال اگر با mux طراحی کنیم به صورت زیر میشود :

