


فصل دوم

طراحی واحد پردازشگر مرکزی ریزپردازنده ۸۰۸۶


سرفصل مطالب

- بلوک دیاگرامی یک ریزپردازنده فرضی با برنامه ی ذخیره شده در حافیظه
 - ساختار CPU در ۸۰۸۶ ۸۰۸۶
 - واکشی و اجرای دستورالعملها در ریزپردازندهها
 - آشنایی با انواع سیکلهای باس در ۸۰۸۶
 - آشنایی با پایههای ۸۰۸۶
 - طراحی سختافزار پایه برای ریزپردازنده ۸۰۸۶
 - تولید سیگنال بازنشانی و پالس ساعت ۸۰۸۶
 - واحد CPU تراشه ۸۰۸۶ برای مد حداقل

بلوک دیاگرامی یک ریزپردازنده فرضی با برنامهی ذخیره شده در حافظه




ساختار CPU در ۸۰۸۶ ۸۰۸۶



اجزاء CPU: <mark>•واحد BIU</mark> <mark>•واحد EU</mark>

شکل ۱


ساختار CPU در ۸۸۸ ۸۰۸۶



ساختار CPU های ۸۸۸ ۸۰۸۶

•وظايف واحد EU:

- کد دستورالعملهای برنامه و نیز دادهها را از BIU دریافت می کند
 - دستورات را اجرا می کند
 - نتایج را در ثباتهای عمومی ذخیره میکند
- با برگرداندن این نتایج به واحد BIU، می توان آن را در مکانهای حافظه یا پورت های خروجی نوشت.
- •واحد EU هیچ ارتباطی با باسهای سیستم ندارد و همه دادهها را از طریق BIU دریافت می کند یا می فرستد .
- •با اجرای دستور العملها پرچمها را متاثر یا از وضیت پرچمها در اجرای دستورات شرطی استفاده میکند.



Bus Interface Unit

(BIU)

Execution Unit

(EU)

ثباتهای ۸۰۸۶

برنامه نویس ۸۸/۸۰۸۶ باید با ثباتهای متنوع به کار رفته در واحدهای BIU و EU آشنا باشد. این ثباتها در چند گروه قرار داده شدهاند.

نام گروه	بایت پر ارزش	بایت کم ارزش	نام کلی	نام ثبات
روه گروه ثباتهای داده	AH BH CH DH	AL BL CL DL	AX BX CX DX	Accumulator Base Count Data
گروه ثباتهای اشارهگر و اندیس	SF BF SI DI IP		- - -	Stack pointer Base pointer Source index Destination index Instruction pointer

ثباتهای ۸۰۸۶

گروه	E		-	Extra Code
ثباتهای	, S D	S	-	Data
سگمنت	S	S	-	Stack
پرچم کنترل	6 .			
و وضعیت	FLAGS H	FLAGS L	-	Status and Control flags

ثباتهای سگمنت پیش فرض و جایگزین

آدرس منطقی+Segment Register)0H) =آدرس فیزیکی (شامل ۲۰ بیت)

آدرس فیزیکی در جدول زیر ارمشخص شدده است.

نوع رجوع به حافظه	سگمنت پیش	سگمنتهای	آدرس منطقي
5	فرض	جايگزين	
واكشى دستورالعمل	CS	ندارد	IP
عمليات پشته	SS	ندارد	SP
داده عمومی	DS	CS, ES,SS	آدرس موثر
منبع رشته	DS	CS, ES,SS	SI
مقصد رشته	ES	ندارد	DI
BX بعنوان اشارهگر	DS	CS, ES,SS	آدرس موثر
BP بعنوان اشارهگر	SS	CS, ES,DS	آدرس موثر

•مثلا اگر ثباتهای IP=1000H و CS=B3FFH باشند، آدرس فیزیکی ساخته شده در BIU برابر است با B3FF0H + 1000H = B4FF0H.

•مثلا اگر ثباتهای SPI=5000H و SS=5000H باشند، آدرس فیزیکی ساخته شده در BIU برابر است با SPI=5000H + 5000H + 5000H + 5000H

•مثلا اگر ثباتهای SI=2000H و DS=A3FFH باشند، آدرس فیزیکی ساخته شده در BIU برابر است با A3FF0H + 2000H = A5FF0H.

آدرس موثر

• آدرسهای موثر به ترتیب زیر قابل تولید هستند:

		5			
مود آدرسدهی		3.		آدرس موثر	
مد آدرس دهی	جابجایی	2	ثبات پایه		ثبات شاخص
ثباتی غیر مستقیم	ندارد ندارد	+	B P يا BX ندارد	+ +	ندارد DI يا SI
شاخص دار	ات – ۱۲۸ +۱۲۷	1+	ندارد	+	SI یا SI
آدرس پایه	۱۲۸ – تا ۱۲۷ +	5	BP يا BX	+	ندارد
آدرس پایه و شاخص دار	ندارد	寸.	BX یا BR	+	SI یا SI
آدرس پایه و شاخص دار به همراه جابجایی	۱۲۸ – تا ۱۲۷+	9	BP ي BX	+	SI یا SI

مد آدرس دهی	کد شیء (Object Code)	عبارت يادآور	سگمنت مربوطه	عمليات سمبوليک	توصيف	
بلافصل	B8 00 10	MOV AX, 1000H	کد	AH←10H; AL←00	من <u>ـــــــــ</u> ع داده درون دستورالعمل است	
ثبات	8B D1	MOV DX, CX	درون CPU	DX ← CX	منبع و مقصد داده، ثباتهای CPU است.	
مستقيم	8A 26 00 10	MOV AH, [MEMBDS]	داده	AH ← [1000 H]	آدرس حافظ ــــــه درون دستورالعمل است.	
غير مستقيم ثباتي	8B 04 FF 25 FE 46 00 FF 0F	MOV AX, [SI] JMP [DI] INC BYTE PTR[BP] DEC WORD PTR[BX]	داده داده پشته داده	$AL \leftarrow [SI]; AH \leftarrow [SI+1]$ $IP \leftarrow [DI+1:DI]$ $[BP] \leftarrow [BP]+1$ $[BX+1:BX] \leftarrow [BX+1:BX]-1$	آدرس حافظه در یک ثبات شاخص یا اشـارهگـر قـرار دارد.	
شاخص دار ِ	8B 44 06 FF 65 06	MOV AX, [SI+6] JMP [DI+6]	داده داده	AL←[SI+6]; AH←[SI+7] IP←[DI+7:DI+6]	آدرس حافظه مجموع ثبات شاخص و یک جابجایی درون دستور است.	
آدرس پایه	8B 46 02 FF 67 02	MOV AX, [BP+2] JMP [BX+2]	پشته داده	AL←[BP+2]; AH←[BP+3] IP←[BX+3:BX+2]	آدرس حافظــه مجمــوع ثباتهای پایه (BP یـا BX) و یــک جابجــایی درون دستور است.	
	8B 00	MOV AX, [BX+SI]	داده	AL←[BX+SI] AH←[BX+SI+1]		
آدرس پایه و شاخص دار	FF 21 FE 02 FF 0B	JMP [BX+DI]	داده		- آدرس حافظـــه مجمـــوع ثباتهـای شــاخص و ثبــات	
, , , , , , , , , , , , , , , , , , ,		INC BYTE PTR[BP+SI]	پشته		پایه است.	
		DEC WORD PTR[BP+DI]	پشته	[BP+DI+1:BP+DI] ← [BP+DI+1:BP+DI]-1		
	8B 40 05	MOV AX, [BX+SI+5]	داده	AL←[BX+SI+5] AH←[BX+SI+6]		
آدرس پایه و شاخص دار به همراه	FF 61 05	JMP [BX+DI+5]	داده	IP←[BX+DI+6:BX+DI+5]	آدرس حافظه مجموع ثبات	
جابحایی	FE 42 05	INC BYTE PTR[BP+SI+5]	پشته	[BP+SI+5]←[BP+SI+5]+1	شاخص، پایـه و جابجـایی درون دستور است.	
	FF 4B 05	DEC WORD PTR[BP+DI+5]	پشته	[BP+DI+6:BP+DI+5]← [BP+DI+6:BP+DI+5]-1]	
	-			[ES:DI]←[DS:SI]	آدرس حافظهی مبدا، ثبات	
رشته	A4	MOVSB	داده، اضافی	اگر DF=0 سپس: SI←SI+1; DI←DI+1 در غیر اینصورت: SI←SI-1: DI←DI-1	SI درون ســــگمنت داده اســت، و آدرس حافظــهی مقصـــد، ثبـــات DI در سگمنت اضافی است.	

ثبات پرچمها در ۸۰۸۶

• جدول زیر چگونگی تعریف بیتها برای ثبات ۱۶ بیتی پرچم را نشان می دهد.

•شش بیت از این ثبات شاخصهای وضعیت هستند که ویژگیهای نتیجه آخرین محاسبات ریاضی و منطقی انجام شده را بیان می کند:

	Flags H							Flag	js L						
X	Х	Х	Х	OF	DF	IF	TF	SF	ZF	Х	AF	X	PF	Χ	CF

بیت	نام پرچم	عملكرد
0	CF	پرچم Carry: اگر بر بیت پر ارزش نتیجه Carry یا Borrow اتفاق افتد، این پرچم 1
		شده و در غیر اینصورت 0 خواهد بود .
2	PF	پرچم Parity: این پرچم 1 می شود اگر تعداد بیتهای ۱ در هشت بیت مرتبه پایین نتیجه،
		زوج باشد. در غیر اینصورت 0 می شود.
4	AF	اگر از چهار بیتِ کم ارزش Carry ،AL یا Borrow اتفاق افتد، مقدار این پرچم برابر 1 و
		گرنه 0 می شود.
6	ZF	پرچم Zero: اگر نتیجه صفر باشد، این پرچم 1 وگرنه 0 می شود
7	SF	پرچم Sign: این پرچم مقدار <mark>پرارزش ترین بیت نتیجه </mark> را می گیرد. (بیت علامت)
8	TF	پرچم Single-step: وقتی این پرچم 1 باشد، بعد از اجرای دستورالعمل بعدی، یک وقفه single-step، این بیت 0 می شود
9	IF	پرچم Interrupt-enable؛ وقتی این پرچم 1 شود، وقفه های قابل mask شدن باعث می شوند که CPU، کنترل برنامه را به مکان بردار وقفه منتقل کند.
10	DF	پرچم <mark>Direction؛ 1 بودن این پرچم، موجب می گردد که دستورات رشته ای به طور خودکار ثبات اندیس مربوطه را کاهش دهند، اگر <mark>0 باشد، افزایش خودکار</mark> صورت می گیرد.</mark>
11	OF	پرچم Overflow: اگر نتیجه محاسبات علامت دار انجام شده قابل قرار گرفتن در تعداد بیتهای عملوند مقصد نباشد (سرریز رخ دهد)، این پرچم 1 می شود.

پرچمها

- مقدار 1 در **پرچم** TF, عملکرد پردازنده را در مد **تکگامی (single step)** قرار میدهد.
 - این مد برای عیبیابی برنامهها بسیار مفید است.
- در اینصورت کنترل برنامه بعد از اجرای هر دستورالعمل، به مکان خاصی از حافظه که برنامه نویس قبلا آدرس آن را مشخص کرده است منتقل می شود.
- معمولا برنامه ای برای نمایش دادن همه ثباتها و بیت های CPU در آن مکان ذخیره شده است.
- بدین ترتیب بعد از اجرای هر دستور برنامهنویس میتواند مقادیر ثباتها و پرچم ها را بررسی کند.

پرچم ها

• هنگامی که بیت **پرچم I**F (پرچم وقفه) مقدار 1 داشته باشد، <mark>خط ورودی مربوط به وقفههای</mark> خارجی (INTR) فعال میشود.

•**پرچم DF** با دستورات '<mark>'انتقال بلوکی"</mark>(که انتقال رشته ای "String" نیز نامیده میشوند) به کار میرود.

•هنگامی که پرچم DF در وضعیت 1 قرار دارد، اشاره گرِ حافظه بلوکی به صورت خودکار کاهش می یابد و اگر در وضعیت 0 باشد افزایش می یابد.

MOVSB; $(ES(0)+DI) \leftarrow (DS(0)+SI)$

; Increment or decrement SI

; Increment or decrement DI

واکشی و اجرای دستورالعمل

BIU

EU

واكشي

انتظار

اجرا

اجرا

اجرا



اجرا

اجرا

*: این بایتها دور ریخته میشوند.

اجرا

انتظار

ٔ: این دستور درخواست دادهای را دارد که در صف موجود نیست.

اجرا**

**: دستور پرش اتفاق افتاده است.

(ب)

انتظار

اجرا⁺

واکشی و اجرای دستورالعمل

دو حالت وجود دارند که واحد EU را به م<mark>د انتظار می</mark>برند:

• اولین حالت زمانی اتفاق میافتد که دستور اجراشوند<mark>ه نیاز به دسترسی به یک خانهی حافظه برنامه</mark> دارد که در صف موجود نیست.

• حالت دوم زمانی اتفاق می افتد که EU بخواهد یک دستور پرش (jump) را اجرا کند. در این حالت کنترل برنامه به یک آدرس جدید که در ترتیب قبلی قرار ندارد، منتقل میشود.

یک حالت وجود دارد که باعث میشود واکشی دستورات در BIU به تعویق افتد و آن زمانی است که یک دستور کند در EU اجرا میشود.

•مثل دستور AAM در ۸۰۸۶ که به ۸۳ پالس کلاک نیاز دارد تا کامل شود. بعد از واکشی دستور، صف کاملا پر میشود و لذا در حین اجرای این دستور عملیات واکشی به حالت تعویق در میآید.

واکشی و اجرای دستورالعمل

مزیت های ساختا<mark>ر خط لولهای:</mark>

• سرعت اجراى بيشتر دستورالعملها

•ازآنجا که همواره چند دستور بعدی در صف قرار دارد واحد BIU میتواند با <mark>سرعت</mark> نسبتا کمتری به حافظه مراجعه کند.

• لذا می توان از حافظههای کندتری استفاده کرد بدون اینکه عملکرد کلی سیستم متاثر شود.


انواع سیکلهای باس (سیکل ماشین)


انواع سیکلهای با<mark>س</mark>

- سیکل خواندن از حافظه (MR)
- سیکل نوشتن در حافظه (MW)
- سیکل خواندن از I/O<mark>(IOR)</mark>
- سیکل نوشتن در I/O (<mark>IOW</mark>)
- سیکل باس بیکار <mark>(عملیات داخل CPU</mark> انجام میشود که نیازی به دسترسی به باس ندارد)

زمانبندی سیکلهای باس

زمانبندی سیکلهای باس خواندن و نوشتن برای حافظه و ۱۵ در ریزپردازنده ۸۰۸۶





شکل ۲

ویژگی جالب توجه ۸۰۸۶، توانایی کارکرد در دو مد کاری حداقل و حداکثراست.

• مد<mark>حداقل</mark> برای یک سیستم ساده تکپردازندهای بر روی یک مدار چاپی در نظر گرفته شده است.

• در حالیه مد<mark>حداکثر</mark>برای یک سیستم پیچیدهتر که بردهای جداگانهای برای واحدهای حافظه و **ا**/ا دارند مطلوب است.

• مد حداکثر پردازندههای کمکی همچون ۸۰۸۷ (NDP) مخصوص انجام عملیات ریاضی خاص و IOP) ۸۰۸۹) که مخصوص مدیریت و ارتباط با وسایل جانبی چون دیسک سخت است را پشتیبانی می کند.

NDP: Numerical Data Processor

IOP: I/O Processor

در ۸۰۸۶ از **مالتی پلکس زمانی** برای رفع مشکل کمبود پایهها استفاده شده است.

پایههای داده (به نام AD0-AD15) در حین پالس ساع*ت* <mark>T1</mark> حاوی <mark>خطوط آدرس</mark> هستند.

پایههای داده در پالس های <mark>T2تا T4</mark> حاوی <mark>خطوط داده </mark>هستند.

مدار دیمالتی پلکس ویژهای برای استخراج داده و آدرس به طور مجزا لازم است.


باس داده AD0-AD15: این ۱۶ پایه باس داده دو جهته CPU را تشکیل میدهند. این خطوط تنها در بازه زمانی سیکلهای حالت T2 تا T4 معتبر هستند. در زمان سیکل حالت T1 این خطوط ۱۶ بیت کم ارزش آدرس حافظه یا پورت را نگه میدارند.

باس آدرس AD0-AD15 و A16/S3-A19/S6: این خطوط مربوط به ۲۰ بیت آدرس CPU هستند و به پردازنده اجازه دسترسی به ۱۰۴۸۵۷۶ مکان حافظه (1MB) را میدهند. این خطوط خروجی تنها در زمان سیکل حالت T1 معتبر بوده و در زمان سیکلهای T2 تا T4 به خطوط داده و وضعیت سوئیچ میکنند.

(Address Latch Enable) سیگنال خارج شده بر این پایه را میتوان برای دیمالتیپلکس کردن خطوط آدرس، داده و وضعیت بر A16/S3-A19/S6 ، AD0-AD15 بکار برد. هر سیکل با یک پالس ALE در حین سیکل حالت T1 شروع میشود. تقریبا نزدیک به انتهای T1، که ALE از سطح بالا به پایین میرود، ۲۰ بیت آدرس معتبر هستند. لذا این سیگنال را میتوان به عنوان پالس لچکننده آدرس بکار برد.


دی مالتی پلکس کردن باس آدرس/داده ۸۰۸۶/۸۰۸۸

در شکل زیر نحوه لچ کردن یک خط آدرس/داده (خط AD0)، در زمانی که آدرس بر روی خط قرار دارد نشان داده شده است.




تولید سیگنالهای دسترسی به حافظه و ورودی اخروجی

•تولید چهار سیگنال مورد نیاز برای کنترل حافظه و ورودی-خروجی به منظور نوشتن و خواندن از آنها بصورت زیر صورت می گیرد:



سختافزار مبتنى بر۸۰۸۶



نحوه اتصال گذرگاه آدرس/داده به لچهای دیمالتی پلکسر و جداسازی اطلاعات آدرس


- پایههای وضعیت S3 و S4 نشان دهنده آن هستند که در یک لحظه زمانی خاص چه ثبات سگمنتی توسط واحد BlU برای تولید آدرس فیزیکی در حال استفاده است.
 - ۰ کارکرد پایههای S5، S6و S7 نیز در جدول زیر مشخص شد<mark>هاند:</mark>

S4	S3	دسترسی سیکل باس
0	0	سگمنت اضافی
0	1	سگمنت پشته
1	0	سگمنت کد (یا هیچکدام)
1	1	سگمنت داده

\$5, IF(پرچم فعالسازي وقفه).

S6, 0 (بیان می کند که باس در اختیار ۸۰۸۶ است).

,57 (بیت زاپاس است و کاربردی ندارد).



شکل ۲

توصيف پايه Bus high enable

Low شدن این پایه، دسترسی به بانک بالا (بانک آدرسهای فرد) را فراهم می کند.

:(DT/R) Data transmit/receive يايه


- این سیگنال برای کنترل <mark>جهت انتقال داده</mark> در بافرهایی که ممکن است به باس داده سیستم متصل شده باشند، بکار میرود.
- اگر این پایه در سطح پایین (low) قرار گیرد، عملیات خواندن و اگر در سطح بالا قرار گیرد بیانگر عملیات نوشتن خواهد بود.
 - بافرهای دو جهته برای این منظور بکار گرفته میشوند.

یایه DEN)Data enable)

- این سیگنال به همراه $\overline{\mathrm{DT/R}}$ برای فعال کردن مجموعهای از بافرهای متصل شده به باس داده سیستم بکار میرود.
- این سیگنال از درگیری در باس که ممکن است به خاطر <mark>تلاش همزمان دو مدار برای نوشتن در یک خط باس</mark> به وجود آید جلوگیری میکند.
- بافرهای باس داده تا سیکل حالت T2 غیرفعال خواهند بود و بعد از آن خطوط آدرس/داده درگیر، حامل آدرس حافظه یا پورت نخواهند بود.

زمانبندی سیکلهای باس

زمانبندی سیکلهای باس خواندن و نوشتن برای حافظه و ۱۵ در ریزپردازنده ۸۰۸۶




(Minimum/maximum mode) پایه MN/\overline{MX} برای تعیین حالت حداقل NN/\overline{MX}

- ۸۰۸۶ می تواند در یکی از مدهای حداقل یا حداکثر کار کند.
- عملکرد پایههای ۲۴ تا ۳۲ بسته به مد کاری ریزپردازنده دارند و با تغییر سطح سیگنال اِعمالی به پایه MN/MX عملکرد این پایه ها تغییر می کند.

پایه بازنشانی (Reset):

- زمانی که یک پالس با سطح بالا به این ورودی اعمال شود، ۸۰۸۶ فعالیت جاری خود را خاتمه داده و یک عمل بازنشانی را اجرا می کند.
 - با هر بازنشانی وضعیت کار قبلی ریزپردازنده از بین خواهد رفت.
- بازنشانی معمولا زمانی که ریزپردازند<mark>ه روشن</mark> میشود یا زمانی که <mark>دچار خطا</mark> شده است، انجام می گردد.




شکل ۲


وضعیت ریزپردازنده بعد از بازنشانی

CPU	محتوا
پرچم ها	پاک می شوند
ثبات اشاره گر دستورالعمل (IP)	0000H
ثبات <mark>CS</mark>	FFFFH
ثبات DS	0000Н
ثبات SS	0000Н
ثبات ES	0000Н
صف	تهی


بازنشانی ۸۰۸۶ با کمک تراشه 8284A



تولید سیگنال ساعت توسط تراشه 8284A



تولید سیگنال ساعت خارجی توسط گیتNOT




پایه READY:

- سیگنال READY در لبه بالا رونده T2 نمونهبرداری میشود. اگر این سیگنال در سطح پایین بود (آماده نبودن) یک سیکل حالت T3 دیگر اضافه میشود.
- این سیکل آنقدر تکرار میشود تا سرانجام سیگنال READY در سطح بالا قرار گیرد. سیگنال READY را معمولا حافظهها و ورودی/خروجیهای کندی که نمیتوانند داده را به سرعت زمانبندی CPU آماده کنند بکار میگیرند.

مدار تولید سیگنال READY در زمان مراجعه به حافظه

مدار مورد استفاده برای فعال کردن سر READY ریزپردازنده برای مدت ۲ سیکل ساعت:



در صورت نیاز به low بودن سیگنال READY برای مدت ۲ سیکل ساعت، باید یک عدد فلیپ فلاپ بعد از فلیپ فلاپ سمت راست اضافه گردد و خروجی آن به Preset فلیپ فلاپ اول متصل شود.

پایههای وقفه Interrupt (INTR, NMI, INTA):

- ۱NTR و NMI درخواستهای وقفه سختافزاری هستند که دقیقا مثل وقفههای نرمافزاری عمل می کنند.
 - NMI حساس به لبه بالا رونده است و INTR حساس به سطح بالا است.
- ورودی INTR را میتوان با تغییر دادن مقدار بیت پرچم IF پوشاند (غیر فعال کرد) ولی ورودی NMI قابل پوشش نبوده و لذا همواره باید سرویسدهی شود و معمولا این وقفه برای مسائل حیاتی سیستم مثل بروز خطا در تغذیه توان سیستم یا سیستم حافظه بکار میرود.
 - پایه INTR یک پایه خروجی است و زمانی که وقفه INTR پذیرفته شود Low میشود.

وقتی NMI فعال میشود، کنترل برنامه به طور خودکار به مکانی از حافظه که آدرس آن در محدوده آدرس آندر در محدوده آدرس

وقتی INTR فعال میشود، یک سیکل تایید وقفه انجام میشود. این کار شبیه خواندن از حافظه است ولی با این تفاوت که به جای سیگنال \overline{RD} ، سیگنال \overline{INTA} فعال می شود.

CPU بعد از آن انتظار دارد یک عدد ۸ بیتی که بیانگر نوع وقفه است بر بیت های کم ارزش باس داده قرار گیرد. بعد از آن کنترل برنامه به مکانی از حافظه که آدرس آن در مکان "۴*عدد بیانگر نوع وقفه + ۳" قرار دارد منتقل می شود.

بکار می رود. WAIT بکار می رود. \overline{Test}

هنگا<mark>م مواجهه با دستور WAIT،</mark> اگر ورودی *Test* در سطح بالا باشد، اجرای برنامهها به حالت تعویق درآمده و CPU وارد مد بیکار میشود.

تنها زمانی که این ورودی به سطح پایین برگردد، اجرای برنامه با دستور بعد از WAIT ادامه می یابد.

معمولا راهاندازی ورودی Test را تراشه کمکی ۸۰۸۷ که مخصوص انجام محاسبات ریاضی پیچیده است (NDP) انجام میدهد. لذا دستور WAIT بعد از دستوراتی به کار میرود که در آنها به دادههایی ارجاع داده میشود که ۸۰۸۷ بر آنها کار کرده است.

با بررسی این سیگنال از دسترسی CPU به نتیجه حافظه، قبل از آنکه NDP عملیات محاسباتی را به پایان رساند، جلوگیری به عمل میآید.

NDP: Numerical Data Processor

(HOLD and HLDA): HOLD): HOLD) یک ورودی است که در سطح بالا فعال شده و باعث میشود CPU همه خطوط باس خود را در وضعیت مدار باز قرار دهد. این کار ارتباط CPU را از حافظه و I/O قطع می کند و پردازشگر دومی می تواند به آنها دسترسی داشته باشد.

این کار را "دسترسی مستقیم به حافظه (DMA) " گویند<mark>. سیگنال کنترلی خروجی HLDA این کار را "دسترسی مستقیم به حافظه (DMA تایید می کند. DMA در خواست DMA را برای کنترل کننده این این می کند.</mark>

(**VCC and GND**): ۸۰۸۶ به یک تغذیه ۵ ولتی نیاز دارد و دارای دو پایه زمین میباشد. مصرف توان آن به ازای سرعتهای مختلف تراشه در جدول ۱ آمده است.

Hold and hold acknowledge Power and Ground

یایه LOCK:

قراردادن پیشوندی بنام Lock در مقابل یک دستورالعمل موجب می شود که در زمان اجرای آن دستورالعمل، پایه خروجی به همان نام Lock فعال شده و به ریزپردازنده ها و وسایل بیرونی بفهماند که در زمان اجرای آن دستورالعمل تقاضای باس ننمایند.

مشخصات سرعت و توان مصرفی نسخههای مختلف ۸۰۸۶

پردازنده	f _{max} (MHz)	I _{CC} (max) mA	توان تلفاتي W
λ • λ ۶	۵	74.	١.٧
λ+λ ⊱ -Υ	٨	۳۵۰	1.76
ለ+ለዶ-ነ	١٠	٣۶٠	٨. ١
٨٠٨٨	۵	74.	٧.٢
A + A A-Y	٨	۳۵۰	1.76
ΡΑ٠ΑΑ	۵	۲۵۰	1.76







