

دانشگاه صنعتی امیرکبیر دانشکده مهندسی کامپیوتر و فناوری اطلاعات

جزوه درس

معاری کامپیوتر

Computer Organization & Design

نسخه ۵.۱

دکتر زرندی

فهرست

٣	فصل اول: مروری بر مدار منطقی و حافظههای رایانه
۴	TLB
	برآورد کارایی
	تفاوت کار ایی و بازدهی عملیاتی
	كنفرانس هاى جهانى
	تبيين اهميت موضوع
٩	وابستگی زمان اجرا به عوامل
١	•CPI
١	١IPC
	سه پارامتر اساسی
	۳MIPS
	دو سبک طراحی۵۵
١:	F
١	قانون آمدال
	بستر آزمایشBenchmark
	فصل دوم: ALU
	جمع كنندهها:
	T:Quarter Adder
	r:Half-Adder
	f:Full-Adder
۲	جمع کنندهی آبشاری (Ripple-Adder)
	جمع کننده با پیشبینی بیت نقلی ((Carry Look-ahead Adder (CLA)):
	\Carry Save Adder

فصل اول مروری بر مدار منطقی و حافظههای رایانه

و حافظههای رایانه

در این بخش در ابتدا یادآوری مختصری از درس مدار منطقی می شود سپس با زبان verilog آشنا می شویم که برای استفاده از آن برنامه ModelSim پیشنهاد می شود که در ضمیمه ۱ به طور جامعی مورد بررسی قرار گرفته است.


سپس با حافظههای رایانه آشنا می شویم. در ابتدا حافظهها را بر اساس سرعت و هزینه در سلسله مراتب حافظه مورد بررسی قرار می دهیم و سپس می کوشیم تا با کمترین هزینه بیشترین سرعت را داشته باشیم. همانطور که می دانید حافظه اصلی ارزان اما سرعت آن کم است پس برای اینکه سرعت را بالا ببریم مقداری حافظه پر سرعت را میان حافظه اصلی و پرداز شگر قرار می دهیم (cashe) و می کوشیم با شیوههای مختلف این ارتباط را سریعتر کنیم

سپس فاکتورهای کارایی یک سیستم مورد بررسی قرار می گیرد.


وقتی ۳۲ CPU بیت آدرس میدهد و حافظه ۱۶MB و باس آدرس ۲۴ بیتی است استفاده از ۲۴ بیت کم ارزش کارایی بالایی به ما نمیدهد. به همین دلیل هارد دیسک مطرح و از آنجایی که هارد دیسک خیلی کند و لخت است از آن به صورت یک Virtual Memory در کنار Main Memory استفاده شد. این امر به طور کلی دو مزیت دارد:

- ◄ استفاده از کل ۳۲ بیت
 - ◄ سرعت نسبتاً بالا

به این منظور هارد دیسـک و Main Memory به واحد هایی به نام page تقسـیم شـدند که از آن برای آدرس دهی استفاده شد. به علاوه اندازه هر page وابسته به عوامل مختلفی از جمله سرعت دیسک ،. .. میباشد.



از آنجا که آدرسی که از طرف CPU فرستاده میشود ۳۲ بیتی و ۲۴ Main Memory بیتی است از TLB به عنوان مترجم استفاده میشود. به این صورت که آدرس Virtual از سمت CPU را به آدرس فیزیکی در Main میکند (شماره page اصلی را گرفته و شماره page در Main Memory را میدهد).



یک (TLB(Translation Lookaside Buffer) در واقع یک حافظه میانجی در CPU است که قسمتهایی از جدول نگاشت pageها را برای ترجمه آدرس مجازی به فیزیکی در خود نگاه میدارد.

این جدول میتواند به عنوان مثال به شکل زیر باشد:

Р	P'
0	2
1	0
2	Χ
3	Χ
•	
	•
232-1	1

اما در این حالت بسیاری از خانهها معتبر نیستند. برای حل این مشکل و بهینه سازی، جدول را برعکس کرده و به صورت زیر تغییر دادند تا فضای کمتر و بهینه تری را اشغال کند.

Р	P'
1	0
99	1
0	2
2	3
	•
6	K

یک TLB نوعا یک حافظه CAM ست و بر ا ساس محتوا جستجو کرده و این گونه عمل میکند که آدرس واقعی دریافت شده را با تک تک pageها مقایسه میکند و اگر برابر بودند یک hit رخ میدهد و آدرس فیزیکی را بر میگرداند و در غیر این صورت (داده در Main Memory نباشد) میگرداند و در غیر این صورت (داده در

TLB در مواردی نیز به دلیل توان مصــرفی بالای حافظههای CAMبا مکانیزم k-way set associative مورد استفاده قرار میگیرد.

در حالتی که miss رخ میدهد MMU که معمولاً در خود TLB جا دارد، داده مورد نظر را با استفاده از الگوریتم Main Memory در LRU(Least Recently Used)

به عبارتی میتوان گفت که TLB تقریباً شبیه یک Fully Associative Cache عمل میکند که خانههای آن به agهای موجود در cache شباهت دارند.

و اما مسئله ای دیگر محل cache در کنار TLB است. اگر cache قبل از TLB قرار بگیرد به این معنی خواهد بود که دادههای هارد دیسک را در بر دارد که در این حالت کارایی بسیار بالا میرود ولی بزرگتر شدن آدرسها باعث ایجاد هزینه بیشتر نیز میشود.

و اگر بعد از TLB باشــد به این معنی خواهد بود که دادههای مجود در Main Memory را در خود نگاه میدارد که این بار کارایی و هزینه حالت قبل را نخواهد داشت.

به علاوه با توجه به اینکه ترکیب متوالی cache و TLB وقت گیر است این دو را به صورت موازی در کنار هم به کار میگیرند. با این حال در مواردی نیز cache قبل و اکثراً بعد از TLB قرار میگیرد.

برآورد كارايي١

علم حیل، همان علمی است که راه های شناخت تدابیر و شیوه های عملی کردن مفاهیم ریاضی در صنعت را مشخص می سازد و نشان می دهد که چگونه می توان مفاهیم عقلی ریاضی را در اجسام طبیعی آشکار نمود. .. یکی از علوم حیل(=مهندسی)، علمی است که پیرامون ساختن ابزار و وسایل برای صنایع عملی مورد استفاده قرار می گیرد.

1

¹ Performance Evaluation

تفاوت کارایی و بازدهی عملیاتی

ما در این مجال، تفاوتی بین کارایی(Performance) و بازدهی عملیاتی(Throughput) قایل نیستیم. زیرا در صفحات آینده خود را به ریزپردازنده و کارایی تعریف شده برای آن محدود می کنیم. لیکن می توان گفت بازدهی عملیاتی(Throughput) زیر شاخه ای از کارایی(Performance) است.

◄ کارایی(Performance): اصطلاحی کلی است. می توان آن را ایده آل کردن فرآیند در سیستمها دانست. موضوع این ایده آل سازی می تواند اجزا و مشخصات گوناگون سیستم باشد: گاهی زمان پاسخ سیستم به یک درخواست(Execution Time)، گاهی سرعت، گاهی توان مصرفی (Power) و....

تعریف غیر دقیق بازدهی عملیاتی طبق کتاب پترسون به شرح زیر است:

◄ بازدهی عملیاتی (Throughput): مجموع کاری که یک سیستم در یک زمان مشخص می تواند انجام
 دهد.

به عنوان مثال مدیر یک شبکه علاقه مند است تا بازدهی عملیاتی سرور بالا باشد تا درخواست های بیشتری را در طول روز به سرانجام برساند.

كنفرانس هاي جهاني

کنفرانس هایی هم در دنیا داریم که تنها پیرامون کارایی سیستم های کامپیوتری و دست یابی به کارایی بالا (High Performance) است. از آن جمله است :

- 1. HPCA (High Performance Computer Architecture)
- 2. ISCA
- 3. MICRO

هر وقت به دنبال اطلاعات به روز هستید، به کتابچه های اینها مراجعه کنید.

تبيين اهميت موضوع

همان طور که در سخن فارابی اشاره شده بود، هنر مهندسی پیاده سازی مدل های ذهنی در جهان بیرونی است. مهندسی کامپیوتر هم این گونه است. حال فرض کنید برای مدلی که از یک کامپیوتر در ذهنمان داریم، ۲ نمونه ساخته شده است. سوال اساسی این جاست "کدام یک از این ۲ رایانه، مطلوب تر است؟". مطلوب بودن یک کامپیوتر کاملا بستگی به کاربر و کاربری مورد انتظار او از کامپیوتر دارد. لذا نکته مهم این است که کدام یک برای "کاربر" کاربر، مناسب تر است. ما از شاخص کارایی(Performance) برای برآورد این "مناسب بودن" و "مقایسه" دو دستگاه در این زمینه، استفاده می کنیم.

نگرانی کاربر	مفهوم كارا بودن رايانه	کار مورد انتظار از رایانه	کاربر
پیرامون قیمت رایانه	برای کاربر		
نگران نیست	قدرت پردازشی رایانه	پردازش حجم زیادی از دادهها	سازمان هواشناسی
نگران نیست	ســريع، دقيق و بي درنگ	کنترل باله های موشک	سازمان هوافضا
	عمل کردن		
کمی نگران	از پس تولید جلوه های	کارهای گرافیکی سنگین	گرافیست
	بصری و تصاویر، در زمان		
	کوتاهی برآید.		
كاملا نگران	از هر نظر نسبتا قابل قبول	بازی، مرور اینتر نت و برخی	کاربر خانگی
	عمل کردن(سرعت، قدرت	نیازهای روزمره	
	محاسباتی و)		

جدول ۱ - مثالی از تفاوت مفهوم کارایی در زمینه های مختلف

اما نکته ای که در نظر تمامی کاربران اهمیت دارد، این است که رایانه نسبتاً "سریع" عمل کند. لذاست که می توان گفت که کارایی با هر تعریفی که بیان شود در رابطه زیر صدق می کند:

Execution time Performance

که تعریف زمان اجرا(Execution time) که گاهی از آن با Response Time یاد می شـود، طبق تعریف کتاب پترسون به قرار زیر است: ◄ زمان اجرا (Execution Time): مجموع زمانی که یک رایانه نیاز دارد تا یک وظیفه کاری(Task) را به سرانجام بر ساند. شامل: زمان اجرا شدن روی CPU، زمان د ستر سی به حافظه، زمان صرف شده تو سط سیستم عامل برای پاسخ گویی به درخواست های برنامه و. .. .


ما فعلا از رابطه بالا برای بررسی کارایی استفاده می کنیم. در انتهای این بخش، عامل هزینه(cost) را هم برای تحلیلی واقع گرایانه تر در نظر خواهیم گرفت.

مثال) برنامه X روی کامپیوتر A و B به ترتیب ۱۰ و ۱۵ ثانیه طول می کشد. مشخصات دیگر رایانهها را یکسان در نظر بگیرید. مشخص کنید که کامپیوتر A چند برابر B کاراتر است؟ پاسخ:

$$\frac{Performance A}{Performance B} = \frac{Execution Time B}{Execution Time A} = \frac{15}{10} = 1.5$$

وابستگي زمان اجرا به عوامل

می دانیم تقریبا تمامی کامپیوتر های متداول امروزی، بر اساس مدل زیر عمل می کنند:



لذا می توان گفت که هر عملیات طی چندین کلاک انجام می شود. اگر فرکانس کاری ریزپردازنده برابر f باشد آن گاه هر کلاک، زمانی برابر $\frac{1}{f}$ نیاز دارد. لذا داریم :

می دانیم که هر برنامه از چندین دستور تشکیل شده است. اگر تعداد دستورات برنامه n باشد داریم:

تعداد کلاک های مصرفی دستور
$$\sum_{i=1}^{n} \frac{\sum_{j=1}^{n} f}{f}$$
 (Execution Time = $\sum_{j=1}^{n} \frac{f}{f}$

CPI

(Performance) یک رایانه ا ست. بنا CPI (Clock per Instruction) یک رایانه ا ست. بنا k به تعریف برای مجموعه دستور العمل k با k دستور داریم:

 \times تعداد کلاک به ازای دستور در مجموعه دستورالعمل های \times

این پارامتر را برای ۴ مجموعه از دستور العملها محاسبه می کنند:

۱. یک تک دستور از مجموعه دستورات ریزپردازنده(Instruction set):

$$CPI_i = hi$$
 تعداد کلاک لازم برای اجرای دستور

در این حالت، به مفهوم اندیس CPI دقت شود.

۲. مجموعه تمامی دستورات ریزپردازنده (Instruction Set). در این صورت :

$$\mathsf{CPI} = rac{\sum_{i=1}^{instruction\ set} Set}{instruction\ set}$$
 تعداد دستورات عداد دستورات عداد کلاک مصرفی برای دستور $\frac{\sum_{i=1}^{instruction\ set}}{instruction\ set}$ تعداد دستورات $\frac{\sum_{i=1}^{instruction\ set}}{instruction\ set}$

۳. مجموعه دستورات یک برنامه خاص:

$$\mathsf{CPI} = rac{\sum_{i=1}^{n_{i}} \mathsf{In}^{\mathsf{Tarcher}} \mathsf{In}^{\mathsf{Tarcher}}}{\mathsf{Tarcher}}$$
 تعداد کلاک مصرفی برای دستور In

۴. کلاس j ام از مجموعه دستورات ریزپردازنده(Instruction set) :

در این حالت، به مفهوم اندیس CPI دقت شود.

اکنون که با CPI آشنا شدیم می توانیم با رابطه زیر نیز آشنا شویم:

 $= \sum_{k=1}^t rac{C_k.\mathsf{CPI}_k}{f}$ (Execution Time)زمان اجرای برنامهt تعداد کلاس های دستورات ریزپردازنده است.

تعداد دستورات برنامه که متعلق به کلاس k ام دستورات ریزپردازنده هستند، است. $C_{
m k}$

ام دستورات ریزپردازنده است. k نرخ کلاک به ازای دستور برای مجموعه دستورات کلاس $^{
m k}$

نکته: در این مبحث، تمام دستوراتی از مجموعه دستورالعملها که تعداد کلاک یکسانی مصرف می کنند در یک کلاس از Instruction Set قرار می گیرند.

نکته: همان طور که گفتیم، زمان اجرا را فقط ریزپردازنده تعیین نمی کند. عواملی مانند حافظه سیستم، سیستم عامل و. .. نیز در زمان اجرا موثر اند. مثلا دستورات باید از حافظه واکشی (Fetch) شوند. لذاست که تعداد کلاک مصرفی برنامه به آن عوامل نیز مربوط می شود. برای همین می توان گفت که فرمول های بالا با کمی تسامح بیان شده اند.

IPC

Instruction per Clock) IPC) پارامتر مشابهی است که گاه به گاه مورد استفاده قرار می گیرد. تعریف آن به قرار زیر است:

نرخ تعداد دستور انجام شده به ازای یک کلاک در مجموعه دستورالعمل های X:

$$IPC_X = \frac{K}{X$$
 تعداد کلاک های مصرفی برای همه K دستور مجموعه

مشابه آن چه در مورد CPI گفتیم، مجموعه X می تواند ۴ حالت گوناگون داشته باشد که در بخش قبل بحث شد. رابظه زیر ۲ مفهوم بیان شده اخیر را به هم پیوند می زند:

 $CPI \times PCI = 1$

نكته: CPI و IPC بدون واحد هستند.

سه یارامتر اساسی

برای تعیین کارایی یک سیستم به زمان اجرای برنامه روی آن روی آوردیم. سوالی که مطرح است این است که چه پارامترهایی در تعیین این زمان موثر است. مطابق روابط صفحات قبل داریم:

تعداد دستورات (Execution Time)= $\frac{\times CPI}{f}$

لذاست که می توان گفت کارایی یک سیستم کامپیوتری به ۳ عامل زیر مرتبط است:

- ۱. CPI دستورات برنامه که ساختمان و نحوه طراحی ریزپردازنده تعیین کننده آن است.
- ۲. تعداد دستورات برنامه که Instruction Set و الگوریتم کامپایل کردن برنامه تعیین کننده آن است.
 - ۳. فرکانس کاری ریزپردازنده.

اگر در تحلیل خود از کارایی سیستمها، هر کدام از این ۳ عامل را در نظر نگیریم، ره به جایی نخواهیم برد. لذا نباید فریب بهینه بودن تنها یکی از موارد بالا را خورد. ممکن است از خود بپرسید که "پس چرا در بازار تنها روی فرکانس کاری ریزپردازنده تبلیغ می شود؟" پا سخ این جا ست که شرکت های سازنده معمولا سازگاری (compatibility) یک نسل از ریزپردازندهها را رعایت می کنند و از سویی برنامه های کاربردی و سیستم های عامل مطابق با اشتراکات موجود بین Instruction set ریزپردازنده های یک نسل نوشته می شوند، لذا عملا پارامترهای "CPI" و "تعداد دستورات برنامه" برای حجم زیادی از برنامه هایی که کاربر خانگی یا اداری اجرا می کند، به ازای ریزپردازنده های مختلف یکسان است. لیکن یک تحلیل جامع باید این ۲ پارامتر را نیز در نظر بگیرد.

(MIPS (Million Instruction per Second) مقیاسی دیگر برای مقایسه کارایی ۲ سیستم است.

$$ext{MIPS} = \frac{1}{10^6} imes \frac{1}{10^6}$$
 א خداد دستورهای اجرا شده یه ثانیه زمان طی شده به ثانیه

واحد این پارامتر را هم معمولا MIPS می نامند. اگر د ستورات اجرا شده روی ۲ سیستم دقیقاً یکی با شد، آن سیستمی که MIPS بیشتری دارد، کاراتر است. لیکن اگر دستورات متفاوت باشد هیچ قضاوتی نمی توان کرد. رابطه زیر را برای MIPS داریم:

$$\mathsf{MIPS} = \frac{\mathsf{rank} |\mathsf{rank}| \mathsf{rank}| \mathsf{rank}|}{Execution \ Time \times 10^6} = \frac{\mathsf{f}}{\mathsf{CPI} \times 10^6}$$

تمرین ۵: MIPS پردازنده خود را حساب کنید.

نکته: همان گونه که گفتیم اگر دستورالعمل های اجرا شده یکسان نباشند می توان مثالی زد که ریزپردازنده ای که دارای MIPS بالاتری باشد، دارای زمان اجرای بدتری باشد. لذا در حالت کلی رابطه MIPS و کارایی لزوماً مستقیم نیست.

مثال اول كارايي:

برنامه ای در کامپیوتر A در ۱۰ ثانیه اجرا می شــود. نرخ کلاک در A برابر ۴۰۰ مگاهرتز است. در کامپیوتر B در ۶ ثانیه اجرا می شود. نرخ کلاک B را بد ست آورید. در ضمن می دانیم که برای هر دســتور، کامپیوتر B به ۲۰۱ برابر تعداد کلاک لازم روی A به کلاک نیاز دارد.

$$1.2 \times CPI_A = CPI_B$$

$$6 = \frac{(InstructionCount.CPI_B)}{f_B} = \frac{(InstructionCount.CPI_A) \times 1.2}{f_B} = \frac{f_{A \times 10 \times 1.2}}{f_B}$$

$$f_B = 800 \times 10^6 \ Htz$$

مثال دوم كارايي :

یک برنامه بر روی ۲ رایانه با اجرا شده است. از آن جایی که کامپایلرها متفاوت بوده است، ۲ کد مختلف به دست آمده است. اگر کلاس های دستورات A, B, C دارای CPI زیر باشند و تعداد دستورات از هر کلاس در ۲ کد مختلف به قرار زیر باشد مطلوب است رایانه کاراتر را بیابید. هم چنین رایانه ای که دارای MIPS بالاتری است را بیابید. آیا این ۲ یکسان هستند؟ فرکانس کاری هر دو رایانه را ۱ مگاهرتز فرض کنید.

	تعداد دستور کلاس A	تعداد دستور کلاس B	تعداد دستور کلاس C
کد برنامه روی ماشین ۱	۵	١	١
کد برنامه روی ماشین ۲	١٠	1	1

MIPS1=
$$\frac{f}{CPI\ OF\ PROGRAM \times 10^6} = \frac{1}{\frac{5\times 1+1\times 2+1\times 3}{1+1+5}} = 0.7$$

MIPS2=
$$\frac{f}{CPI\ OF\ PROGRAM \times 10^6} = \frac{1}{\frac{10\ \times 1+1\ \times 2+1\times 3}{10+1+1}} = 0.8$$

 $\frac{1}{\text{Execution time}} \sim \text{Performance}$

Performance
$$1 \sim \frac{f}{Instruction\ Count\ \times CPI} = \frac{f}{7 \times \frac{5 \times 1 + 1 \times 2 + 1 \times 3}{1 + 1 + 5}} = 10^5$$

Performance 2
$$\sim \frac{f}{Instruction Count \times CPI} = \frac{f}{12 \times \frac{10 \times 11 + 1 \times 2 + 1 \times 3}{10 + 11 + 1}} = 0.07 \times 10^5$$

لذا کامپیوتر ۱ کاراتر است و کامپیوتر ۲ دارای MIPS بیشتری است. لذا در این مثال دیدیم که MIPS با کارایی لزوماً نسبت مستقیم ندارد.

دو سبک طراحی

در ابتدای اختراع رایانه، رایانهها دارای مجموعه دستورالعمل های اندک و ساده ای بودند. با رشد فناوری رایانه و همه گیر شدن آن، طراحان به سمت رایانه هایی با مجموعه دستورالعمل های پیچیده رفتند. لیکن پس از چندین سال متوجه شدند که این پیچیدگی تبعاتی چند به همراه دارد:

- ✓ پروسه طراحی را پیچیده و هزینه بر می کند.
- ◄ زمان ارایه محصول به بازار (Time To Market) را افزایش می دهد. امری که سبب عقب افتادن شرکت موتورولا از شرکت اینتل در بازار ریزپردازنده های رایانه های شخصی در قرن گذشته میلادی شد.
 - ◄ عیب یابی مدارات و تضمین صحت عملکرد آن را برای کاربرد های حیاتی(Critical) مشکل می سازد.

لذا طراحان دوباره به سمت مجموعه دستورالعمل های اندک و ساده بازگشتند. این بازگشت ابتدا توسط محافل دانشگاهی در دهه اواخر دهه ۸۰ و ابتدای دهه ۹۰ میلادی رخ داد. RISC (Reduced Instruction Set Computer) 9 CISC (Complex Instruction Set Computer)

نام ۲ دسته از رایانه هاست که دارای ایده های معماری متفاوتی هستند. اگرچه هردو دسته از الگوریتم فون نیومن بهره می برند لیکن در مشخصات زیر با هم متفاوت اند :

		·	_
ملاحظه	مشخصه CISC	مشخصه RISC	نوع مش <i>خصه</i>
	اریاد	کم	تـعـداد و تـنــوع
			د ستورات در مجموعه
			دستور العمل
برای همین در RISC ها	متغير و زياد	ثابت و کم	تعداد کلاک مصرفی
می توان پھ نای کلاک			بـرای دســــــــورات
را کاهش داد.			مختلف
معمولا انواع آدرس دهي	زیاد و متنوع	محدود و کم	شیوه های آدرس دهی
های غیر م ستقیم را در			
RISCها نداریم.			
	متغیر و گاهی زیاد	ثابت و کم	تعداد بایت مصرفی هر
			دستور
مثلا برای دستور جذر	زیاد	کم	تعداد ثباّت های
در یک رایانه CISC به			عمومى
چندین و چند ثبات			
میانی نیاز است.			
	زیاد و متغیر	ثابت و کم	تعداد عملو ند های
			دستورالعمل

کمتر از RISC	بیشتر از CISC	تعداد دســتورات لازم
		برای یک بر نا مه
		مشخص

البته گاهی هر دوی این دیدگاهها را می توان در یک ریزپردازنده جست و جو کرد. مثلا هسته پنتیوم توسط دیدگاه RISC ساخته شده است لیکن سعی شده است که کل ریزپردازنده از بیرون همانند CISC به نظر آید.

نکته: در عبارات مربوط به محاسبه CPI، در رایانه های RISC کران عبارت Σ افزون تر است ولی پهنای کلاک کمتری دارد.

نکته: در عبارات مربوط به محا سبه CPI، در رایانه های CISC کران عبارت Σ کوچک تر ا ست ولی پهنای کلاک بیشتری دارد.

قانون ۸۰–۲۰



این قانون شهودی و حدودی روی بسیاری از پدیدهها حکم فرماست. مثلا شما با ۲۰ در صد از تلاش آرمانی ممکن است تا ۸۰ در صد نتیجه نهایی را بگیرید. یا ۲۰ در صد مجموعه د ستورالعمل های یک کامپیوتر، نیاز ۸۰ در صد کاربران را برآورده می کند.

قانون آمدال

آقای آمدال _که سرپرستی پروژه IBM mainframes را چندی به عهده داشت اولین بار این قانون را ارایه کرد. این قانون به ما کمک می کند تا دریابیم که روی کدام بخش از یک سیستم باید سرمایه گذاری بیشتری بکنیم تا بازده بیشتری بدست آوریم.

قانون آمدال: اگر نسبت د ستورات ترتیبی یک برنامه به کل د ستورات آن f با شد(یعنی نتوان در اجرای آن بخش تسریع کرد) و الباقی برنامه را بتوان_به هر طریقی_ p برابر سریع تر اجرا کرد، میزان افزایش سرعت برنامه (Speed-Up)، یعنی نسبت زمان اجرا در حالت دوم به حالت اول، از رابطه زیر به دست می آید:

Speed-Up =
$$\frac{1}{f + \frac{1-f}{p}} = \frac{p}{(p-1).f + 1}$$

: نکته: حالت تعمیم یافته قانون آمدال؛ اگر $a_{
m i}$ نسبت از برنامه را بتوان به میزان $p_{
m i}$ برابر سریع تر اجرا کرد

Speed-Up =
$$\frac{1}{(1-\sum_{i=1}^{n}a_i)+\sum_{i=1}^{n}(\frac{a_i}{p_i})}$$

تمرین ۵: قانون آمدال را اثبات کنید.

مدت زمان اجرای برنامه قبل از افزایش سرعت را x می نامم. مدت زمان اجرای برنامه بعد از افزایش سرعت را y می نامم.

این گونه نسبت افزایش سرعت برابر مقدار زیر است:

$$speedUp = \frac{x}{y}$$

ازسویی دیگر طبق فرض مساله داریم:

x = x. f + x. (1-f)

که جمله اول عبارت بالا بخشی است که سرعت آن تغییر نخواهد کرد و قسمت دوم عبارت بالا بخشی است که تغییر خواهد کرد.

پس از تغییر سرعت، بخش دوم در $\frac{1}{p}$ زمان قبل اجرا می شود لذا برای y داریم:

$$Y=x.f+(\frac{x.(1-f)}{p})$$

: لذا برای نسبت $\frac{x}{y}$ داریم

$$speedUp = \frac{x}{y} = \frac{x.f + x.(1-f)}{x.f + (\frac{x.(1-f)}{p})} = \frac{f+1-f}{f + \frac{1-f}{p}} = \frac{1}{f + \frac{1-f}{p}}$$

مثال اول آمدال:

یک برنامه روی یک کامپیوتر در ۱۰۰ ثانیه اجرا می شــود که ۶۰ ثانیه آن مربوط به د ستورالعمل های ضرب چقدر سریع تر شوند تا اجرای برنامه ۲٫۵ برابر سریعتر گردد؟

Speed-Up = 2.
$$5 = \frac{1}{f + \frac{1-f}{p}} = \frac{1}{.4 + \frac{.6}{p}} \rightarrow 0 = 1$$
 (تناقض)

پس چنین کاری امکان ندارد. راه حل دیگر این بود که اگر برنامه بخواهد 2.5 برابر ســریعتر شود یعنی باید در $2.5 = \frac{1}{2.5} \times 100$ ثانیه اجرا شود. لیکن می دانیم که دستورات غیر از ضرب ۴۰ ثانیه زمان می خواهند. این یعنی باید سرعت اجرای بخش ضرب بی نهایت باشد تا هیچ زمانی نبرد. اما این موضوع امکان ندارد.

مثال دوم آمدال :

یک برنامه در زمان ۸۰ ثانیه بر روی یک رایانه اجرا شده است. ۲۰ درصد زمان برای دستورات ممیز شناور و ۳۰ درصد زمان برای دستورات ضرب اعداد صحیح مصرف شده است. اگر اجرای دستورات ممیز شناور را ۸ برابر و اجرای دستورات ضرب اعداد صحیح را ۶ برابر تسریع کنیم، میزان تسریع برنامه چقدر است؟

مطابق تعميم قانون آمدال داريم:

Speed-Up =
$$\frac{1}{(1-.3-.2)+\frac{3}{6}+\frac{.2}{8}}$$
 = 1.74

مثال سوم آمدال:

تابع ریشــه دوم اعشــاری در یک برنامه گرافیکی به طور معمول به کار می رود. فرض کنید زمان اجرای این تابع، ۲۰ درصــد زمان از زمان اجرای برنامه گرافیکی را مصــرف کنید. ۲ راه کار برای بهبود برنامه موجود است. پیشنهاد اول: تابع ریشه دوم را ۱۰ برابر سریع تر کنیم.

پسشنهاد دوم: همه دستورات ممیز شناور را ۲ برابر تسریع کنیم. این عملیات اعشاری ۵۰ درصد زمان کار گرافیکی را به خود مشغول می کند. کدام راه کار بهتر است؟

اول: Speed-Up =
$$\frac{1}{(1-.2)+\frac{.2}{10}}$$
 = 1.22

پیشنهاد دوم: Speed-Up =
$$\frac{1}{(1-.5)+\frac{.5}{2}}$$
 = 1.33

لذا راه كار دوم بهتر است.

بستر آزمایشBenchmark

گفتیم که کارایی یک سیستم را معمولا با اجرای یک برنامه روی آن اندازه می گیریم. ولی نگفتیم چه برنامه ای. مسلماً برای عادلانه بودن قضاوت ما باید برنامه های آزمایشگر برای همه سیستم های هم ردیف، یک سان باشد. برنامه های بستر آزمایش این وظیفه را به عهده دارند. برای سرورها برنامه های بستر آزمایش ویژه ای داریم. برای کامپیوتر های نهفته(مانند موبایل ها) برنامه های آزمایش ویژه خودشان راداریم مانند PI MIBENCH و بالاخره برای پردازنده های رایانه های شخصی PC نیز برنامه های بستر آزمایش ویژه ای وجود دارد مانند SPEC CPU 2000.

البته این برنامهها به ۲ دسته زیر تقسیم می شوند:

- ۱. CINT که عملیات اعداد صحیح را انجام می دهد.
 - ۲. CFP که عملیات اعداد اعشاری انجام می دهد.

فصل دوم

ALU

ALU

همانطور که میدانید طراحی یک CPU، شامل بخشهای متفاوتی است. یکی از این بخشها واحد منطق و محاسبات است. در این بخش قصد داریم که این واحد را مورد بررسی قرار دهیم و در نهایت آن را طراحی کنیم.


در ابتدا با جمع کنندهها آ شنا می شویم، سپس میخواهیم عملیات ضرب را در پرداز شگر طراحی کنیم. در این مرحله ابتدا با ضرب کننده ترتیبی آشنا می شویم، که برای سرعت بخشیدن به آن از الگوریتم بوث استفاده می شود. سپس با نحوه ی اجرای عملیات تقسیم آشنا خواهیم شد.

در پیاده سازی اعداد اعشاری ابتدا از شیوه ممیز ثابت استفاده می کنیم، اما میبینیم استفاده ی ما بسیار محدود می شود. سپس از ایدهای همانند نمایش علمی اعداد ا ستفاده می کنیم. هر چند خواهیم دید چون این اتفاق در فضای محدودی رخ می دهد دقت کار ما پایین خواهد بود.

در پایان با نمایش کاربردی BCD آشنا میشویم و عملیات پایه (جمع، تفریق، ضرب و تقسیم) آن را مورد بررسی قرار میدهیم.

جمع كنندهها:


۲ عدد n بیتی داریم، ابتدا باید بدانیم این اعداد چه ساختاری دارند.




در روش اندازه علامت، علامت و عدد به صورت جدا از هم نگهداری می شوند. آخرین بیت (از سمت راست) نشان دهنده ی علامت است. در مکمل ۲ علامت و عدد در یک n بیت با هم نشان داده می شوند. در هر حال با وجود اعداد علامت دار دامنه ی اعداد قابل نمایش نصف می شود. چون هم اعداد مثبت داریم و هم اعداد منفی. در هر دو حالت علامت می تواند از طریق بیت آخر تشخیص داده شود. البته در روش مکمل ۲، برای پیدا کردن اندازه باید مکمل دوی عدد منفی را حساب کرد.

به طور کلی پیاده سازی اعمال حسابی نیازمند دانستن نوع عدد است و هر کدام نیز ملاحظات خاصی دارند.

برای سادگی فرض میکنیم اعداد صحیح و مثبت هستند (بدون علامت) بعدها تغییرات لازم برای هر نوع عدد را جداگانه بررسی خواهیم کرد.



در طراحی مدار معمولا اندیس گذاری از صفر و از سمت راست آغاز میشود.



$$s = sum = x \oplus y$$

:Quarter Adder

Х	Υ	S
•	•	•
•	١	١
١	•	١
١	١	•

$$c = carry = xy$$

$$s = sum = x \oplus y$$

:Half-Adder

X	Υ	С	S
+	•	•	*
•	١	•	١
١	•	•	١
١	١	١	•


Х	Υ	C _{in}	C _{out}	S
٠	•	٠	٠	•
•	•	١	•	١
•	١	٠	•	١
•	١	١	١	•
١	•	•	•	١
١	•	١	١	•
١	١	•	١	•
١	١	١	١	١

 $s=sum=x\oplus y\oplus C_{in}$

 $C_{out} = carry = xy + C_{in}y + C_{in}x \label{eq:cout}$

جمع کنندهی آبشاری (Ripple-Adder)

برای ساختن جمع کنندهی n بیتی یکی از روشهای ساده استفاده از چند FA پشت سر هم است که در واقع همان تکنیک مورد استفاده ی انسان در محاسبات مبنای ۱۰ است.



در زمان ساخت ALU فاکتورهای مختلفی ظاهر می شوند که نقش اساسی در انتخاب نوع طراحی ما خواهند داشت. از این رو لازم است که هر کدام از اجزای مورد نیاز از نظر کیفیت و هزینه مورد سنجش قرار بگیرند.

در اینجا منظور از کیفیت، تاخیر در محاسبه پاسخ نهایی، و منظور از هزینه، تعداد گیتهای لازم برای طراحی آن مدار است.

- ۲ افزاری- معمولا با تعداد ترانزیستورهای استفاده شده یا تعداد gate سنجیده افزاری- معمولا با تعداد ترانزیستورهای استفاده شده یا تعداد عمولا با تعداد می شود.
- ✓ Delay: به معنای زمان لازم برای دریافت خروجی از لحظه ی ورود داده است. برای ساده شدن محاسبات
 لازم برای بدست آوردن میزان تاخیر در مدار، میزان تاخیر هر گیت را یک مقدار ثابت فرض می کنیم.

در جمع کنندهی آبشاری داریم:

 $Cost(RippleCarry) = n * Cost(FA) = n[1(C_{xor}) + 3(C_{and}) + 1(C_{or})] = 5 * n(C_{gate}) = 5n$ اما در مورد Delay، ابتدا لازم است ببینیم یک FA خود چه مقدار تاخیر دارد.

اگر فرض كنيم مقدار تاخير ثابت گيتها d است، خواهيم داشت

$$\operatorname{Sum}_{\mathsf{cout}} = \mathsf{d}$$
 $\Rightarrow \operatorname{Full} \operatorname{Adder}_{\mathsf{cout}} = 2\mathsf{d}$ $\Rightarrow \operatorname{Sum}_{\mathsf{cout}} = 2\mathsf{d}$

در نتیجه برای جمع کنندهی آبشاری داریم:

$$Delay \begin{cases} Delay_{sum} = (n-1)2d + d = (2n-1)d \\ Delay_{cout} = 2nd \end{cases}$$

جمع کننده ی آبشاری از ساده ترین نوع جمع کننده هاست. اما تأخیر آن 2 است و میتوان بهتر از این طراحی انجام داد. از آنجایی که میزان تأخیر آن وابسته به تعداد بیتهای ورودی است، با افزایش تعداد بیتها شاهد رشد خطی زمان لازم برای محاسبه خروجی هستیم. به همین دلیل زمانی که میخواهیم هزینه ی کمتری بپردازیم ولی زمان مهم نیست از آن استفاده می کنیم. اما اگر زمان مهم با شد از جمع کنندههای دیگر استفاده خواهیم کرد.

جمع کننده با پیش بینی بیت نقلی (Carry Look-ahead Adder (CLA)):

در محاسبهی بیتهای نقلی (Carry) داریم:

 $C_0 = A_0B_0 + B_0C_{in} + A_0C_{in} \rightarrow C_0 = A_0B_0 + C_{in}(A_0 + B_0)$

 $C_1 = A_1B_1 + B_1C_0 + A_1C_0 \rightarrow C_1 = A_1B_1 + C_0(A_1 + B_1) \rightarrow C_1 = A_1B_1 + (A_1 + B_1) A_0B_0 + (A_1 + B_1) A_0B_0C_{in}$

حال G و P را به صورت زیر تعریف می کنیم:

Generate $G_i=A_iB_i$

Propagate $P_i=A_i+B_i$

پس خواهیم داشت:

 $C_0=G_0+C_{in} P_0$

 $C_1 = G_1 + G_0 P_1 + P_0 P_1 C_{in}$

 $C_2 = G_2 + G_1 P_2 + G_0 P_1 P_2 + P_0 P_1 P_2 C_{in}$

 $C_i = G_i + C_{i-1} P_i$

 $C_{n-1} = G_{n-1} + G_{n-2} P_{n-1} + G_{n-3} P_{n-1} P_{n-2} + ... + P_0 P_1 ... P_{n-2} P_{n-1} C_{in}$


پس C_{n-1} یک SOP است که فقط G_i ها و P_i ها در آن ظاهر شدهاند.

می توان G_i می از تأخیر زمانی G_i به دست آورد. زیرا همزمان و به صورت موازی بیتهای متناظر را می توان G_i می و می نیم. در مرحله ی بعد G_i ها و G_i ها را به یک مدار منطقی ترکیبی می دهیم و پس از G_i تأخیر، و and و G_i می داشت.

به این مدار ترکیبی که بیتها را می گیرد و carry لامی دهد، Carry Generator و مدار جمع کننده ی حاصل از آن را Carry Look-ahead Adder می گویند.

با داشتن ecarryها و بیتهای A و B، میتوان با یک تمام جمع کننده (Full Adder) حاصل نهایی را حساب کرد. اما اینجا به Cout هم نیازی نداریم پس میتوانیم از یک xor استفاده کنیم. این جمع کننده نیز پس از تأخیر زمانی d حاصل را محاسبه می کند (فقط یک گیت xor)، بنابراین در نهایت داریم:

Delay_{sum}=4d




در زیر یک مدار جمع کننده با پیش بینی بیت نقلی را مشاهده می کنید.

طراحی Carry Look-ahead Adder تحول بسیار مهمی در جمع کننده ها به وجود آورد زیرا این اولین بار بود که تأخیر در یک جمع کننده به تعداد بیتهای ورودی وابسته نبود. این ابداع باعث شد که مرتبهی زمانی جمع کننده ها از O(n) به O(n) کاهش یابد.

Sum

در CLA) Carry Look-ahead Adder) که طراحی کردیم هر and محاکثر n ورودی خواهد داشت. در حالی که چنین and هایی در عمل وجود ندارند. با بررسی ماکزیمم تعداد ورودیهای گیت and در بازار میبینیم که حداکثر and ها ۴بیتی اند، پس می توان CLA)Carry Look-ahead Adder)های ۴ بیتی تولید کرد.

برای جمع اعداد n بیتی در عمل تعدادی ۴(CLA) Carry Look-ahead Adder بیتی را کنار هم می گذارند و مداری شبیه Ripple Carry Adder طراحی می کنند که البته سریع تر از Ripple Carry Adder ساده خواهد بود.



اگر فرض کنیم که این CLAهای k بیتی را بتوانیم طوری بسازیم که مثل قبل بیت نقلی را با 3d تأخیر و حاصل جمع را با 4d تأخیر به ما بدهد، خواهیم داشت:

Delay_{carry}=
$$3d + 3d + \dots + 3d = 3(\frac{n}{k})d$$

Delay_{sum} =
$$(\frac{n}{k} - 1)3d + 4d = (3\frac{n}{k} + 1)d$$

هرچه k کمتر با شد تأخیر بی شتر می شود. اگر k=n مانند همان k-1 عمل خواهد کرد و تأخیرها همان k=1 و k-1 مانند تمام جمع کننده عادی عمل می کند و حتی بدتر از آن زیرا مدار در این حالت پیچیده تر شده و تاخیر افزایش می یابد). در حالت معمول k را k قرار می دهند.

در این روش محاسبه ی G_i ها و P_i ها گیت نیاز دارد و با محاسبه ی C_i ها تعداد گیتها از D_i بیشتر می شود و هزینه ی سخت افزاری هم بالا می رود اما در عوض کارایی تا حد خوبی افزایش و تأخیر کاهش می یابد.

در این مرحله از طراحی کارایی را به شکل زیر تعریف می کنیم:


performance
$$\sim \frac{1}{Delay * Cost}$$

مطابق با این تعریف، افزایش کارایی متناسب است با کاهش تاخیر و هزینه ساخت مدار.

جمع كنندهى انتخابي (Carry Select Adder):


ایده ی اصلی طراحی CSA بر اساس این مشاهده است که در مقدار ورودی رقم نقلی فقط دو حالت صفر یا یک قرار خواهد گرفت. بنابراین زمان جمع کردن دو عدد n بیتی، کافی است به ازای هر ورودی یک بار جمع آبشاری با رقم نقلی ۰ و یک بار جمع آبشاری با رقم نقلی ۱ صورت گیرد. این دو محاسبه به طور موازی صورت می گیرند و پس از آن نتایج یکی از این دو جمع بر اساس رقم نقلی ورودی، به عنوان خروجی انتخاب می شود.

در زیر دو طراحی ساده بر اساس ایده ی CSA را مشاهده می کنید.



در شکل سمت چپ می توان به جای جمع کننده ی آبشاری از هر جمع کننده ی دیگری استفاده کرد. اما به هر حال با این شیوه طراحی تأخیر بی شتر از حالت ساده خواهد شد. (به دلیل وجود mux). علاوه بر این هزینه ی سخت افزاری هم افزایش پیدا کرده است. بنابراین طراحی ارائه شده هیچ مزیتی ندارد.

اما اگر به جای یک CSA از چند CSA که به هم به شکل آبشاری متصل شده اند استفاده کنیم، میتوانیم تاخیر محاسبات را در شرایط خاص کاهش دهیم. به طور مثال اگر بلوکهای ۴ بیتی CSA را به صورت آبشاری استفاده کنیم مدار زیر بدست میآید.



به این شیوه که از بلوکهایی با تعداد بیت مساوی در طراحی CSA استفاده شود، Uniform Carry Select به این شیوه که از بلوکهایی با تعداد بیت مساوی در طراحی Adder می گویند. تاخیر این نوع طراحی CSA به صورت زیر است:


$$Delay = \left(\frac{n}{k}\right)2d + 3kd$$

که k برابر است با تعداد سطحهای مدار (در شکل بالا k=4). k تاخیر به دلیل وجود k سست و همچنین k به دلیل تاخیر Full Adder های به کار رفته است. دقت کنید که انتخاب صحیح k می تواند شرایط مختلفی k در تاخیر مدار ایجاد کند. به طور مثال اگر k=1، تاخیر برابر k=1 می شود که از تاخیر جمع کننده آبشاری در تاخیر مدار نواهد بود. اگر بخواهیم از جمع کننده آبشاری بهتر باشد خواهیم داشت:

$$\left(\frac{n}{k}\right)2d + 3kd < 2nd \rightarrow 2nd + 3k^2d < 2nkd \rightarrow (-3)k^2 + (2n)k - 2n > 0$$

k بنابراین کافی است که نامعادله ی فوق را برای بدست آوردن k مناسب حل کنیم، به طوری که تاخیر k شود.

از معایب این روش این است که بلوک (جمع کننده)های آخر مدت زیادی منتظر میمانند. یکی از کارهایی که برای افزایش کارایی میتوان انجام داد، این است که تعداد بیت بیشتری برای جمع کردن به آنها بدهیم. با همین ایده Non-Uniform Carry Select Adder طراحی شد. به این ترتیب جمع کننده ی بهتری خواهیم داشت.




تأخیر در این روش کمتر می شود زیرا از تاخیر در مدارهای پایانی، برای جمع کردن ارقام بیشتر استفاده می شود و همچنین پهنای آنها کوچکتر می شـود و توان مصـرفی نیز کاهش پیدا می کند. نسـبت به طراحی قبلی (uniform carry select adder) کارآیی بهتری دارد ولی از نظر سخت افزاری تفاوت چندانی ندارند.

Carry Save Adder

فرض کنیم که قصد داریم m عدد n بیتی را جمع کنیم. اولین روشی که به ذهن میرسد این است که یک ماتریس m^*n رقمی تشکیل دهیم و سطر به سطر جمع کنیم (با جمع کنندههای آبشاری). در این روش حداقل تعداد جمع کنندههای آبشاری m^*n تا خواهد بود (بین هر سطر) و هر کدام تأخیری برابر m^*n خواهند داشت. بدین ترتیب تأخیر کل آنها بسیار زیاد و به شکل زیر خواهد شد:

delay = (m-1) * 2nd = 2mnd

برای بهتر کردن این روش می توان جمع کننده ها را به صورت درختی قرار داد و به این شکل تعداد طبقات لازم را کاهش داد اما همچنان تأخیر زیادی خواهیم داشت.



 $delay = 2nd * [log_2 m]$

HW = m * 5ng

اما روش بهتر استفاده از جمع کنندهی دیگری به نام Carry Save Adder است. ابتدا بایستی به این نکته توجه کنید که یک Full Adder نقش یک جمع کنندهی سـه تایی را ایفا می کند (دو ورودی عددی و یک Cin). در این روش هر بار به کمک Full Adder ها دســتههای سـه تایی از اعداد را به دســتههای دو تایی تبدیل می کنیم(Cout) و حا صل جمع) و این عمل را تکرار می کنیم تا زمانی که به د سته های ۲تایی بر سیم که در این مرحله با یک جمع کنندهی دیگر مانند جمع کنندهی آبشاری عملیات جمع به پایان می رسد.

