

Ing. Pablo Cayuela

pablo.cayuela@gmail.com


Ing. Federico Paredes

fedesor@gmail.com

¿Qué es VHDL?


VHDL es el acrónimo de "Very High Speed Integrated Circuit Hardware Description Language".

Es un lenguaje desarrollado a principos de los '80 por el departamento de defensa de los EE.UU. para la documentación, modelado y simulación de circuitos digitales. Con el tiempo, también adquirió importancia en la síntesis de estos circuitos, siendo hoy una de sus principales aplicaciones.




Sumergiéndose en VHDL

Las distintas descripciones poseen niveles de abstracción y dificultad diferentes



Áreas de aplicación de VHDL




Algunas características importantes de VHDL


- VHDL es un lenguaje concurrente, sus sentencias se ejecutan en paralelo.
- Es un lenguaje extenso con más de 100 palabras reservadas.
- Posibilita la integración de diferentes herramientas de CAD.
- Posee una sintaxis amplia y flexible, permitiendo distintos tipos de descripción.
- Permite dividir un diseño en unidades más pequeñas, incrementando la modularidad de éste.
- Se encuentra estandarizado por el IEEE.
- Permite diseñar, modelar y simular un sistema desde altos niveles de abstracción hasta niveles muy cercanos al hardware final.

Secuencia

versus

Concurrencia





Importancia de las herramientas

Flujos de diseño

- Especificación
- Simulación
- Implementación

Herramientas

- Compilador
- Simulador
- Sintetizador

Adelantos para ir perdiendo el miedo

- Todas las sentencias terminan en punto y coma ;
- Los comentarios comienzan con dos guiones --
- Todo identificador debe comenzar con una letra y contener solo letras, números y guiones bajos _
- Los números se consideran por omisión en base 10.
- Pueden especificarse otras bases con el carácter numeral #. Ej.: 2#10110# (binario).
- Mayúsculas y minúsculas se consideran equivalentes.
- Las cadenas se definen mediante comillas dobles, los carácteres con comillas simples. Ej.: "cadena", 'a'.



Diseño de hardware: El concepto de caja negra



Todo diseño de hardware comienza como un bloque definido por sus entradas, sus salidas y la relación entre estas. En VHDL esa caja negra se denomina ENTITY (entidad).

La Entidad

Todo diseño en VHDL comienza con una entidad:



entity celular is
...
end entity celular;



entity procesador is


. . .

end entity procesador;

entity televisor is ... end entity televisor;

La Entidad

En la sección de entidad se definen las entradas y salidas (puertos) del hardware. Además se declaran los parámetros y propiedades (genéricos) de este.



La Entidad

La entidad especifica cómo se conecta el bloque al mundo exterior y permite establecer los parámetros de conexión.

Resumiendo:

¡Sin entidad, no existe hardware!

La Arquitectura

Definida la entidad, el paso que sigue es definir el contenido de esta. Esto se realiza en un bloque llamado ARCHITECTURE (Arquitectura).

Descripción de arquitectura

architecture contenido of mi_entidad is

[sección declarativa]

begin

[sección ejecutiva: sentencias]


end architecture contenido;

Una arquitectura siempre se asocia con una entidad determinada.

La Arquitectura

Una entidad puede tener muchas arquitecturas.

entity teléfono is
...
end entity teléfono;






architecture fijo of teléfono is
...
end architecture fijo;




La Arquitectura

La porción declarativa de la arquitectura permite declarar señales, constantes y componentes entre otras cosas.



Señales

Una señal cumple en VHDL la misma función que una conexión en un circuito esquemático.




Además, se pueden considerar como el equivalente en VHDL de las variables en otros lenguajes de programación. Y al igual que éstas, pueden ser sujeto de asignaciones.




Señales

Las señales se pueden clasificar en señales internas y señales externas (puertos).



Señales


Las señales externas pueden ser de entrada, de salida o bidireccionales.



- Las señales de entrada se especifican como in
- Las señales de salida se especifican como out
- Las bidireccionales se especifican como inout

Señales

También se pueden clasificar en señales individuales y buses.





Por supuesto, varias señales individuales se pueden unir (concatenar) para formar un bus y éste también se puede descomponer en señales únicas.

Señales

Las señales externas se declaran en la entidad, entre los paréntesis de la

sentencia **port**:

```
entity compuerta is

port(

entrada1 : in bit;

entrada2 : in bit;

salida : out bit

);

end entity compuerta;
```

Las señales internas se definen en la sección declarativa de la arquitectura:

```
architecture estructura of compuerta is signal señal_int : bit; begin

señal_int <= entrada1 and entrada2; salida <= not señal_int;
```

end architecture compuerta;



Tipos de datos

Todas las señales deben poseer un tipo de dato definido.

Ejemplos de datos predefinidos en VHDL:

• bit




• integer -1 0 1 2 3



• real 77 = 3,141592653589>

Clasificación de los tipos de datos predefinidos



Tipos de datos

En la declaración de nuestra compuerta, utilizamos el tipo de datos **bit**. Este tipo de datos tiene dos valores posibles: '0' y '1', y se utiliza para señales individuales. Si quisiéramos aumentar la cantidad de bits de nuestra compuerta, podríamos utilizar el tipo **bit_vector** en la declaración de señales:

```
entity compuerta is

port(
    entrada1 : in bit_vector (3 downto 0);
    entrada2 : in bit_vector (3 downto 0);
    salida : out bit_vector (3 downto 0)
);
end entity compuerta;
```

Tipos de datos

En toda declaración de vectores se utilizan las palabras reservadas **downto** y **to** para determinar el tamaño del vector y la ubicación del bit más significativo.

signal mi_vector : bit_vector (0 to 7)

MSB LSB

bit 0 bit 1 bit 2 bit 3 bit 4 bit 5 bit 6 bit 7



Para evitar confusiones utilice sólo un tipo de declaración.

signal mi_vector : bit_vector (7 downto 0)


MSB LSB

bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0

Tipos de datos

¿Son suficientes los tipos bit y bit_vector para los sistemas digitales?

Supongamos que deseamos agregar a nuestro circuito la capacidad de poner su salida en alta impedancia.



Pero estos tipos de datos solo pueden representar los valores 'O' y '1'.





Tipos de datos

Resulta que los tipos de datos predefinidos no alcanzan para describir un sistema digital en su totalidad. Por eso se agrega un tipo de datos llamado **std_logic**.

Valores que pueden tomar las señales **std_logic**:

Sin inicializar

Desconocido fuerte

Nivel lógico bajo (cero fuerte)

Nivel lógico alto (uno fuerte)

Alta impedancia

Desconocido débil


Cero débil (pull-down)

Uno débil (pull-up)

No importa

Tipos de datos


También es posible definir nuevos tipos. Para esto se utiliza la sentencia **type**. Se pueden definir subconjuntos de tipos existentes, tipos enumerados o arreglos de varias dimensiones. Las definiciones se realizan en la parte declarativa de la arquitectura.



Operadores

Al igual que en otros lenguajes, existe una importante cantidad de operadores. A continuación se detallan algunos.

Operadores aritméticos



Operadores

Operadores lógicos y binarios a nivel de bits

and

```
x \le y and z;
```



$$x \le y \text{ or } z;$$



x <= **not** y;

Operador de concatenación



x <= y & z;



x, y, z son tipos boolean, bit, std_logic, std_logic_vector

nand

 $x \le y \text{ nand } z;$


nor

 $x \le y \text{ nor } z;$

 $x \le y xor z;$

Operadores

Operadores relacionales



Librerías


Las librerías contienen declaraciones de tipos, definición de operadores, componentes, entidades, etc. Permiten incluir elementos predefinidos facilitando la programación.

Una librería importante es la librería IEEE. Ésta se encuentra subdivida en paquetes. Algunos paquetes importantes:

- std_logic_1164
- std_logic_signed
- std_logic_arith

Para emplear todos los paquetes de una librería:

library nombre_librería;
use nombre_librería.nombre_paquete.all



Ejemplo de código completo

```
library IEEE;
                                -- Declaración de librerías
use IEEE.STD_LOGIC_1164.ALL;
entity compuerta is
  Port (
        entrada1 : in STD_LOGIC_VECTOR (3 downto 0);
        entrada2: in STD_LOGIC_VECTOR (3 downto 0);
        triestado : in STD_LOGIC;
        salida1 : out STD_LOGIC_VECTOR (3 downto 0));
end compuerta;
architecture Behavioral of test is
 signal señal_int : STD_LOGIC_VECTOR (3 downto 0);
begin
 señal_int <= entrada1 and entrada2;
 salida1 <= not señal_int when triestado='0' else (others=>'Z');
end Behavioral:
```

Sumergiéndose en VHDL

En VHDL existen tres tipos principales de descripciones de hardware:

Descripción Algorítmica


• Descripción de Flujo de Datos (RTL)

Descripción Estructural



Sumergiéndose en VHDL

Las distintas descripciones poseen niveles de abstracción y dificultad diferentes



Sumergiéndose en VHDL

Tipos de descripciones de hardware

Descripción Flujo de datos




Divide todo diseño en lógica combinacional y registros. La descripción se realiza mediante sentencias concurrentes, con la excepción de los registros, que se describen de manera secuencial.

Sumergiéndose en VHDL

Tipos de descripciones de hardware

Descripción Algorítmica




Define un diseño mediante algoritmos secuenciales, similares a los utilizados en otros lenguajes de programación. Por ende, utiliza sentencias secuenciales.

Sumergiéndose en VHDL

Tipos de descripciones de hardware

Descripción Estructural



Una descripción estructural utiliza elementos previamente definidos para representar un diseño. Este tipo de descripción consiste en la instanciación de las partes que la componen y su conexionado.

Descripción Flujo de Datos


Descripción Flujo de Datos

Sentencias utilizadas por la descripción flujo de datos

sentencia when ... else

destino <= fuente1 when condición else fuente2

fuente1 y fuente2 pueden ser expresiones, señales o valores constantes condición es una expresión con resultado booleano.




Descripción Flujo de Datos

Sentencias utilizadas por la descripción flujo de datos

sentencia when ... else

Es ideal para describir multiplexores




S <= A when sel='1' else B;

Se pueden anidar varias sentencias por ejemplo, para formar un mux más grande:

Descripción Flujo de Datos

Sentencias utilizadas por la descripción flujo de datos

sentencia with ...select ... then



```
-- Ejemplo de descripción flujo de datos
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity multi_compuerta is
                     : in std_logic_vector(1 downto 0);
 port (sel
                     : in std_logic;
       T en
                                                           multi_compuerta
                     in std_logic;
                                                 T en
      Α
                     : in std_logic;
                     : out std_logic);
end entity multi_compuerta;
architecture flujo_de_datos of multi_compuerta is
 signal salida_interna : std_logic;
                                                  sel
begin
 with sel select
    salida interna <=A and B when "00".
                    A nand B when "01".
                    A nor B when "10",
                    A or B when others:
 S <= salida_interna when T_en='0' else 'Z';
```


end architecture flujo_de_datos;

Descripción Algorítmica

Descripción Algorítmica

La base de las descripciones algorítmicas: el bloque process

El bloque **process**, o proceso, es una estructura que permite, en un lenguaje predominantemente concurrente como VHDL, la declaración de sentencias secuenciales.



Descripción Algorítmica

El bloque process

Estructura de un proceso:

```
[ id_proc: ]
process( lista_de_sensibilidad)
  [ declaraciones ]
begin
  sentencias_serie;
  ...
end process;
```

El identificador de proceso (id_proc) es opcional. Las declaraciones permiten la creación de variables y también son opcionales.




Descripción Algorítmica

El bloque process

Variables

Los procesos permiten la declaración de elementos denominados variables. Éstas cumplen la misma función que en otros lenguajes.

La palabra reservada variable indica una declaración.



Asignación de variables:



Este es el operador utilizado para las asignaciones de variables.

Descripción Algorítmica

El bloque process

Variables

Una variable cumple la función de almacenar datos y permitir operaciones sobre los mismos en un proceso.



Pero... ¿no pueden las señales hacer eso?

La respuesta es: sí, pero de manera diferente.

Una señal es un elemento concurrente, y como tal, es concurrente con todo el proceso, por lo tanto las asignaciones realizadas a una señal toman efecto al finalizar el mismo.

Descripción Algorítmica

El bloque process

Señales




Variables

Inicialmente sin_variable: process (a,b,c) begin Nunca ____ a <= 2; se realiza $b \le a + 4$; a <= c + a;end process sin_variable;

a = 1b = 2 $c = 1 \rightarrow 3$ con_variable: process (a,b,c) variable x : integer; begin Asignación x := 2; instantánea $b \le x + 4$; a <= c + x;end process con_variable;






Descripción Algorítmica

El bloque process

La lista de sensibilidad define a través de las señales listadas en ella, el momento de evaluación del proceso. Cuando alguna de estas señales cambie de valor, éste se ejecutará.




Descripción Algorítmica

El bloque **process**

La sentencia wait.

Esta sentencia constituye una alternativa a la lista de sensibilidad. Su función es la de detener la ejecución de un proceso hasta que se cumpla alguna condición.




Descripción Algorítmica

El bloque process

La sentencia wait.

Existen diferentes condiciones posibles.



Espera una condición lógica wait until d='1';

Esperar el cambio de alguna señal wait on a, b, clock;





Esperar un tiempo wait 10 ms;

Esperar indefinidamente (matar el proceso) wait;



Descripción Algorítmica


El bloque process

Sentencias secuenciales

Los procesos utilizan sentencias diferentes a las concurrentes. A continuación explicaremos algunas de ellas.

Sentencia condicional if ... then ... else

```
if (condición) then
...
[ elsif ]
...
[ else ]
...
end if;
condición es una
expresión con
resultado booleano
```




Descripción Algorítmica

El bloque process

Sentencias secuenciales

Sentencia de selección: case

case expresión is
 when caso1 => sentencias1;
 when caso2 => sentencias2;
 ...
 when others => sentencias;
end case;



Descripción Algorítmica

El bloque process

Sentencias secuenciales


Bucles for y while



for cuenta in rango loop

end loop;

Puede ser ascendente: 0 to N o descendente: N downto 0




Descripción Algorítmica

El bloque process

Sentencia **next**Permite detener la ejecución de la iteración actual y pasar a la siguiente:

next id_lazo: when condición;




Descripción Algorítmica

El bloque **process**

Sentencia exit

Permite salir del lazo de iteración:

exit id_bucle when condición;



BCD

```
-- Ejemplo de descripción algorítmica
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
                                                         contador BCD
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity contador_BCD is
 : out std_logic_vector (3 downto 0));
       BCD
                                                        clk
end entity contador_BCD;
architecture algorítmica of contador_BCD is
signal cuenta : std_logic_vector (3 downto 0):=(others=>'0');
begin
 process(clk)
 begin
   if (clk'event and clk='1') then
    if cuenta="1001" then
      cuenta <= (others=>'0');
    else
      cuenta <= cuenta + 1;
    end if:
   end if;
 end process;
```

end architecture algorítmica;

Descripción Estructural


Descripción Estructural

Un diseño estructural está compuesto por muchas entidades interconectadas. Para instanciar entidades se utiliza la siguiente estructura:

El nombre por omisión de la librería de usuario es work.

id inst:

Luego de la librería se coloca el nombre de la entidad que deseamos replicar y la arquitectura a utilizar en esta.




Descripción Estructural

El identificador de instancia es obligatorio y se usa para diferenciar una instancia de otra.

id_inst:

Por último, se definen las conexiones de la instancia con el resto del diseño.





Este tipo de instanciación se denomina instanciación de entidad directa.

Descripción Estructural

Otra manera es utilizando la sentencia **component**, para declarar un componente y luego instanciarlo.

```
architecture estructural of ejemplo is
 component or2
   generic( ...);
   port( ... );
 end component;
                                         Declaración del componente
begin
 u1: or2
 generic map( ... ),
 port map( ... );
                                        Instanciación de componentes
 u2: or2
 generic map( ...
 port map( ... );
```

Descripción Estructural


La referencia de un componente hacia una entidad se hace mediante el bloque configuration.

configuration estructural of ejemplo is

for estructural

for u1 : or2 use entity TTL_or2(rapida);
for u2 : or2 use entity TTL_or2(normal)

end component;



Muchas de las herramientas CAD realizan esta referencia de manera automática.

Descripción Estructural

Consideraciones sobre el mapeo de puertos y genéricos.



Los puertos listados dentro del port map deben corresponderse exactamente a aquellos en la entidad siendo instanciada.



Se debe respetar la dirección y el tipo de datos de los puertos de la entidad al realizar las conexiones.



La dirección de la flecha dentro del port map es contraria a la dirección en las asignaciones.



Se pueden especificar puertos sin conectar con la palabra reservada open.

Descripción Estructural

Replicación de estructuras: las sentencias **for** ... **generate** e **if** ... **generate** Estas sentencias permiten el control de la instanciación de múltiples elementos de manera sencilla y efectiva.

Permite repetir elementos una cantidad N de veces. id_for:
for indice in 0 to N generate
 [declaraciones]

begin

[sentencias_a_replicar]

end generate;



Descripción Estructural

Replicación de estructuras: las sentencias for ... generate e if ... generate


id_gen:

if condición generate

begin

[sentencias]

end generate;




```
-- Ejemplo de descripción estructural
library IEEE;
                                        shift in
                                                                       shift out
use IEEE.STD_LOGIC_1164.ALL;
entity registro_desplazamiento is
 generic ( Nbits : integer :=8);
                                        clk
 port (clk
            : in std_logic;
       shift_in : in std_logic;
       shift_out : out std_logic);
end entity registro_desplazamiento;
architecture estructural of registro_desplazamiento is
component dff
port( D : in std_logic;
       : out std_logic;
     clk: in std_logic);
end component;
signal interna: std_logic_vector (Nbits-2 downto 0);
begin
```

end architecture estructural;

```
reg_desp:
for indice_bit in 0 to Nbits-1 generate
           if (indice_bit=0) generate
primero:
                                            shift in
                                                                               shift out
             pff: dff
                                                           D
             port map( D => shift_in,
                         Q =  interna(0),
                                            clk
                         clk => clk);
           end generate;
medio:
           if (indice_bit/=0 and indice_bit /= Nbits-1) generate
              mff: dff
              port map( D => interna(indice_bit-1),
                          Q => interna(indice_bit),
                          clk => clk);
           end generate;
ultimo:
           if (indice_bit = Nbits-1) generate
              uff: dff
            port map( D => interna(indice_bit-1),
                        Q => shift out,
                        clk=> clk);
           end generate;
end generate;
```

Descripción Estructural: Diseño jerárquico

Mediante este estilo de diseño se puede dividir un sistema en partes de fácil resolución, para luego integrarlas y formar el sistema completo.



VHDL para síntesis

VHDL para síntesis

No siempre un código VHDL es sintetizable. Sólo un subconjunto reducido del lenguaje se utiliza para sintetizar circuitos.



VHDL para síntesis

Algunos consejos para realizar descripciones sintetizables:


- Evítense las sentencias wait.
- Evítense excesivos if anidados.
- Utílicese case en vez de varios if.
- Utílicese un reloj por proceso.
- No se olviden señales en las listas sensibles.
- Al momento de optar entre descripciones diferentes, utilizar la más sencilla de interpretar.



VHDL para síntesis

Descripción de flip flops tipo D con reset síncrono y clock enable:

```
process (CLK)
begin
  if (CLK'event and CLK='1') then
    if RST='1' then
       Q <= '0';
    elsif (EN='1') then
       Q <= D;
    end if;
    end process;</pre>
```



VHDL para síntesis

Descripción de contadores up-down:

```
process (CLK)
 variable Q_int : std_logic_vector (3 downto 0);
begin
 if (CLK'event and CLK='1') then
                                                            DIR
   if RST='1' then
     Q_{int} := (others => '0');
   elsif (EN='1') then
                                                            EN
     if (DIR='1') then
       Q_{int} := Q_{int} + 1;
     else
       Q_{int} := Q_{int} - 1;
     end if;
   end if;
 end if;
Q \leq Q_{int};
end process;
```


VHDL para síntesis

Descripción de registros de desplazamiento con load y clock enable:

```
process (CLK)
begin
                                                             S_IN
                                                                      S_OUT
 if (CLK'event and CLK='1') then
   if RST='1' then
                                                             D IN
     D <= (others =>'0');
   elsif (EN='1') then
                                                             EN
     if load='1' then
       D \leq D_IN;
     else
       D \leftarrow D(6 \text{ downto } 0) \& S_IN;
     end if;
   end if;
 end if;
end process;
S_OUT \leftarrow D(7);
```

VHDL para síntesis


El esquema de una máquina de estados de Moore es el siguiente:



VHDL para síntesis


Descripción de máquinas de estado de Moore:

Supongamos la siguiente máquina de estados:



La entidad es:

```
entity moore is
  port (A,B : in std_logic;
      clk, reset : in std_logic;
      X,Y : out std_logic);
end entity moore;
```



VHDL para síntesis

Descripción de máquinas de estado de Moore:

Determinación del estado siguiente

```
architecture behavioral of moore is
  type estados is (es1, es2, es3);
  signal actual, siguiente : estados;
begin
...
```

```
det_siguiente_estado:
 process (A,B, actual)
 begin
   case actual is
      when es1 =>
        siguiente<= es2;
      when es2 =>
        if (A='1') then
          siguiente <= es3;
        else
          siguiente <= es2;
        end if:
      when es3 =>
        if (A='1' and B='1') then
          siguiente <= es1;
        elsif (B='1') then
          siguiente <= es2;
        else
          siguiente <= es3;
        end if:
     end case:
 end process:
```

VHDL para síntesis

Descripción de máquinas de estado de Moore:

```
reg_estado_actual:
process (clk)
begin
if (clk='1' and clk'event) then
if reset='1' then
actual<=es1;
else
actual<=siguiente;
end if;
end process;
```

Registro de estado actual

VHDL para síntesis

Descripción de máquinas de estado de Moore:


```
process (actual)
begin
 case actual is
   when es1 =>
     X<='0';
     Y<='0';
   when es2 =>
     X<='1';
     Y<='0';
   when es3 =>
     X<='1';
     Y<='1';
 end case;
end process;
```



VHDL para simulación

VHDL para simulación

El lenguaje VHDL fue diseñado inicialmente como medio para el modelado y la simulación de sistemas digitales, por lo cual no impone limitaciones en cuanto a la simulación.




VHDL para simulación

El test bench (banco de pruebas)

Un test bench se encarga de generar los estímulos necesarios para comprobar un circuito y corroborar los resultados de la simulación.







Un testbench es una entidad sin puertos que se utiliza para probar un diseño.

UUT: Unit Under Test

VHDL para simulación


Pasos para crear un testbench

- 1. Crear una entidad sin puertos.
- 2. Instanciar la unidad bajo prueba en la arquitectura de dicha entidad.
- 3. Declarar una señal por cada puerto de la señal bajo prueba con el mismo nombre (e inicializar las entradas a algún valor).
- 4. Conectar las señales homónimas.
- 5. Crear los estímulos (generalmente en un proceso).
- 6. Escribir las sentencias que comprobarán los resultados.

VHDL para simulación

La sentencia assert

Esta sentencia se utiliza para evaluar los resultados de la unidad bajo prueba y comprobar si se corresponden con los esperados. Su sintaxis es:



VHDL para simulación


Esquema básico para la generación de estímulos y comprobación de resultados:




VHDL para simulación

Ejemplo de testbench:

```
entity testbench is
end entity testbench
architecture behavior of testbench is
  component dff
  port( D : in std_logic;
       Q : out std_logic;
       clk : in std_logic);
  end component;
  signal D,Q,clk std_logic;
begin
 uut : dff
  port map(D => D,
            Q => Q,
            clk => clk);
```





```
VHDL para simulación
tb:
process()
begin
 D<='0':
 wait for 1 us;
 assert Q='0' report "Falla" severity error;
 D<='1';
                                                          Proceso de prueba.
 wait for 1 us;
 assert Q='1' report "Falla" severity error;
 wait.
end process;
clk_gen:
process()
 clk <='0';
 wait for 0.5 us;
                                                           Proceso para la
 clk <='1';
                                                           generación de reloj.
 wait for 0.5 us;
end process;
end architecture behavior;
```

Muchas Gracias! ¿Preguntas?